JP4413664B2 - 信号処理装置、適用等化器、データ受信装置及び信号処理方法 - Google Patents
信号処理装置、適用等化器、データ受信装置及び信号処理方法 Download PDFInfo
- Publication number
- JP4413664B2 JP4413664B2 JP2004078978A JP2004078978A JP4413664B2 JP 4413664 B2 JP4413664 B2 JP 4413664B2 JP 2004078978 A JP2004078978 A JP 2004078978A JP 2004078978 A JP2004078978 A JP 2004078978A JP 4413664 B2 JP4413664 B2 JP 4413664B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- data
- clock
- binarization
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
さて、Djの1つに符号間干渉(ISI:Inter Symbol Interference)がある。これは隣接するデータビットが干渉して生じるもので、伝送線路の周波数特性などが影響する。例えば、伝送線路の周波数特性がデータの信号帯域で低域通過特性を持っていたとすると、図2に示すように、送信端から図2(a)に示されている同じパルス幅t1のデータを、ツイストケーブルを用いて送信したとしても、受信端では前後隣接するデータパターンによりパルス幅が変動してしまいジッタが生じる。図2(b-1)は、受信端でのアナログ波形であり、破線は差動信号の他方の信号である。また、図2(b-2)は、図2(b-1)の差動信号の二値化信号である。ここで、受信端で再生した図2(b-1)の二値化信号と、図2(a)の送信端で送信された信号とを比較すれば、受信端で誤った信号を再生していることが理解できる。
高速伝送になると伝送線路の周波数特性をデータの高周波帯まで平坦にすることは困難になるため、この符号間干渉の影響は不可避となり、このジッタ成分を低減することが重要となる。
(全体構成図)
次に、本発明の波形等化器が適用されるシリアル転送部の物理層(Physical Layer)の全体構成例と概略動作について説明する。図9はシリアル転送部の物理層部100の全体構成図である。物理層部100はデータの送信を行う送信部101と受信を行う受信部102からなる。これら送信部と受信部の一組をポートと呼ぶ。このシリアル転送はポイント・ツー・ポイント(point-to-point)で行われ、ポートが1対1で対応している。対向したポートには同等の機能をもつ受信部121と送信部122を備える物理層部120が接続されている。また、接続は全二重回線、つまり、送信と受信は別の伝送線路(それぞれ106、107)を用いて行われる。
(第1の実施の形態)
以下に、本発明の波形等化器の詳細な実施形態を図面に基づき説明する。図10は本発明の第一の実施形態を示す波形等化回路の構成図である。
y(t)=k1+k2AvgD(t−6T)+k3AvgD(t−12T) ・・・(2)
である。
このようにすれば、二値化した受信信号をオーバーサンプリングしてディジタルフィルタにより処理しているので、簡便な構成で実現でき、伝送線路の特性などにより生じる符号間干渉などのデターミニスティクジッタを軽減でき、受信データを安定して復元できるようになる。また、実現が困難な高速なアナログフィルタあるいは、高速サンプル可能なA/D変換器及びその前置フィルタを必要としないため、チップサイズや消費電流の増大やコストアップを招くことなく高速化を図ることができる。
(第2の実施の形態)
次に、図12に本発明の第2の実施形態である波形等化回路の構成図を示し、以下図面に基づき説明する。本実施形態は第1の実施形態よりさらに高速化に好適な形態である。
図12において、オーバーサンプリング部11は多相クロック生成部12から供給される多相クロックCK0〜CK11によりそれぞれ受信データRxDを取り込み、オーバーサンプルデータOVSDを出力する。ディジタル信号処理部13はオーバーサンプルデータOVSDに所定の信号処理を施し、伝送線路の特性などにより生じる符号間干渉などのDjを低減したデータDataを出力する。このディジタル信号処理部13は、オーバーサンプルデータOVSDの移動平均を取り平均化データAvgDを出力するローパスフィルタLPF16と、平均化データAvgDの高周波成分をブーストし符号間干渉を低減したイコライズデータEQDを出力するイコライザフィルタ17と、イコライズデータEQDを所定の閾値と比較し二値化したデータDataを出力する二値化部18とから構成され、この信号処理は第1の実施形態(図10)のローパスフィルタ2、イコライザフィルタ3及び比較器CMP4と同様の機能を果たす。なお、このブロックは多相クロックの内の1つのクロック(図12ではCK0として例示している)で動作する。詳細構成及び動作説明は後述する。
(変形例)
図16は、イコライズフィルタ17の別の構成例である。ここではEQD[0]のイコライズ演算部のみを示しており、他は同様にすればよい。図16のイコライズフィルタは、イコライズ演算部26(0)の入力端Bへの入力データを選択するイコライズ入力選択部35を付加している。これはブースト帯域選択信号BSelに従い、pAvgD[5]、pAvgD[6]、pAvgD[7]のうちから1つを選択し入力端Bへ入力する。これは平均データAvgD[0]のそれぞれ7、6、5サンプル前の平均データに当たる。他のイコライズ演算部26(1)〜(11)の入力端Bへは同様にして入力端Aに対して7〜5サンプル前の平均データから選択して入力する。ブースト帯域選択信号BSelは共通して用いる。これらを選択することによりブーストする周波数帯域が変更される。イコライズ演算部26の内部構成は図13と同様であるので説明は省略する。このような構成とすることにより、伝送線路の周波数特性に応じてイコライザの周波数特性を変更できるようになり、より符号間干渉の軽減ができるようになりDjの低減効果が向上する。
2、16 ローパスフィルタ
3、17 イコライザフィルタ
4、28 比較器
5、8 遅延素子
6、9、31、32 係数乗算器
7、24、33 加算器
12 多相クロック生成部
13 ディジタル信号処理部
14、25、27 FF
15 並列化部
18 二値化部
35 イコライズ入力選択部
100、120 シリアル転送部の物理層部
101、121 送信部
102、122 受信部
103 エンコーダ部ENC
104 シリアライザSER
105 送信出力部Tx
106、107 伝送線路
108 受信入力部Rx
109 クロックデータリカバリ部CDR
110 デシリアライザDES
111 エラスティックバッファEB
112 デコーダ部DEC
113、123 PLL
301、601 二値化手段
302 ディジタル信号処理手段
303 再二値化手段
401、602 オーバーサンプル手段
402、604 イコライズ処理手段
603 ローパスフィルタ手段
605 再二値化手段
Claims (19)
- 受信した信号をイコライズする信号処理装置において、
前記受信した信号を二値化する二値化手段と、
該二値化手段で二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理手段と、
前記ディジタル信号処理手段の出力に対して、再二値化する再二値化手段とを有し、
該ディジタル信号処理手段は、前記受信信号をイコライズし、
前記ディジタル信号処理手段は、
前記二値化手段で二値化された信号を、前記受信信号に重畳されたクロックの周波数の2倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプル手段と、
該オーバーサンプルデータに対して、イコライズするイコライズ処理手段とを有することを特徴とする信号処理装置。 - 受信した信号をイコライズする信号処理装置において、
前記受信した信号を二値化する二値化手段と、
該二値化手段で二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理手段と、
前記ディジタル信号処理手段の出力に対して、再二値化する再二値化手段とを有し、
該ディジタル信号処理手段は、前記受信信号をイコライズし、
前記ディジタル信号処理手段は、
前記二値化手段で二値化された信号を、前記受信信号に重畳されたクロックの周波数の2倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプル手段と、
該オーバーサンプルデータに対して、平均化データを出力するローパスフィルタ手段と、
該ローパスフィルタ手段から出力された平均化データに対して、イコライズするイコライズ処理手段とを有することを特徴とする信号処理装置。 - 前記ローパスフィルタ手段は、
前記オーバーサンプルデータを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、
各遅延素子の出力を加算して多値化された前記平均化データを取得する加算器とを有することを特徴とする請求項2記載の信号処理装置。 - 前記イコライズ処理手段は、
前記平均化データを順次オーバーサンプリング周期分遅延させる複数の遅延素子と、
該遅延素子出力にそれぞれ所定の係数を乗じる乗算器と、
該乗算器出力を加算する加算器とを有することを特徴とする請求項3記載の信号処理装置。 - 前記オーバーサンプル手段は、
前記受信信号に重畳されたクロック周波数の1/N(Nは、1以上の自然数)の周波数のクロックを所定位相ずつシフトさせて形成されたM(Mは、M>2Nである自然数)個の多相クロックを同時に使用して、前記二値化手段で二値化された信号をオーバーサンプルしてM個のオーバーサンプルデータを出力することを特徴とする請求項1又は2記載の信号処理装置。 - 前記オーバーサンプル手段は、
前記多相クロックのうちの1つのクロックである動作クロックに前記M個のオーバーサンプルデータを同期させることを特徴とする請求項5記載の信号処理装置。 - 前記ローパスフィルタ手段は、
前記オーバーサンプルデータのうち、前記多相クロックの位相差が直近のK個(Kは、1以上の自然数)分進んでいる多相クロックでサンプルしたオーバーサンプルデータを加算して多値化された平均化データを取得する加算器を有することを特徴とする請求項5記載の信号処理装置。 - 前記ローパスフィルタ手段は、
前記オーバーサンプルデータ又は前記オーバーサンプルデータを前記動作クロックの1周期分遅延させたデータのうち、サンプルした多相クロックの位相関係が隣り合うK個に対応したデータを加算して多値化された平均化データを取得するM個の加算器を有することを特徴とする請求項6記載の信号処理装置。 - 前記イコライズ処理手段は、
前記ローパスフィルタ手段から出力された一の平均化データに係数を乗じる第1の乗算器と、
前記一の平均化データとそれぞれ所定の位相関係にある他のL個(Lは、1以上の自然数)の平均化データに係数を乗じるL個の乗算器と、
前記第1の乗算器の出力と、前記L個の乗算器の出力とを加算する加算器とを有することを特徴とする請求項7又は8記載の信号処理装置。 - 前記イコライズ処理手段は、
前記ローパスフィルタ手段から出力された一の平均化データに係数を乗じる第1の乗算器と、
前記一の平均化データと所定の位相関係にある他の平均化データに係数を乗じる第2の乗算器と、
前記第1の乗算器の出力と、前記第2の乗算器の出力とを加算する加算器とを有することを特徴とする請求項7又は8記載の信号処理装置。 - 位相が異なる複数の前記平均化データから前記他の平均化データを選択する選択手段を前記第2の乗算器の前段に設けたことを特徴とする請求項10記載の信号処理装置。
- 請求項1ないし11いずれか一項に記載の信号処理装置を用いたことを特徴とする適用等化器。
- 請求項1ないし11いずれか一項に記載の信号処理装置を備えたことを特徴とするデータ受信装置。
- 受信した信号をイコライズする信号処理方法において、
前記受信した信号を二値化する二値化ステップと、
該二値化ステップで二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理ステップと、
前記ディジタル信号処理ステップで処理された出力に対して、再二値化する再二値化ステップとを有し、
該ディジタル信号処理ステップは、前記受信信号をイコライズし、
前記ディジタル信号処理ステップは、
前記二値化ステップで二値化された信号を、前記受信信号に重畳されたクロックの周波数の2倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプルステップと、
該オーバーサンプルデータに対して、イコライズするイコライズ処理ステップとを有することを特徴とする信号処理方法。 - 受信した信号をイコライズする信号処理方法において、
前記受信した信号を二値化する二値化ステップと、
該二値化ステップで二値化された信号に対して、ディジタル信号処理を行うディジタル信号処理ステップと、
前記ディジタル信号処理ステップで処理された出力に対して、再二値化する再二値化ステップとを有し、
該ディジタル信号処理ステップは、前記受信信号をイコライズし、
前記ディジタル信号処理ステップは、
前記二値化ステップで二値化された信号を、前記受信信号に重畳されたクロックの周波数の2倍を越えた周波数でオーバーサンプルしてオーバーサンプルデータを出力するオーバーサンプルステップと、
該オーバーサンプルデータに対して、平均化データを出力するローパスフィルタステップと、
該ローパスフィルタステップで平均化された出力された平均化データに対して、イコライズするイコライズ処理ステップとを有することを特徴とする信号処理方法。 - 前記オーバーサンプルステップは、
前記受信信号に重畳されたクロック周波数の1/N(Nは、1以上の自然数)の周波数のクロックを所定位相ずつシフトさせて形成されたM(Mは、M>2Nである自然数)個の多相クロックを同時に使用して、前記二値化ステップで二値化された信号をオーバーサンプルしてM個のオーバーサンプルデータを出力することを特徴とする請求項14又は15記載の信号処理方法。 - 前記オーバーサンプルステップは、
前記多相クロックのうちの1つのクロックである動作クロックに前記M個のオーバーサンプルデータを同期させることを特徴とする請求項16記載の信号処理方法。 - 前記ローパスフィルタステップは、
前記オーバーサンプルデータのうち、前記多相クロックの位相差が直近のK個(Kは、1以上の自然数)分進んでいる多相クロックによりサンプルしたオーバーサンプルデータを加算して多値化された平均化データを取得することを特徴とする請求項16記載の信号処理方法。 - 前記ローパスフィルタステップは、
前記オーバーサンプルデータ又は前記オーバーサンプルデータを前記動作クロックの1周期分遅延させたデータのうち、サンプルした多相クロックの位相関係が隣り合うK個に対応したデータを加算して多値化された平均化データを取得することを特徴とする請求項17記載の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078978A JP4413664B2 (ja) | 2004-03-18 | 2004-03-18 | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004078978A JP4413664B2 (ja) | 2004-03-18 | 2004-03-18 | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005269261A JP2005269261A (ja) | 2005-09-29 |
JP4413664B2 true JP4413664B2 (ja) | 2010-02-10 |
Family
ID=35093322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004078978A Expired - Fee Related JP4413664B2 (ja) | 2004-03-18 | 2004-03-18 | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4413664B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231803B2 (en) | 2012-05-14 | 2016-01-05 | Ricoh Company, Ltd. | Data receiver, data communication system, and data communication method |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244537A (ja) * | 2011-05-23 | 2012-12-10 | Ricoh Co Ltd | データリカバリ方法およびデータリカバリ装置 |
JP5849997B2 (ja) | 2013-06-24 | 2016-02-03 | 株式会社デンソー | データ通信システム、スレーブ及びマスタ |
-
2004
- 2004-03-18 JP JP2004078978A patent/JP4413664B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9231803B2 (en) | 2012-05-14 | 2016-01-05 | Ricoh Company, Ltd. | Data receiver, data communication system, and data communication method |
Also Published As
Publication number | Publication date |
---|---|
JP2005269261A (ja) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106470177B (zh) | 用dfe进行偏移的cdr装置、接收器和方法 | |
US9438409B1 (en) | Centering baud-rate CDR sampling phase in a receiver | |
US9313017B1 (en) | Baud-rate CDR circuit and method for low power applications | |
US8391350B2 (en) | Adaptation circuitry and methods for decision feedback equalizers | |
US10791009B1 (en) | Continuous time linear equalization (CTLE) adaptation algorithm enabling baud-rate clock data recovery(CDR) locked to center of eye | |
JP6221274B2 (ja) | データ受信装置及びデータ通信システム | |
CN113472708B (zh) | 用于并行数字均衡器的眼图监测器 | |
JP6849903B2 (ja) | 受信回路及び半導体集積回路 | |
US9882795B1 (en) | Signal loss detector | |
US8861648B2 (en) | Receiving device and demodulation device | |
US11570024B2 (en) | Equalizer with perturbation effect based adaptation | |
TWI543548B (zh) | 應用於互連系統的方法與相關處理模組 | |
US8774321B2 (en) | Clock data recovery circuit and clock data recovery method | |
JP2012244537A (ja) | データリカバリ方法およびデータリカバリ装置 | |
JP4413664B2 (ja) | 信号処理装置、適用等化器、データ受信装置及び信号処理方法 | |
EP2237472B1 (en) | Receiver with an isolated pulse detector | |
US11483125B2 (en) | Clock and data recovery circuit and receiver | |
JP5369524B2 (ja) | クロック・データ・リカバリ回路 | |
JP2006109082A (ja) | データ送受信方法、及びデータ送受信装置 | |
JP2006166229A (ja) | データリカバリ方法及びデータリカバリ回路及びこれを用いたデータ受信装置 | |
US10171270B1 (en) | Systems and methods for correcting for pre-cursor and post-cursor intersymbol interference in a data signal | |
US6765958B1 (en) | High-speed adaptive interconnect architecture | |
JP5625596B2 (ja) | 受信装置 | |
KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
JP2008270864A (ja) | 半導体集積回路およびイコライザの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091118 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |