JP6273697B2 - 受信回路および受信方法 - Google Patents
受信回路および受信方法 Download PDFInfo
- Publication number
- JP6273697B2 JP6273697B2 JP2013128527A JP2013128527A JP6273697B2 JP 6273697 B2 JP6273697 B2 JP 6273697B2 JP 2013128527 A JP2013128527 A JP 2013128527A JP 2013128527 A JP2013128527 A JP 2013128527A JP 6273697 B2 JP6273697 B2 JP 6273697B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- data
- sample data
- maximum amplitude
- boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Analogue/Digital Conversion (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
CRU20は、デジタル等化回路21と、位相検出器(PD)22と、フィルタ(Filter)23と、加算回路24と、オフセットレジスタ(offset)25と、決定回路(コンパレータ)26と、を有する。
なお、上述のように、1/2UI位相シフトしたクロック信号が、最適なサンプリング位相でない場合があるため、オフセット量を1/2UI位相シフト量とは異なる値とする手法も知られている。この手法では、最適なオフセット量は、実動作以外の時間、例えばイニシャライズ時に求めて固定値として記憶している。これは、実動作中にデータ用のサンプリングクロックの位相を調整すると最適位相からのずれが大きくなる場合が起き、ずれが大きい場合にはエラーが発生するため、この手法は、実動作中の最適化には適していないためである。
図4は、実施形態の受信回路2の構成を示す図である。
実施形態の受信回路2は、クロック源(clk)31と、ADC32と、DI_B33と、B−B PD34と、フィルタ(Filter)35と、DI_D36と、コンパレータ37と、制御回路41と、加算回路42と、を有する。なお、図2の受信回路と同様に、データ信号Dinの入力部において、必要ならばプリアンプやアナログ等化回路(イコライザ)を設け、波形処理した入力データ信号をADC32に入力するようにしてもよい。
図5において、Zは入力データ信号の波形を示す。Xは、信号の中間レベルを示す。S1からS4は、受信データをサンプリングしたADCサンプルデータを示す。B1およびB2は、ADCサンプルデータから演算した遷移データ(バウンダリサンプルデータ)を示す。ここでは、中間レベルの両側に存在するS1とS2を一次補間し、バウンダリ位相A1におけるデータを遷移データB1として求める。遷移データB1は、差動データ信号がクロスする時の値であり、図5では、遷移データB1は、中間レベルXに一致するものとして示している。同様に、S3とS4を一次補間し、バウンダリ位相A2におけるデータを遷移データB2として求める。Nは、S2とS3を一次補間し、バウンダリ位相A1とA2の中間の位相、すなわち1/2UIシフトした位相における値を推定したデータである。これまでは、この推定データNを、受信データの値とし、0/1を判定していた。
図6は、2次補間処理の例を説明する図であり、(A)が補間演算式を、(B)から(D)が補間演算の説明図である。
図7は、図6の補間演算式の3項目を簡略化し、1次補間とした変形例を示す図であり、(A)が補間演算式を、(B)から(D)が補間演算の説明図である。
ADC32は、サンプリングクロック信号に同期して、受信データDinをサンプリングしてサンプルデータに変換する。
フィルタ35は、B−B PD34からのバウンダリ位相の平均値を求めることで、入力データ信号(受信データ)波形の遷移(バウンダリ)位相を演算する。
DI_D36は、データ用ディジタル補間処理部であり、ADC32の出力するサンプルデータを補間し、加算回路42から出力されるデータ位相(Data phase)におけるデータ値を求める。DI_D36における補間演算は、隣接する複数のサンプルデータを利用して図6または図7に示した補間演算式を利用して行うが、より高次の次数の補間処理で行ってもよい。
制御回路41は、DI_Arb51と、メモリ52と、最大値検出部53と、任意テーブル54と、を有する。
32 AD変換器(ADC)
33 DI_B(バウンダリ用ディジタル補間回路)
34 B−B PD(バウンダリ用位相検出回路)
35 フィルタ
36 DI_D(データ用ディジタル補間回路)
37 コンパレータ
41 制御回路
42 加算回路
Claims (3)
- クロックに応じて、入力データ信号をサンプルデータに変換して出力する入力ADC部と、
前記サンプルデータから、前記入力データ信号の値を決定するディジタル処理部と、を備え、
前記ディジタル処理部は、
前記サンプルデータから、前記入力データ信号のバウンダリ位相を求めるバウンダリ位相演算部と、
前記サンプルデータおよび前記バウンダリ位相から、前記サンプルデータ間のデータを推定する補間処理により前記入力データ信号のアイパターンを演算し、最大振幅位相を求めるアイパターン演算部と、
前記サンプルデータおよび前記最大振幅位相から、前記最大振幅位相における前記入力データ信号の値を決定する決定部と、を備え、
前記アイパターン演算部は、前記サンプルデータを、外挿処理を含む1次補間処理することにより、前記最大振幅位相を求める、ことを特徴とする受信回路。 - 前記入力ADC部は、前記入力データ信号を、ユニットインターバル/2のレートでサンプリングすることを特徴とする請求項1に記載の受信回路。
- クロックに応じて、入力データ信号をサンプルデータに変換して出力し、
前記サンプルデータから、前記入力データ信号のバウンダリ位相を求め、
前記サンプルデータおよび前記バウンダリ位相から、前記サンプルデータ間のデータを推定する補間処理により前記入力データ信号のアイパターンを演算し、
前記アイパターンから最大振幅位相を求め、
前記サンプルデータおよび前記最大振幅位相から、前記最大振幅位相における前記入力データ信号の値を決定する、ことを含み、
前記アイパターンを演算することは、前記サンプルデータを、外挿処理を含む1次補間処理することにより、前記最大振幅位相を求めることを含む、ことを特徴とする受信方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013128527A JP6273697B2 (ja) | 2013-06-19 | 2013-06-19 | 受信回路および受信方法 |
US14/189,840 US9118451B2 (en) | 2013-06-19 | 2014-02-25 | Receiver circuit and receiving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013128527A JP6273697B2 (ja) | 2013-06-19 | 2013-06-19 | 受信回路および受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015005812A JP2015005812A (ja) | 2015-01-08 |
JP6273697B2 true JP6273697B2 (ja) | 2018-02-07 |
Family
ID=52110918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013128527A Active JP6273697B2 (ja) | 2013-06-19 | 2013-06-19 | 受信回路および受信方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9118451B2 (ja) |
JP (1) | JP6273697B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107566199B (zh) * | 2016-06-30 | 2021-06-01 | 上海诺基亚贝尔股份有限公司 | 信号处理装置和方法及包括该装置的电子设备 |
KR102403623B1 (ko) | 2017-08-18 | 2022-05-30 | 삼성전자주식회사 | 클록 신호들 사이의 스큐를 조절하도록 구성되는 전자 회로 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4475220A (en) * | 1982-01-19 | 1984-10-02 | Rca Corporation | Symbol synchronizer for MPSK signals |
JPS6257316A (ja) * | 1985-09-05 | 1987-03-13 | Mitsubishi Electric Corp | タイミング抽出回路 |
JPH06119720A (ja) * | 1992-10-05 | 1994-04-28 | Yamaha Corp | 位相同期方法及び回路並びにそれを用いたデータ検出方法及び回路 |
JPH07111447B2 (ja) * | 1993-04-02 | 1995-11-29 | 日本電気株式会社 | 波形観測装置 |
JPH06343039A (ja) * | 1993-05-26 | 1994-12-13 | Victor Co Of Japan Ltd | 位相検出回路およびデジタルpll回路 |
JPH10160507A (ja) * | 1996-11-29 | 1998-06-19 | Anritsu Corp | ピーク検出装置 |
US6731697B1 (en) * | 2000-10-06 | 2004-05-04 | Cadence Desicgn Systems, Inc. | Symbol timing recovery method for low resolution multiple amplitude signals |
US7295601B1 (en) * | 2002-08-12 | 2007-11-13 | Edgewater Computer Systems, Inc. | Method and apparatus for performing digital timing recovery on oversampled 802.11b baseband signals |
JP2004312292A (ja) | 2003-04-04 | 2004-11-04 | Mitsubishi Electric Corp | 光受信装置 |
US9057606B2 (en) * | 2009-09-10 | 2015-06-16 | Nextnav, Llc | Wide area positioning system |
-
2013
- 2013-06-19 JP JP2013128527A patent/JP6273697B2/ja active Active
-
2014
- 2014-02-25 US US14/189,840 patent/US9118451B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9118451B2 (en) | 2015-08-25 |
US20140376675A1 (en) | 2014-12-25 |
JP2015005812A (ja) | 2015-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8983014B2 (en) | Receiver circuit and semiconductor integrated circuit | |
JP6171843B2 (ja) | 受信回路 | |
JP5954160B2 (ja) | クロック・データリカバリィ方法および回路 | |
US9143367B2 (en) | Clock and data recovery architecture with adaptive digital phase skew | |
JP5510297B2 (ja) | 受信回路 | |
JP2009077134A (ja) | データリカバリ方法およびデータリカバリ回路 | |
US8964899B2 (en) | Receiving circuit | |
JP4269855B2 (ja) | データ受信装置 | |
JP6273697B2 (ja) | 受信回路および受信方法 | |
US8867604B2 (en) | Crossing ISI cancellation | |
JP4480606B2 (ja) | データ受信装置および適応等化回路 | |
US10243762B1 (en) | Analog delay based fractionally spaced n-tap feed-forward equalizer for wireline and optical transmitters | |
KR20220142213A (ko) | 아날로그-디지털 변환 회로 및 이를 포함하는 수신기 | |
KR101135420B1 (ko) | 이중 보간 방식의 클록 데이터 복원 회로 및 그 방법 | |
JP5494323B2 (ja) | 受信回路 | |
US8750366B2 (en) | Equalization device, equalization method, and recording medium | |
JP2016072772A (ja) | データ再生回路 | |
JP6244722B2 (ja) | Cdr回路 | |
JP5724394B2 (ja) | 受信回路、伝送システムおよび受信方法 | |
JP5146571B2 (ja) | データ受信装置および適応等化回路 | |
JP4905533B2 (ja) | データ受信装置および適応等化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6273697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |