JP4269855B2 - データ受信装置 - Google Patents

データ受信装置 Download PDF

Info

Publication number
JP4269855B2
JP4269855B2 JP2003314821A JP2003314821A JP4269855B2 JP 4269855 B2 JP4269855 B2 JP 4269855B2 JP 2003314821 A JP2003314821 A JP 2003314821A JP 2003314821 A JP2003314821 A JP 2003314821A JP 4269855 B2 JP4269855 B2 JP 4269855B2
Authority
JP
Japan
Prior art keywords
signal
selection
comparison
differential
attenuation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003314821A
Other languages
English (en)
Other versions
JP2005086379A (ja
Inventor
秀和 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003314821A priority Critical patent/JP4269855B2/ja
Priority to US10/933,872 priority patent/US7418038B2/en
Publication of JP2005086379A publication Critical patent/JP2005086379A/ja
Application granted granted Critical
Publication of JP4269855B2 publication Critical patent/JP4269855B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/46Monitoring; Testing
    • H04B3/48Testing attenuation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/30Reducing interference caused by unbalance current in a normally balanced line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、データ受信装置に関し、高速のデジタルデータを差動ケーブルで伝送する際に生じる信号減衰と伝播スキューの影響を低減するデータ受信装置に関する。
ツイステッドペアケーブル等のように対になった導電体に差動信号としてクロックやNRZデータを伝播させるデジタルデータ伝送方式は、送受信機の電位差変動に強いこと、外来ノイズが差動受信回路の同相電圧除去作用で排除できること、不要輻射を小さくできること等の多くの利点を有するため、高速且つ10乃至100メートル程度の中距離データ伝送に広く用いられている。
導電体には必ず有限の単位伝送長あたりの減衰がある。しかもそれは表皮効果に起因する高周波成分に対して顕著に現れる減衰であるため、伝送距離を長くとることと伝送データ速度を大きくとることには相反関係がある。この相反関係を解消する手法として、伝送路における上述した減衰を補償する回路を受信側に設けて受信機に導電体の減衰がなかったかのような信号を再生させるイコライザ(等化器)を用いる技術がある。この場合、伝送路となる導電体に応じて減衰量が異なるため、幅広く適用できるように周波数特性が可変の能動回路が用いられている(例えば、特許文献1参照。)。さらに、その特性を自動的に調整する技術もある(例えば、特許文献2参照。)。
しかしながら、このような適応的等化器は、NRZデータが確率的に頻繁に遷移することを想定しており、実際のデータに存在しがちな連続する大量の0データを伝送する場合等のような特異な遷移パターンに対して受信障害が生じ易いという欠点があった。
さらに、ツイステッドペアケーブル(導電体対ケーブル)等の対になった導電体で差動信号を伝送するときに伝送距離と伝送のデータ速度の相反関係を決める要因は、もうひとつ存在する。
対をなす導電体には、必ず物理的な長さや被覆の誘電率に差異があるため、伝播遅延時間にも有限の差が生じる。このような導電体対を伝播してきた差動信号は、受信端において正負の信号が時間差をもって到着する現象、いわゆるスキューを生じ、これにより受信端差動信号に時間的にずれた伝送信号が重畳するシンボル間干渉を起こす。一般的に製造されるツイステッドペアケーブルでは、1mあたりのスキューが10psにおよぶことも稀ではない。スキューがNRZのビット周期の4分の1を超えると単純な比較器で差動信号のゼロクロスを検出するだけでは正しいデータ受信ができなくなるとされるので、ビット周期が500psである2Gbpsの信号を差動で伝送できる距離は、12.5m程度に制限されることになる。
例えば、典型的なケーブルの減衰特性が図16に示されている。図16では、画像データの伝送信号に関して示したものであるが、UXGA、SXGA、XGA等の形式によって異なるものの、ケーブル長が大きくなると振幅減衰も大きくなっていることがわかる。また、典型的なケーブルにおけるペア間のスキュー特性が図17に示されている。ツイストテンションコントロールやコネクタを組み上げる時点での調整を行えば、スキューを1/3程度に減少させることができるといわれているが、ケーブル長が大きくなると、スキューも増大することがわかる。
したがって、このような制約を超えて効率的な伝送を行うためには、ツイステッドペアケーブルの正負信号線の伝播遅延をケーブル毎に調整する必要があった。スキューによるシンボル間干渉を除去する回路としては、特許文献3に記載された光ディスクデータ再生に関するトランスバーサルフィルタを用いた等化技術や、特許文献4に記載された光ファイバ通信に関する多閾値比較器を用いた等化技術の転用が可能である。
ところが、上述した技術を用いたとしても、ケーブル毎にばらつくスキュー量に広く対応する受信装置を製造するには、スキュー量及び前述の表皮効果に起因する高周波減衰によるシンボル間干渉を考慮してトランスバーサルフィルタの加算重み係数や多閾値比較器の閾値を正しく等化できるように微妙且つ複雑に制御する必要があった。さらに、トランスバーサルフィルタや多閾値比較器は、NRZ伝送速度で動作する高速回路であるため、高速データ伝送を実現するには、高速且つ高精度に動作させねばならず、受信装置の消費電力を大きくしてしまうという欠点があった。
特許2830087号公報 特開平11−122041号公報 特許3208865号公報 特開平11−243428号公報
本発明は、高速のデジタルデータを差動ケーブルで長距離伝送する際にケーブルで生じる周波数特性のある減衰と差動対の正負非対称による伝播スキューにより劣化した差動受信信号波形から正確な伝送信号を再生できる低エラー率のデータ受信装置を提供することを目的とする。
本発明に係るデータ受信装置は、差動導電体対を介して伝送される基準クロック信号と、該基準クロック信号が伝送される差動導電体対と同等の差動導電体対を介して伝送されるNRZ信号とを受信するデータ受信装置において、基準クロック信号の伝送路である差動導電体対における減衰特性を推定する推定手段と、推定手段にて推定された減衰特性に応じてNRZ信号の伝送路減衰を補償する補償手段と、補償手段によって伝送路減衰が補償された差動電圧と第1の閾値電圧とを比較する第1の比較手段と、補償手段によって伝送路減衰が補償された差動電圧と第2の閾値電圧とを比較する第2の比較手段と、第1の比較手段と第2の比較手段の何れかの比較結果をNRZ信号の再生信号として選択する選択手段と、選択手段にて選択された再生信号を所定のサンプリングクロック信号に基づいて複数段シフトさせるシフトレジスタ手段と、シフトレジスタ手段における各タップ出力と第1、第2の比較手段からの比較結果とに応じて選択手段における信号選択を制御する制御手段とを備える。これにより、データ受信装置は、差動導電体対を伝播して生じる振幅減衰及び伝播スキューを補償する。
ここで、上記制御手段は、シフトレジスタ手段の一のタップ出力により選択手段における信号選択を制御し、第1の比較手段からの比較結果と第2の比較手段からの比較結果との不一致を検出する不一致検出結果、又はシフトレジスタ手段の一のタップ出力に対して第1、第2の比較手段からの比較結果が期待する出力でないことを検出する期待値外検出結果のいずれかが得られたとき、シフトレジスタ手段のタップ出力を変更し、変更されたタップ出力により選択手段における信号選択を制御することが挙げられる。
本発明に係るデータ受信装置は、差動導電体対を介して伝送されるNRZ信号を受信するデータ受信装置において、NRZ信号のクロックの分周信号を受信して逓倍し基準クロック信号とする逓倍手段と、分周信号の伝送路である差動導電体対における減衰特性を推定する推定手段と、推定手段にて推定された減衰特性に応じてNRZ信号の伝送路減衰を補償する補償手段と、補償手段によって伝送路減衰が補償された差動電圧と第1の閾値電圧とを比較する第1の比較手段と、補償手段によって伝送路減衰が補償された差動電圧と第2の閾値電圧とを比較する第2の比較手段と、第1の比較手段と第2の比較手段の何れかの比較結果をNRZ信号の再生信号として選択する選択手段と、選択手段にて選択された再生信号を逓倍手段から得られ基準クロック信号に基づいて複数段シフトさせるシフトレジスタ手段と、シフトレジスタ手段における各タップ出力と第1、第2の比較手段からの比較結果とに応じて選択手段における信号選択を制御する制御手段とを備える。これにより、データ受信装置は、差動導電体対を伝播して生じる振幅減衰と伝播スキューを補償する。

本発明によれば、差動伝送で生じる高周波減衰をNRZデータの遷移パターンに左右されることなく安定に補償することができる。また、差動導電体対が有する正負信号の遅延時間差によるスキューがNRZデータのビット周期を超える程度に大きくても正しいNRZデータを再生でき、しかも受信回路の初段には差動受信回路を用いるので同相ノイズを除去してエラーレートの小さなデータ受信が可能になる。さらに、そのスキュー量が予測不能で広範囲に分布している場合にも適応的に補償が行われ、適応補償のためにトランスバーサルフィルタや閾値制御比較器を設ける必要がないので低電力のデータ伝送を実現できる。
本発明では、大量の連続する0を伝送する場合等でも高周波減衰を補償可能な適応的等化器を正しく動作させるために、基準クロックの減衰特性の推定に基づいてNRZ信号に対する補償フィルタの特性制御を行うことを特徴としている。基準クロックは、NRZデータ周期と同一周期若しくはその整数倍で必ず0と1の遷移を繰り返すため、基準クロックの受信端での振幅を観測することによって導電体の高周波減衰特性を推定できる。通常、データ伝送において基準クロックとNRZデータは、ほぼ同じ特性の導電体が用いられる。互いの長さに製造上10mm程度の差が生じたとしても、それによる減衰の差は無視しうるほど小さい。したがって、その推定量をNRZ信号受信部に供給すれば、NRZ信号が如何なる遷移パターンをもっていたとしても、これに影響されない安定な高周波減衰補償が可能になる。
また、本発明では、差動導電体対の正負信号の伝播時間スキューを補償するために、高周波減衰を補償した差動電圧を2つの閾値電圧と比較する2つの比較器に入力し、それらの比較器の出力のどちらをNRZデータの再生値として採用するかを選択する切替手段を設ける。切換手段における切り替え動作は、NRZデータの再生値をサンプリングクロックで転送するFFとそのレジスタの値に応じて行う。
このスキュー補償の原理を図2にて説明する。送信端において差動導電体対の正の信号線にNRZデータ00101100が与えられたとすると、負の信号線にはその反転である11010011が与えられる。これらが正負信号のスキューなしに受信端に到達すれば、正の受信端信号は図2(a)に、また負の受信端信号は図2(b)に示すようになる。これらの差動信号は、図2(c)に示すように−1−1+1−1+1+1−1−1 という2値信号となるから、0を閾値としてこれを判定すれば、送信した信号を再生できる。
ところが、正負信号間のスキューによって負信号が正信号よりも1ビット周期だけ遅く到達する場合、正負の受信端信号は、図2(d)、図2(e)に示すようになり、差動信号は、図2(f)に示すように−1000+10−1という3値信号になる。そのため、0を閾値として信号を再生することができない。
そこで本発明では、2つの閾値として+1/2と−1/2とを用意して図2(f)の鎖線で示す閾値にて判定した値を再生値として採用している。これにより正しい信号を再生できる。採用すべき閾値は、前の再生値が0のときは−1/2に、前の再生値が1のときは+1/2にすればよい。そのため再生値を記憶するためのシフトレジスタを設けている。このサンプリング回路及びシフトレジスタ20を図3に示す。
このサンプリング回路及びシフトレジスタ20は、選択回路19によって出力値で異なる閾値をもつ比較器からの出力を選択する。仮にスキュー量が2、3ビット周期又はそれ以上に増えた場合でも、選択信号を取り出すFF(フリップフロップ)のタップ位置を後段にすれば対応できる。
さらに本発明では、基準クロック信号に周波数同期したクロックの位相を各NRZ信号データ遷移に位相同期させることで再生信号を取り込むサンプリングクロックを得、前述のスキュー補償による信号再生を正確に行っている。高周波減衰を補償した受信差動信号は、基本的には前述した3値信号であるが、具体的には、図4に示すようなアイパターンになる。
図4には、あるビット周期Tにおける差動電圧の推移が太線にて記されている。図4に示す網掛表示領域は、全ての電圧推移曲線が内包された遷移領域を示している。一点鎖線は、ビット時間内に設けるべきサンプリング点の候補であり、ここでは10個の候補が示されている。候補1−3間と候補5−7間は、各々差動導電体対の正負何れかの受信端電圧が遷移する時間帯に相当している。
現実の信号伝送では、送信側自体にジッタがあるうえに、伝送中に信号に加味されたノイズや高周波減衰補償の不完全性もまた受信端信号にジッタを与えるため、閾値電圧との交点が遷移領域内にあるサンプリング候補点1、2、3、5、6、7で採取されたサンプル電圧には、遷移の前後で取り込んだデータが混在している場合がある。遷移の前後では、差動スキューに何ビット前のデータが重畳されているかが異なっているため、異なる閾値をもつ2つの比較器16,17の出力から再生信号を選択するための選択信号をFFの何れのタップから取り出せばよいかが確定できず、正しい信号再生ができなくなってしまう。
そこで、本発明ではサンプリング点を、例えば図4で示す候補4、8、9、0の何れかかにする、望ましくは最も遷移領域と時間的に離れていて安定な候補9にロック(固定)することにより、以上のような問題点を回避している。
以下、本発明の具体例について図面を参照して詳細に説明する。図1には、本発明の第1の具体例であるデータ受信装置1が示されている。
データ受信装置1にデータを送信しているデータ送信装置101は、FF(フリップフロップ)111により、基準クロックに同期してNRZデータを出力している。基準クロックとNRZデータは、それぞれアンプ112、113によって反転信号を生じるとともに増幅され送信端110を介して差動導電体対(例えばツイストペアケーブル)へ送出される。
データ受信装置1は、基準クロックを伝送する差動導電体対110A及びNRZデータを伝送する差動導電体対110Bが接続される受信端10を有し、基準クロックを伝送している差動導電体対110Aの受信端は、高周波減衰推定回路11の入力とクロック再生回路13に接続されている。この高周波減衰推定回路11は、高周波減衰特性の推定量を算出し高周波減衰補償回路12に出力している。NRZデータを伝送している差動導電体対110Bの受信端は、高周波減衰補償回路12の入力に接続されている。この高周波減衰補償回路12は、高周波減衰特性の推定量に基づいて受信信号を補償している。
高周波減衰補償回路12の出力は、比較器16,17によって、異なる閾値発生回路15a,15bから供給されるそれぞれの閾値と比較される。各比較器の出力は、選択回路19に送られて選択されたほうが再生信号として採用される。選択回路19に与えられる選択信号は、再生信号を所定のサンプリングクロックでサンプリングし且つ時間シフトするサンプリング回路及びシフトレジスタ20の複数のタップ出力からスキュー推定器18によって最適と判断されたものである。スキュー推定器18は、2つの比較器16、17の出力を常に監視しながら最適な選択信号を決定している。クロック再生回路13は、基準クロックの受信端信号からクロックを再生してDLL14に入力する。DLL14は、位相が高周波減衰補償回路12出力の遷移点に対して調整されたサンプリングクロックを生成し、サンプリング回路及びシフトレジスタ20及びスキュー推定器18に供給する。
続いて、高周波減衰特性推定回路11及び高周波減衰補償回路12について、図5を用いて具体的に説明する。高周波減衰特性推定回路11は、差動導電体対110Aから入力した基準クロックを増幅器22にて増幅し、高域強調フィルタ23にて高周波成分を強調する。高域成分が強調された基準クロックは、ゲイン可変増幅器24にて利得調整され、加算器25によって重み付け加算される。重み付け加算された基準クロックは、振幅検出回路26、ループフィルタ27を通過してフィードバックの結果で定まる重みの制御量が与えられる。
すなわち、図5に示す高周波減衰特性推定回路11は、AGC(Auto Gain Control)回路を応用したものであり、基準クロックの受信端信号に伝送で減衰した高周波成分を強調した信号を重み付け加算し、その結果が伝送路減衰を受ける前の本来の振幅になるように重みをフィードバック制御している。したがって、この重みの制御量は、基準クロックを伝送した差動導電体対110Aの高周波減衰特性を推定した結果になる。
高周波減衰補償回路12は、差動導電体対110Bから入力したNRZデータを増幅器28にて増幅し、高域強調フィルタ29にて高周波成分を強調する。NRZデータを伝送する差動導電体対110Bの高周波減衰特性は、基準クロックの特性に近いため、前述のフィードバックループの中に用いたのと同様の高周波強調フィルタ29と重み付け用の加算器31とをNRZ受信側にも設け、高域が強調された信号に対してゲイン可変増幅器30にフィードバックの結果で定まる重みの制御量を与えて利得調整すれば、加算器31の出力は、導電体による高周波減衰が補償された信号になる。
なお、図5の高周波減衰推定回路11は、基準クロックの差動信号を用いずに正信号を単独で用いている。これは、基準クロックの受信端での差動信号には正負信号線のスキューによる振幅の変調が生じているためで、この影響を排除する必要があるからである。この場合、AGC回路は、差動で受信すれば同相ノイズとして除去できた成分を分けられず、AGC回路内に導いてしまう虞がある。しかし、このようなノイズの影響は、AGCループの時定数を十分に長くとって平均化することで排除できる。
次に、図6乃至図8を用いてスキュー推定器18について説明する。このスキュー推定器18の目的は、サンプリングクロックが捕らえた再生信号のサンプル値が何クロック分のスキューをもった正負信号の差電圧であるかを推定することである。
ここで、スキューのある差動信号から元信号を推定する方法の一例について説明する。送信端に式(1)、式(2)に示すような周期TのNRZ信号p(t)とその反転信号n(t)があるとする。
p(t)=S ;nT≦t<(n+1)T・・・(1)
n(t)=1−S;nT≦t<(n+1)T・・・(2)
これらの信号が各々伝送線を通って受信端に到達したときにスキューτが生じていた場合、受信端の差動信号r(t)は、式(3)に示すようになり、この式(3)を周期Tにてサンプリングするとサンプリング信号Rは、式(4)のようになる。
r(t)=p(t)−n(t−τ)・・・(3)
=S−(1−Sn−m)=S+Sn−m−1・・・(4)
但しここで、mは、τ/Tを挟む整数のどちらかの値をとる。m=0のときは、Rは、式(5)のようになるから、p(t)とm(t)の伝送によるノイズ混入を想定した場合に、RからSを推定するには、Rに対して閾値を0として、+1に近ければSを1とし、−1に近ければSを0と推定すればよい。
m=0のとき R=2S−1=+1(S=1)又は−1(S=0)・・・(5)
また、m≠0のときは、Rは、式(6)に示すようになる。この場合、Sの推定を行う時点でSn−mの推定は終了しているから、Sn−mの推定値が1ならば、Sの推定は、Rに対して閾値+1/2で行い、Sn−mの推定値が0ならば、Sの推定は、閾値−1/2で行えばよいことが式(6)よりわかる。
m≠0のとき
=S+Sn−m−1=+1(S=1,Sn−m=1)
又は0(S=0,Sn−m=1又はS=1,Sn−m=0)
又は−1(S=0,Sn−m=0)
・・・(6)
これを表にすると以下のようになる。
Figure 0004269855
の推定に過去に行ったSn−mの推定の結果が用いられるということは、最初の推定を誤ると全ての推定を誤る可能性がある。しかし、NRZ信号Sが一定の繰り返し信号でない限り、式(7)、式(8)に示すnが存在する。
n−m=S=1・・・(7)
n−m=S=0・・・(8)
式(7)の場合、R=1であるから、閾値が+1/2であっても−1/2であってもSの推定は、S=1となり、正しい推定が行われる。式(8)の場合、R=−1であるから、閾値が+1/2であっても−1/2であってもSの推定は、S=0となり、正しい推定が行われる。この正しい推定値が次に過去の推定値Sn−mとして使用されれば、これ以降は式(7)、式(8)が成立していなくとも以後正確な推定が行われる。
続いて、上述の推定方法に基づいたスキュー推定器18におけるスキュー推定方法を図6に示す。
スキュー推定器18は、ステップS1において、初期状態においてスキューが0クロックであると仮定する。この仮定では2つの比較器16,17の出力の何れの値を再生値として採用してもよい。なぜならば、サンプル点において高周波減衰補償回路12からの出力は、図2(c)に示すように、常に+1か−1になっているはずである。
スキュー推定器18は、ステップS2において、スキュー0を仮定している間は選択信号をどちらかに、ここでは0に固定しつつ、続くステップS3において2つの比較器16,17からの出力に不一致がないかを監視する。
ステップS3にて不一致が検出されれば、スキューが0クロックだという仮定を破棄し、スキュー推定器18は、ステップS4にてスキューを1クロックと仮定し直す。
このときの高周波減衰補償回路12からの出力とスキュー推定器18が出力する閾値の選択は、図2(f)に示したように推移する。ステップS6において、スキュー推定器18が閾値−1/2を採用しているときに期待する高周波減衰補償回路12の出力は−1か0であり、+1はありえないことになる。逆にスキュー推定器18が閾値+1/2を採用しているときに期待する高周波減衰補償回路12の出力は+1か0であり、−1はありえない不適正値ということになる。
すなわち、ステップS7において、2つの比較器16,17からの出力を監視するスキュー推定器18がこれらの不適正値を検出した場合、スキューが1クロックだという仮定を破棄し、ステップS8へと進む。ステップS8では、スキュー仮定値が上限であるか判別する。上限未満の場合には、ステップS1に戻る。上限に達していた場合、ステップS4に戻って仮定スキュー値を1繰り上げ、スキューを2クロックと仮定し直す。
以下、同様にスキュー推定器18は、比較器16,17の出力の不適正値を検出する度に仮定を増量していく。ハードウェアにて予め用意されたスキューの上限が破棄された場合は、スキュー0の仮定に戻って処理を繰り返す。
上述の図6に示したスキュー推定処理を実現するスキュー推定器18の回路構成例を図7に示す。スキュー推定器18は、FF(フリップフロップ)32,FF33,FF34を備え、比較器16,17の出力が接続されている。FF32の入力Dには比較器16の比較結果が入力され、FF32のQは、ExORゲート35及びANDゲート37に入力されている。FF33の入力Dには、比較器17の比較結果が入力され、FF33のQは、ExORゲート35及びANDゲート36に入力されている。ANDゲート36には反転されて入力されている。FF34の入力Dには、後述の選択回路40の結果が入力され、FF34のQは、ANDゲート36及びANDゲート37に入力されている。Qは、ANDゲート37には反転されて入力されている。ANDゲート36及びANDゲート37の出力は、ORゲート38に接続されている。
したがって、ExORゲート35より出力される信号は、ステップS3における不一致を検出した場合であり、スキュー仮定値レジスタ39は、スキュー仮定値Q1又はQ0を決定して選択回路40に出力する。選択回路40には、リセット値0がリセット回路41から送られている。このスキュー推定器18の場合、スキューとして0クロックから3クロックまでの4値を仮定できるようにしている。また、スキュー推定器18における各クロックパルスは、サンプリング回路及びシフトレジスタ20と同一のクロックが送られている。
図8にスキュー仮定値レジスタ39の構成例を示す。この回路は、選択回路42にて受けた比較器16又は比較器17の比較結果を選択回路43及び選択回路46に出力する。FF44は、サンプリングクロックに同期して選択回路43における選択信号をQ0として外部の選択回路40及び後段のExORゲート45に送っている。ExORゲート45では、FF44の出力とFF47の出力信号であるQ1と排他的論理和をとり、選択回路46に送る。FF47は、サンプリングクロックに同期して選択回路46における選択信号をQ1として外部の選択回路40に出力している。仮定値Q1、Q2は、ORゲート48に入力され、ORゲートの出力は、選択回路42に入力されている。
すなわち、この回路は、不一致検出又は期待値外検出が1回でも立つと仮定値Q1、Q0を変更する構成になっている。しかし、一時的なノイズによる擾乱に対してはスキュー仮定値を変更しないほうがよい場合もある。そこで、INC/HOLD信号にバッファを設け、一定期間内に一定数以上の頻度で不一致か期待値外が検出されたときのみ仮定値Q1、Q0を変更するとよい。
続いて、図9にデータ受信装置1のクロック再生回路13の構成を示す。図9は、クロック再生回路13となる多相クロックVCO(電圧制御発振器)61をもつPLL回路の構成を示している。基準クロックの受信端差動電圧は、差動増幅器51にて増幅され、比較器54において閾値発生回路52から入力した閾値(+1/2)と比較され、比較器55にて閾値発生回路53から入力した閾値(−1/2)と比較されて2つの参照クロックが生成される。参照クロックを2つ得るのは、差動電圧に閾値をおくと差動スキューの影響で閾値近傍での差動電圧のスルーレートが極端に低下しPLLの参照クロックがノイズの影響を受け易くなることを防止するためである。
2つの参照クロックのうち一方は、周波数位相比較器56にてVCOの第0相出力と周波数位相比較されチャージポンプ58を駆動する。また、他方は、周波数位相比較器57にてVCOの第0相出力と周波数比較されチャージポンプ59を駆動する。各チャージポンプからの出力は、ループフィルタ60の出力と併せてVCO61に入力される。その結果、VCOの第0相出力は、差動信号の0クロス点付近にロックする。
図10は、図9のクロック再生回路13に用いる多相クロックVCOの構成例を示している。VCO61は、電圧制御差動遅延回路62a、62b、62c、62d、62eを備えた10相出力VCO回路になっている。
図11には、本発明に好適なサンプリングクロックを生成するデジタルDLLの構成を示している。DLL14は、クロック再生回路13の10相出力VCO回路から供給された10相のクロックから1つを選択してサンプリングクロックとして出力している。DLL14は、サンプリングクロックとなる再生クロックを選ぶために、比較器出力をある相Nクロックで取り込んだ値と次の相N+1で取り込んだ値を比較して、不一致があれば2つのクロックの間に遷移領域があったと判断して遷移検出信号を1クロック期間立てる。図11には、遷移を検出する遷移検出器70が示されているが、実際には、N=0〜10に対応する10個の遷移検出器が並列に配置されている。
比較器16における比較結果は、FF71の入力D及びFF72の入力Dに入力される。FF71のQから出力された信号E1、及びFF72のQから出力された出力された信号L1は、ExOR回路73に入力され、FF74を介して+1/2(閾値1)における遷移検出出力Nとしてクロック選択制御回路79に出力される。
同様にして比較器17における比較結果は、FF75の入力D及びFF76の入力Dに入力される。FF75のQから出力された信号E2、及びFF76のQから出力された出力された信号L2は、ExOR回路77に入力され、FF78を介して−1/2(閾値2)における遷移検出出力Nとしてクロック選択制御回路79に出力される。実際には、並列に接続されるN=0〜10に対応するすべての遷移検出器にて検出された遷移検出信号がクロック選択制御回路79に入力される。
このようにDLL14は、サンプリングクロックとなる再生クロックを選ぶために、比較器出力をある相Nクロックで取り込んだ値と次の相N+1で取り込んだ値を比較して、不一致があれば2つのクロックの間に遷移領域があったと判断して遷移検出信号を1クロック期間立てる。
図12は、上述したDLL14の動作タイミングを示している。クロック選択制御回路79は、検出信号の集計をとり、例えば図4のような高周波減衰補償回路12の出力アイパターンになる場合、サンプリング候補点9に相当する再生クロックを選択する。
なお、ここで遷移検出器は、データ伝送速度で動作する多数のフリップフロップ等からなる回路であり動作時消費電力が大きいため、DLL14を間欠動作にしてもよい。それは、基準クロックに同期している再生クロックとNRZデータとの位相差は、基準クロックを伝送する差動導電体対110AとNRZデータを伝送する差動導電体対110Bとの遅延差に基づくものであるから、最適なクロックの選択は、温度ドリフトのような緩やかで僅かな遅延変化に追従できればよいからである。DLL14は、遷移検出器の動作時に集計した遷移検出出力の情報に基づいて決定したクロックの選択を次の検出器動作時間まで保持しておけばよい。或いは遷移検出器を10個並列に並べるのではなく、1個の遷移検出器においてNをスキャンしながら遷移検出出力を集計することも可能である。
続いて、本発明の第2の具体例を図13に示す。第2の具体例であるデータ受信装置2は、参照クロックがNRZデータのクロックそのものではなく、このクロック信号を固定比Mで分周した信号であり、クロック再生回路13の代わりにM倍逓倍回路81が設けられている点が特徴である。そのため、データ送信装置101は、M分周回路82を備え、この回路によってNRZデータのクロック信号をM分周している。図13において、図1に示すデータ受信装置1と同様の構成については、同一の番号を付して詳細な説明は省略する。
図14には、第2の具体例に好適な高周波減衰特性推定回路83の構成が示されている。この回路は、加算器25から出力される高周波減衰が補償された基準クロックをサンプリングするS/H84、S/H85を備え、差動増幅器86によってこれらの出力を増幅し、ループフィルタ27に出力している。すなわち、基準クロックの受信端信号にその高周波成分を強調した信号を重み付け加算した結果に対して遷移時間を避けてクロックが1である時間帯に、前後2回のサンプリングを行って電圧の差を高周波強調成分の加算重みにフィードバックすることで高周波減衰を補償する最適な重みを求め、これを高周波減衰特性推定量としている。
この回路の原理は、高周波強調成分の加算重みが周波減衰を補償する量であるときは、図15(b)に示すようにクロックが1の期間の電圧が一定になって2つのサンプル電圧は等しくなるのに対し、重みに過不足がある状態では、図15(a)と図15(c)のようにサンプル電圧に差が生じることに基づいている。
これにより、高速のデジタルデータを差動ケーブルで長距離伝送する際にケーブルで生じるスキューにより劣化した差動受信信号波形から正確な伝送信号を再生できる。
本発明は、差動信号を伝送するときの伝送距離と伝送のデータ速度の相反関係、物理的な導線長及び被覆の誘電率の差異によって生じる伝播遅延時間の有限差、またこのように時間差をもって到着する正負の信号の差動信号がスキューを生じ時間的にずれた伝送信号が重畳されるシンボル間干渉等が問題となる差動導電体対に差動信号としてクロックやNRZデータを伝播させるデジタルデータ伝送であれば適用できる。
本発明の具体例として示すデータ受信装置を説明する構成図である。 このスキュー補償の原理を説明する図であり、(a)は正の受信端信号を示し、(b)は負の受信端信号を示し、(c)はこれらの差動信号を示し、(d)は1ビット周期だけ遅く到達する場合の正の受信端信号を示し、(e)は負の受信端信号を示し、(f)は、このときの差動信号を示す。 再生値を記憶しておくFFを説明する図である。 高周波減衰を補償した受信差動信号によるアイパターンを説明する図である。 上記データ受信装置のAGC回路を応用した高周波減衰特性推定回路を説明する構成図である。 上記データ受信装置のスキュー推定器の原理を説明する図である。 上記データ受信装置のスキュー推定器の構成を説明する図である。 上記スキュー仮定値レジスタ回路を説明する図である。 上記データ受信装置に好適なクロック再生回路を説明する構成図である。 上記図9のクロック回路に用いる10相出力VCO回路を説明する構成図である。 上記データ受信装置に好適なサンプリングクロックを生成するデジタルDLLを説明する構成図である。 上記図11に示すデジタルDLL回路の動作タイミングを説明する図である。 本発明の別の具体例として示すデータ受信装置を説明する構成図である。 上記図13に示すデータ受信装置に好適な高周波減衰特性推定回路を説明する構成図である。 上記図14に示す回路の動作原理を説明する図である。 典型的なケーブルの減衰特性を説明する図である。 典型的なケーブルのペア間のスキュー特性を説明する図である。
符号の説明
1 データ受信装置, 2 データ受信装置, 10 受信端,
11 高周波減衰推定回路, 12 高周波減衰補償回路,
13 クロック再生回路, 14 DLL, 15a 閾値発生回路,
15b 閾値発生回路, 16 比較器, 17 比較器,
18 スキュー推定器, 19 選択回路,
20 サンプリング及びシフトレジスタ,
110A 差動導電体対, 110B 差動導電体対

Claims (4)

  1. 差動導電体対を介して伝送される基準クロック信号と、該基準クロック信号が伝送される差動導電体対と同等の差動導電体対を介して伝送されるNRZ信号とを受信するデータ受信装置において、
    上記基準クロック信号の伝送路である上記差動導電体対における減衰特性を推定する推定手段と、
    上記推定手段にて推定された減衰特性に応じて上記NRZ信号の伝送路減衰を補償する補償手段と
    上記補償手段によって伝送路減衰が補償された差動電圧と第1の閾値電圧とを比較する第1の比較手段と、
    上記補償手段によって伝送路減衰が補償された差動電圧と第2の閾値電圧とを比較する第2の比較手段と、
    上記第1の比較手段と上記第2の比較手段の何れかの比較結果を上記NRZ信号の再生信号として選択する選択手段と、
    上記選択手段にて選択された再生信号を所定のサンプリングクロック信号に基づいて複数段シフトさせるシフトレジスタ手段と、
    上記シフトレジスタ手段における各タップ出力と上記第1、第2の比較手段からの比較結果とに応じて上記選択手段における信号選択を制御する制御手段と
    を備えデータ受信装置。
  2. 上記制御手段は、上記シフトレジスタ手段の一のタップ出力により上記選択手段における信号選択を制御し、上記第1の比較手段からの比較結果と第2の比較手段からの比較結果との不一致を検出する不一致検出結果、又は上記シフトレジスタ手段の上記一のタップ出力に対して上記第1、第2の比較手段からの比較結果が期待する出力でないことを検出する期待値外検出結果のいずれかが得られたとき、上記シフトレジスタ手段のタップ出力を変更し、変更されたタップ出力により上記選択手段における信号選択を制御する
    請求項1記載のデータ受信装置。
  3. 上記選択手段にて選択された上記NRZ信号の再生信号と上記基準クロック信号に周波数同期したクロック信号とを位相同期させる位相同期手段を備え請求項2記載のデータ受信装置。
  4. 差動導電体対を介して伝送されるNRZ信号を受信するデータ受信装置において、
    上記NRZ信号のクロックの分周信号を受信して逓倍し基準クロック信号とする逓倍手段と、
    上記分周信号の伝送路である上記差動導電体対における減衰特性を推定する推定手段と、
    上記推定手段にて推定された減衰特性に応じて上記NRZ信号の伝送路減衰を補償する補償手段と、
    上記補償手段によって伝送路減衰が補償された差動電圧と第1の閾値電圧とを比較する第1の比較手段と、
    上記補償手段によって伝送路減衰が補償された差動電圧と第2の閾値電圧とを比較する第2の比較手段と、
    上記第1の比較手段と上記第2の比較手段の何れかの比較結果を上記NRZ信号の再生信号として選択する選択手段と、
    上記選択手段にて選択された再生信号を上記逓倍手段から得られ基準クロック信号に基づいて複数段シフトさせるシフトレジスタ手段と、
    上記シフトレジスタ手段における各タップ出力と上記第1、第2の比較手段からの比較結果とに応じて上記選択手段における信号選択を制御する制御手段と
    を備えデータ受信装置。
JP2003314821A 2003-09-05 2003-09-05 データ受信装置 Expired - Lifetime JP4269855B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003314821A JP4269855B2 (ja) 2003-09-05 2003-09-05 データ受信装置
US10/933,872 US7418038B2 (en) 2003-09-05 2004-09-03 Data receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314821A JP4269855B2 (ja) 2003-09-05 2003-09-05 データ受信装置

Publications (2)

Publication Number Publication Date
JP2005086379A JP2005086379A (ja) 2005-03-31
JP4269855B2 true JP4269855B2 (ja) 2009-05-27

Family

ID=34415264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314821A Expired - Lifetime JP4269855B2 (ja) 2003-09-05 2003-09-05 データ受信装置

Country Status (2)

Country Link
US (1) US7418038B2 (ja)
JP (1) JP4269855B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682822B1 (ko) * 2005-08-30 2007-02-15 엘지전자 주식회사 고속 라인 등화기 및 그 방법
US7639598B2 (en) * 2006-01-31 2009-12-29 Szabolcs Sovenyi Simultaneous full-duplex communication over a single electrical conductor
US8355428B2 (en) 2006-11-09 2013-01-15 Sony Corporation Data receiving device
JP5018027B2 (ja) * 2006-11-09 2012-09-05 ソニー株式会社 データ受信装置
US8155215B2 (en) * 2007-06-29 2012-04-10 Advantest Corporation Transmission system, transmitter, receiver, and transmission method
US7698491B1 (en) * 2007-09-26 2010-04-13 Emc Corporation Modular patch panel with pluggable personalities
EP2238708B1 (en) * 2007-12-06 2014-01-22 Rambus Inc. Apparatus and methods for differential signal receiving
KR101448919B1 (ko) 2007-12-28 2014-10-13 삼성전자주식회사 데이터 신호들과 클락 사이의 스큐를 제거하기 위한 디스큐시스템 및 이를 위한 회로들
CN102769509B (zh) * 2012-06-07 2015-10-21 华为技术有限公司 一种物理层信号的发送方法、装置及系统
US9166844B2 (en) * 2012-11-16 2015-10-20 Rambus Inc. Receiver with duobinary mode of operation
KR20140109131A (ko) * 2013-03-05 2014-09-15 삼성전자주식회사 이미지 데이터를 압축/압축해제할 수 있는 디스플레이 인터페이스, 이의 동작 방법, 및 이를 포함하는 디스플레이 장치
JP6504354B2 (ja) * 2014-05-22 2019-04-24 パナソニックIpマネジメント株式会社 受信装置
CN107995135B (zh) * 2017-10-31 2021-07-23 北京集创北方科技股份有限公司 信道衰减补偿系统、方法、电路、存储介质及处理器
KR102490577B1 (ko) * 2018-04-17 2023-01-25 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057230A (ja) 1991-06-26 1993-01-14 Nec Corp 同期データ・インターフエース回路
US6577689B1 (en) * 1998-04-24 2003-06-10 Cirrus Logic, Inc. Timing recovery system for a 10 BASE-T/100 BASE-T ethernet physical layer line interface
JP3671702B2 (ja) 1998-10-16 2005-07-13 富士ゼロックス株式会社 差動信号による信号伝送システムの電磁波抑制装置
JP3398955B2 (ja) 1999-07-01 2003-04-21 日本電気株式会社 並列光信号伝送用のアレイ送信回路およびアレイ受信回路
US20040096004A1 (en) * 2002-11-15 2004-05-20 Stmicroelectronics, Inc. Asymmetrical ethernet transceiver for long reach communications

Also Published As

Publication number Publication date
JP2005086379A (ja) 2005-03-31
US7418038B2 (en) 2008-08-26
US20050084020A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
JP4269855B2 (ja) データ受信装置
US8396105B2 (en) Data communication circuit with equalization control
US8774262B2 (en) Adaptive equalization with group delay
CN112868181B (zh) 低延迟组合式时钟数据恢复逻辑网络及电荷泵电路
US10560146B2 (en) Method and system for calibrating multi-wire skew
US11784782B2 (en) Method for measuring and correcting multi-wire skew
US8804889B2 (en) Receiver with dual clock recovery circuits
US8379711B2 (en) Methods and apparatus for decision-feedback equalization with oversampled phase detector
KR100593784B1 (ko) 위상 제어를 샘플링하기 위한 방법
TW200937925A (en) Clock data recovery device
WO2008044407A1 (fr) Dispositif de récupération de données d'horloge
US7545861B2 (en) Timing recovery circuit and timing recovery method
KR20210141718A (ko) 클록 복구 없는 가변 이득 증폭기 및 샘플러 오프셋 캘리브레이션
US20070030890A1 (en) Partial response transmission system and equalizing circuit thereof
US6570916B1 (en) Adaptive equalization circuit and method
US11675732B2 (en) Multiphase data receiver with distributed DFE
US9258109B2 (en) Clock recovery method and apparatus
US11231740B2 (en) Clock recovery using between-interval timing error estimation
WO2009040371A1 (en) Clock recovery using a tapped delay line
US20030014683A1 (en) Receiver with automatic skew compensation
JP5540472B2 (ja) シリアルデータ受信機、利得制御回路および利得制御方法
JP6273697B2 (ja) 受信回路および受信方法
US20070177702A1 (en) Receiving data over channels with intersymbol interference
WO2017037836A1 (ja) 信号伝送装置および信号伝送システム
US20230308064A1 (en) Variable gain amplifier with cross-coupled common mode reduction

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4