JP3398955B2 - 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 - Google Patents
並列光信号伝送用のアレイ送信回路およびアレイ受信回路Info
- Publication number
- JP3398955B2 JP3398955B2 JP18822399A JP18822399A JP3398955B2 JP 3398955 B2 JP3398955 B2 JP 3398955B2 JP 18822399 A JP18822399 A JP 18822399A JP 18822399 A JP18822399 A JP 18822399A JP 3398955 B2 JP3398955 B2 JP 3398955B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- array
- circuit
- clock
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、並列光信号伝送系
において、クロック信号とデータ信号を並列に伝送する
場合と、データ信号のみを伝送する場合とを切り替え可
能なモノリシック集積化された並列光信号伝送用のアレ
イ送信回路およびアレイ受信回路に関する。
において、クロック信号とデータ信号を並列に伝送する
場合と、データ信号のみを伝送する場合とを切り替え可
能なモノリシック集積化された並列光信号伝送用のアレ
イ送信回路およびアレイ受信回路に関する。
【０００２】
【従来の技術】近年、通信技術の進歩，発展に伴って、
幹線系のみならず、伝送端局装置，交換機等の通信機器
間もしくは機器内、またはコンピュータ間もしくはコン
ピュータ内における高速データ伝送が必要となってい
る。このような伝送インタフェース、特に伝送遅延を重
視する架内インタフェースにおいては、多数の信号を並
列に伝送する並列光伝送方式が有効である。
幹線系のみならず、伝送端局装置，交換機等の通信機器
間もしくは機器内、またはコンピュータ間もしくはコン
ピュータ内における高速データ伝送が必要となってい
る。このような伝送インタフェース、特に伝送遅延を重
視する架内インタフェースにおいては、多数の信号を並
列に伝送する並列光伝送方式が有効である。
【０００３】並列光伝送系には、データ信号とともにク
ロック信号をも並列伝送する方法と、データ信号のみを
並列伝送し、データ信号からクロック信号を抽出する方
法とがある。前者の方法では、並列光伝送系固有の問題
である各データ信号間のスキュー（伝搬遅延差）を吸収
するために、伝送インタフェース回路である送信回路、
受信回路において並列伝送されるクロック信号により複
数のデータ信号をラッチしてクロック信号の位相を揃え
ることが可能である。一方、後者の方法では受信回路の
出力信号に生じるスキューを吸収する手段が必要とな
る。
ロック信号をも並列伝送する方法と、データ信号のみを
並列伝送し、データ信号からクロック信号を抽出する方
法とがある。前者の方法では、並列光伝送系固有の問題
である各データ信号間のスキュー（伝搬遅延差）を吸収
するために、伝送インタフェース回路である送信回路、
受信回路において並列伝送されるクロック信号により複
数のデータ信号をラッチしてクロック信号の位相を揃え
ることが可能である。一方、後者の方法では受信回路の
出力信号に生じるスキューを吸収する手段が必要とな
る。
【０００４】次に、従来の並列光信号伝送系におけるモ
ノリシック集積化されたアレイ送受信回路について、主
にアレイ受信回路により説明する。図４は、従来のクロ
ック信号を並列伝送する並列光信号伝送用のアレイ受信
回路の例を示す図である。光伝送路６から受信される信
号光に対応して、複数チャンネルのデータ信号伝送用回
路と１チャンネルのクロック信号伝送用回路とを有して
いる。このモノリシック集積化された並列光信号伝送用
のアレイ受信回路は、伝送路６を経由して送信回路から
受信される光信号の受信データ信号を受光し等化・増幅
する等化・増幅手段７１、７２、…、７ｎと、等化・増
幅手段７１、７２、…、７ｎの出力をラッチする受信デ
ータ信号ラッチ手段８１、８２、…８ｎと、ラッチデー
タを出力する出力手段１１１、１１２…、１１ｎとを有
し、更に、光信号のクロック信号を受光、増幅するバッ
ファ７ｃと、バッファ７ｃからのクロック信号を出力す
る出力回路１１ｃとからなる経路と、バッファ７ｃから
のクロック信号を各データ信号ラッチ手段８１、８２、
…、８ｎに分配する分配経路とからなる構成を有する。
ノリシック集積化されたアレイ送受信回路について、主
にアレイ受信回路により説明する。図４は、従来のクロ
ック信号を並列伝送する並列光信号伝送用のアレイ受信
回路の例を示す図である。光伝送路６から受信される信
号光に対応して、複数チャンネルのデータ信号伝送用回
路と１チャンネルのクロック信号伝送用回路とを有して
いる。このモノリシック集積化された並列光信号伝送用
のアレイ受信回路は、伝送路６を経由して送信回路から
受信される光信号の受信データ信号を受光し等化・増幅
する等化・増幅手段７１、７２、…、７ｎと、等化・増
幅手段７１、７２、…、７ｎの出力をラッチする受信デ
ータ信号ラッチ手段８１、８２、…８ｎと、ラッチデー
タを出力する出力手段１１１、１１２…、１１ｎとを有
し、更に、光信号のクロック信号を受光、増幅するバッ
ファ７ｃと、バッファ７ｃからのクロック信号を出力す
る出力回路１１ｃとからなる経路と、バッファ７ｃから
のクロック信号を各データ信号ラッチ手段８１、８２、
…、８ｎに分配する分配経路とからなる構成を有する。
【０００５】なお、前記アレイ受信回路に光信号のデー
タ信号及びクロック信号を送信するアレイ送信回路は同
様な並列伝送の構成を有し、電気的な複数チャンネルの
送信データ信号と１チャンネルのクロック信号を入力
し、電気／光変換後にそれぞれ光信号のデータ信号及び
クロック信号として、図４に示す伝送路６に送信する。
タ信号及びクロック信号を送信するアレイ送信回路は同
様な並列伝送の構成を有し、電気的な複数チャンネルの
送信データ信号と１チャンネルのクロック信号を入力
し、電気／光変換後にそれぞれ光信号のデータ信号及び
クロック信号として、図４に示す伝送路６に送信する。
【０００６】
【発明が解決しようとする課題】従来の並列光信号伝送
用のアレイ送受信ＬＳＩにおいては、複数のデータ信号
間のスキューの問題は解決できるが、クロック信号を並
列に伝送する場合と、データ信号のみの並列伝送を行う
場合とでは、別途ＬＳＩを設計、製作しなければなら
ず、用途に応じて並列伝送の態様を適宜切り替えて使用
するフレキシブルな送受信を行うことができないという
問題がある。
用のアレイ送受信ＬＳＩにおいては、複数のデータ信号
間のスキューの問題は解決できるが、クロック信号を並
列に伝送する場合と、データ信号のみの並列伝送を行う
場合とでは、別途ＬＳＩを設計、製作しなければなら
ず、用途に応じて並列伝送の態様を適宜切り替えて使用
するフレキシブルな送受信を行うことができないという
問題がある。
【０００７】（目的）本発明は、クロック信号とデータ
信号との並列伝送とデータ信号のみの並列伝送とを簡易
な構成により切り替え可能としたモノリシック集積化さ
れた並列光信号伝送用のアレイ送信回路及びアレイ受信
回路を提供することを目的とする。
信号との並列伝送とデータ信号のみの並列伝送とを簡易
な構成により切り替え可能としたモノリシック集積化さ
れた並列光信号伝送用のアレイ送信回路及びアレイ受信
回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の並列光信号伝送
用のアレイ送信（受信）回路は、データ信号をクロック
信号によりラッチするラッチ手段（データ信号ラッチ手
段２１、２２、…、２ｎ、８１、８２、…、８ｎ）を備
える複数のデータチャンネルと、前記ラッチ手段に前記
クロック信号を分配する分配経路を備えるクロックチャ
ンネルとを有するモノリシック集積化された並列光信号
伝送用のアレイ送信（受信）回路において、前記ラッチ
手段へのクロック信号の分配経路に設けたバッファ手段
（クロック信号／制御信号切り替え機能付バッファ３、
９）と、前記バッファ手段が前記ラッチ手段にクロック
信号又は制御信号の何れかを分配するように制御する選
択手段（ラッチ／スルー制御信号出力回路４、１０）と
を有し、前記バッファ手段が前記ラッチ手段にクロック
信号を分配した場合、前記ラッチ手段はデータ信号をラ
ッチ出力とし、前記バッファ手段が前記ラッチ手段に制
御信号を分配した場合、前記ラッチ手段はデータ信号を
スルー出力とし、クロックチャンネルによりデータ信号
を伝送することを特徴とする。
用のアレイ送信（受信）回路は、データ信号をクロック
信号によりラッチするラッチ手段（データ信号ラッチ手
段２１、２２、…、２ｎ、８１、８２、…、８ｎ）を備
える複数のデータチャンネルと、前記ラッチ手段に前記
クロック信号を分配する分配経路を備えるクロックチャ
ンネルとを有するモノリシック集積化された並列光信号
伝送用のアレイ送信（受信）回路において、前記ラッチ
手段へのクロック信号の分配経路に設けたバッファ手段
（クロック信号／制御信号切り替え機能付バッファ３、
９）と、前記バッファ手段が前記ラッチ手段にクロック
信号又は制御信号の何れかを分配するように制御する選
択手段（ラッチ／スルー制御信号出力回路４、１０）と
を有し、前記バッファ手段が前記ラッチ手段にクロック
信号を分配した場合、前記ラッチ手段はデータ信号をラ
ッチ出力とし、前記バッファ手段が前記ラッチ手段に制
御信号を分配した場合、前記ラッチ手段はデータ信号を
スルー出力とし、クロックチャンネルによりデータ信号
を伝送することを特徴とする。
【０００９】前記アレイ送信（受信）回路において、前
記クロック信号の分配経路はツリー型の構成を有し、前
記バッファ手段は分配経路の任意の対称な分岐点に配置
されていることを特徴とする。また、前記クロック信号
の分配経路は、クロックチャンネルから各データチャン
ネルのラッチ手段までの経路長が略等距離となる構成を
有することを特徴とする。
記クロック信号の分配経路はツリー型の構成を有し、前
記バッファ手段は分配経路の任意の対称な分岐点に配置
されていることを特徴とする。また、前記クロック信号
の分配経路は、クロックチャンネルから各データチャン
ネルのラッチ手段までの経路長が略等距離となる構成を
有することを特徴とする。
【００１０】更に、前記アレイ送信（受信）回路におい
て、前記クロックチャンネルに対し、複数のデータチャ
ンネルは対称な位置に配置されていることを特徴とす
る。また、前記選択手段は、外部から与えられる信号に
より制御されることを特徴とする。
て、前記クロックチャンネルに対し、複数のデータチャ
ンネルは対称な位置に配置されていることを特徴とす
る。また、前記選択手段は、外部から与えられる信号に
より制御されることを特徴とする。
【００１１】本発明の並列光信号伝送用のアレイ送信
（受信）信回路は、クロック信号によるデータ信号のラ
ッチ出力又はデータ信号のスルー出力の何れかを出力す
るラッチ手段を備える複数のデータチャンネルと、前記
ラッチ手段への前記クロック信号の分配経路を備えるク
ロックチャネルと、前記クロック信号の分配経路の少な
くとも一箇所に設けたバッファ手段と、前記バッファ手
段を制御する選択手段とを有し、前記選択手段の制御に
より前記バッファ手段は、前記ラッチ手段からのラッチ
出力又はスルー出力の何れかを選択するためのそれぞれ
クロック信号又は制御信号を切り替え分配し、前記バッ
ファ手段に接続されたラッチ手段の機能を切り替えるこ
とを特徴とする。
（受信）信回路は、クロック信号によるデータ信号のラ
ッチ出力又はデータ信号のスルー出力の何れかを出力す
るラッチ手段を備える複数のデータチャンネルと、前記
ラッチ手段への前記クロック信号の分配経路を備えるク
ロックチャネルと、前記クロック信号の分配経路の少な
くとも一箇所に設けたバッファ手段と、前記バッファ手
段を制御する選択手段とを有し、前記選択手段の制御に
より前記バッファ手段は、前記ラッチ手段からのラッチ
出力又はスルー出力の何れかを選択するためのそれぞれ
クロック信号又は制御信号を切り替え分配し、前記バッ
ファ手段に接続されたラッチ手段の機能を切り替えるこ
とを特徴とする。
【００１２】（作用）データ信号とクロック信号を並列
伝送する場合は、選択手段によりバッファ手段を制御し
データチャンネルのラッチ手段にクロック信号の伝送系
からクロック信号を分配してラッチ機能をもたせ、伝送
系をラッチ機能を有する伝送系として複数（最大ｎ）の
データ信号を並列伝送する。データ信号のみを並列伝送
する場合は、選択手段によりバッファ手段に制御信号を
分配し、ラッチ手段にスルー機能をもたせ、複数（全て
の伝送系を使用した場合、最大ｎ＋１）のデータ信号を
並列伝送する。
伝送する場合は、選択手段によりバッファ手段を制御し
データチャンネルのラッチ手段にクロック信号の伝送系
からクロック信号を分配してラッチ機能をもたせ、伝送
系をラッチ機能を有する伝送系として複数（最大ｎ）の
データ信号を並列伝送する。データ信号のみを並列伝送
する場合は、選択手段によりバッファ手段に制御信号を
分配し、ラッチ手段にスルー機能をもたせ、複数（全て
の伝送系を使用した場合、最大ｎ＋１）のデータ信号を
並列伝送する。
【００１３】
【発明の実施の形態】本発明の並列光信号伝送用のアレ
イ送信回路及びアレイ受信回路の実施の形態について説
明する。
イ送信回路及びアレイ受信回路の実施の形態について説
明する。
【００１４】図１は、本発明の並列光信号伝送用のアレ
イ送信回路及びアレイ受信回路の一実施の形態の構成を
示す図である。本実施の形態は、複数の並列電気信号を
並列信号光として光伝送路６に出力するモノリシック集
積送信回路と、光伝送路６からの複数の並列信号光を並
列電気信号として出力するモノリシック集積受信回路と
から構成される。
イ送信回路及びアレイ受信回路の一実施の形態の構成を
示す図である。本実施の形態は、複数の並列電気信号を
並列信号光として光伝送路６に出力するモノリシック集
積送信回路と、光伝送路６からの複数の並列信号光を並
列電気信号として出力するモノリシック集積受信回路と
から構成される。
【００１５】モノリシック集積送信回路は、複数の電気
的なデータ信号を入力するバッファ１１、１２、…、１
ｎと、バッファ１１、１２、…、１ｎの出力をクロック
信号によりラッチする機能と、制御信号によりスルーと
する機能とを有する複数のデータ信号ラッチ手段２１、
２２、…、２ｎと、複数の出力回路５１、５２、…、５
ｎとを有し、更に、データ信号又はクロック信号を入力
するバッファ１ｃと、出力回路５ｃと、前記クロック信
号又は制御信号をデータ信号ラッチ手段２１、２２、
…、２ｎに切り替え供給するクロック信号／制御信号切
り替え機能付バッファ３と、クロック信号／制御信号切
り替え機能付バッファ３の前記切り替えを制御するラッ
チ／スルー制御信号出力回路４とから構成される。
的なデータ信号を入力するバッファ１１、１２、…、１
ｎと、バッファ１１、１２、…、１ｎの出力をクロック
信号によりラッチする機能と、制御信号によりスルーと
する機能とを有する複数のデータ信号ラッチ手段２１、
２２、…、２ｎと、複数の出力回路５１、５２、…、５
ｎとを有し、更に、データ信号又はクロック信号を入力
するバッファ１ｃと、出力回路５ｃと、前記クロック信
号又は制御信号をデータ信号ラッチ手段２１、２２、
…、２ｎに切り替え供給するクロック信号／制御信号切
り替え機能付バッファ３と、クロック信号／制御信号切
り替え機能付バッファ３の前記切り替えを制御するラッ
チ／スルー制御信号出力回路４とから構成される。
【００１６】また、モノリシック集積化された並列光信
号伝送用のアレイ受信回路は、伝送路６を経由してアレ
イ送信回路から受信されるデータ信号光を受光し等化・
増幅する等化・増幅手段７１、７２、…、７ｎと、等化
・増幅手段７１、７２、…、７ｎの出力をクロック信号
によりラッチする機能と、制御信号によりスルーとする
機能とを有する複数のデータ信号ラッチ手段８１、８
２、…８ｎと、ラッチデータを出力する出力手段１１
１、１１２…、１１ｎとを有し、更に、データ信号光又
はクロック信号光を受光、増幅するバッファ７ｃと、ク
ロック信号を出力する出力回路１１ｃと、データ信号ラ
ッチ手段８１、８２、…、８ｎにクロック信号と制御信
号を切り替え供給するクロック信号／制御信号切り替え
機能付バッファ９と、前記クロック信号／制御信号切り
替え機能付バッファ９の前記切り替えを制御するラッチ
／スルー制御信号出力回路１０とから構成される。
号伝送用のアレイ受信回路は、伝送路６を経由してアレ
イ送信回路から受信されるデータ信号光を受光し等化・
増幅する等化・増幅手段７１、７２、…、７ｎと、等化
・増幅手段７１、７２、…、７ｎの出力をクロック信号
によりラッチする機能と、制御信号によりスルーとする
機能とを有する複数のデータ信号ラッチ手段８１、８
２、…８ｎと、ラッチデータを出力する出力手段１１
１、１１２…、１１ｎとを有し、更に、データ信号光又
はクロック信号光を受光、増幅するバッファ７ｃと、ク
ロック信号を出力する出力回路１１ｃと、データ信号ラ
ッチ手段８１、８２、…、８ｎにクロック信号と制御信
号を切り替え供給するクロック信号／制御信号切り替え
機能付バッファ９と、前記クロック信号／制御信号切り
替え機能付バッファ９の前記切り替えを制御するラッチ
／スルー制御信号出力回路１０とから構成される。
【００１７】最初に、図１に示す本実施の形態の並列光
信号伝送用のアレイ送信回路の動作について説明する。
まず、クロック信号とデータ信号とを並列伝送する場合
について説明する。この場合は、モノリシック集積化さ
れた並列光信号伝送用のアレイ送信回路には、それぞれ
の伝送系に外部から入力される電気信号のデータ信号及
びクロック信号が入力される。データ信号はバッファ１
１、１２、…、１ｎを介してデータ信号ラッチ手段２
１、２２、…、２ｎに伝達される。一方、バッファ１ｃ
に入力されたクロック信号は出力回路５ｃに伝達される
経路と、各データ信号ラッチ手段２１、２２、…、２ｎ
に分配される経路に分かれるが、ここで分配経路上には
クロック信号／制御信号切り替え機能付バッファ３が設
けられており、クロック信号／制御信号切り替え機能付
バッファ３はラッチ／スルー制御信号出力回路４からの
制御により、データ信号ラッチ手段２１，２２、…、２
ｎに対してクロック信号を分配するように設定される。
したがって、データ信号ラッチ手段２１，２２、…、２
ｎは、バッファ１１、１２、…、１ｎからのデータ信号
を入力しラッチ動作によりスキューを吸収して、出力手
段１１１、１１２…、１１ｎを介しラッチデータとして
伝送路６に出力する。
信号伝送用のアレイ送信回路の動作について説明する。
まず、クロック信号とデータ信号とを並列伝送する場合
について説明する。この場合は、モノリシック集積化さ
れた並列光信号伝送用のアレイ送信回路には、それぞれ
の伝送系に外部から入力される電気信号のデータ信号及
びクロック信号が入力される。データ信号はバッファ１
１、１２、…、１ｎを介してデータ信号ラッチ手段２
１、２２、…、２ｎに伝達される。一方、バッファ１ｃ
に入力されたクロック信号は出力回路５ｃに伝達される
経路と、各データ信号ラッチ手段２１、２２、…、２ｎ
に分配される経路に分かれるが、ここで分配経路上には
クロック信号／制御信号切り替え機能付バッファ３が設
けられており、クロック信号／制御信号切り替え機能付
バッファ３はラッチ／スルー制御信号出力回路４からの
制御により、データ信号ラッチ手段２１，２２、…、２
ｎに対してクロック信号を分配するように設定される。
したがって、データ信号ラッチ手段２１，２２、…、２
ｎは、バッファ１１、１２、…、１ｎからのデータ信号
を入力しラッチ動作によりスキューを吸収して、出力手
段１１１、１１２…、１１ｎを介しラッチデータとして
伝送路６に出力する。
【００１８】次に、データ信号のみを並列伝送する場合
を説明する。この場合は図１の構成において、例えば全
てのバッファ１１、１２、…、１ｎ及び１ｃに対しデー
タ信号を入力する。また、クロック信号／制御信号切り
替え機能付バッファ３はラッチ／スルー制御信号出力回
路４からの制御により、データ信号ラッチ手段２１，２
２、…、２ｎに対してラッチ動作を行わないための制御
信号を分配するように設定される。このためデータ信号
ラッチ手段２１、２２、…、２ｎは、バッファ１１、１
２、…、１ｎからのデータ信号に対しスルー機能を有す
る。したがって、データ信号のみを伝送する場合には、
バッファ１ｃのチャンネルを含めて最大（ｎ＋１）チャ
ンネルのデータ信号光を並列に伝送することが可能とな
る。
を説明する。この場合は図１の構成において、例えば全
てのバッファ１１、１２、…、１ｎ及び１ｃに対しデー
タ信号を入力する。また、クロック信号／制御信号切り
替え機能付バッファ３はラッチ／スルー制御信号出力回
路４からの制御により、データ信号ラッチ手段２１，２
２、…、２ｎに対してラッチ動作を行わないための制御
信号を分配するように設定される。このためデータ信号
ラッチ手段２１、２２、…、２ｎは、バッファ１１、１
２、…、１ｎからのデータ信号に対しスルー機能を有す
る。したがって、データ信号のみを伝送する場合には、
バッファ１ｃのチャンネルを含めて最大（ｎ＋１）チャ
ンネルのデータ信号光を並列に伝送することが可能とな
る。
【００１９】次に、図１に示す本実施の形態の並列光信
号伝送用のアレイ受信回路について説明する。
号伝送用のアレイ受信回路について説明する。
【００２０】クロック信号とデータ信号を並列伝送する
場合は、モノリシック集積化された並列光信号伝送用の
アレイ受信回路には、伝送路６を経由してアレイ送信回
路から伝送されたデータ信号光及びクロック信号光が入
力される。入力されたデータ信号光は等化・増幅手段７
１、７２、…、７ｎを介して、データ信号ラッチ手段８
１、８２、…８ｎに伝達される。一方、入力されたクロ
ック信号光は、等化・増幅手段７ｃを介して出力手段１
１ｃに伝達される経路と、各データ信号ラッチ手段８
１、８２、…、８ｎに分配される経路に分かれるが、こ
こで分配経路上にはクロック信号／制御信号切り替え機
能付バッファ９があり、クロック信号／制御信号切り替
え機能付バッファ９はラッチ／スルー制御信号出力回路
１０からの制御により、データ信号ラッチ手段８１、８
２、…、８ｎに対してクロック信号を分配するように設
定される。したがって、データ信号ラッチ手段８１、８
２、…、８ｎは、バッファ１１、１２、…、１ｎからの
データ信号を入力しラッチ動作によりスキューを吸収し
て、出力手段１１１、１１２…、１１ｎを介しラッチデ
ータとして出力する。
場合は、モノリシック集積化された並列光信号伝送用の
アレイ受信回路には、伝送路６を経由してアレイ送信回
路から伝送されたデータ信号光及びクロック信号光が入
力される。入力されたデータ信号光は等化・増幅手段７
１、７２、…、７ｎを介して、データ信号ラッチ手段８
１、８２、…８ｎに伝達される。一方、入力されたクロ
ック信号光は、等化・増幅手段７ｃを介して出力手段１
１ｃに伝達される経路と、各データ信号ラッチ手段８
１、８２、…、８ｎに分配される経路に分かれるが、こ
こで分配経路上にはクロック信号／制御信号切り替え機
能付バッファ９があり、クロック信号／制御信号切り替
え機能付バッファ９はラッチ／スルー制御信号出力回路
１０からの制御により、データ信号ラッチ手段８１、８
２、…、８ｎに対してクロック信号を分配するように設
定される。したがって、データ信号ラッチ手段８１、８
２、…、８ｎは、バッファ１１、１２、…、１ｎからの
データ信号を入力しラッチ動作によりスキューを吸収し
て、出力手段１１１、１１２…、１１ｎを介しラッチデ
ータとして出力する。
【００２１】データ信号のみを並列伝送する場合には、
図１に示す構成においてクロック信号／制御信号切り替
え機能付バッファ９はラッチ／スルー制御信号出力回路
１０からの制御により、データ信号ラッチ手段８１、８
２、…、８ｎに対してラッチ動作を行わないための制御
信号を分配するように設定される。この場合は、データ
信号ラッチ手段８１、８２、…、８ｎは、等化・増幅手
段７１、７２、…、７ｎからのデータ信号に対しスルー
機能を有し、出力手段１１１、１１２…、１１ｎ、１１
ｃを介して最大（ｎ＋１）チャンネルのデータ信号を受
信出力する。
図１に示す構成においてクロック信号／制御信号切り替
え機能付バッファ９はラッチ／スルー制御信号出力回路
１０からの制御により、データ信号ラッチ手段８１、８
２、…、８ｎに対してラッチ動作を行わないための制御
信号を分配するように設定される。この場合は、データ
信号ラッチ手段８１、８２、…、８ｎは、等化・増幅手
段７１、７２、…、７ｎからのデータ信号に対しスルー
機能を有し、出力手段１１１、１１２…、１１ｎ、１１
ｃを介して最大（ｎ＋１）チャンネルのデータ信号を受
信出力する。
【００２２】図２は、本発明の並列光信号伝送用のアレ
イ送信回路及びアレイ受信回路の他の実施の形態の構成
を示す図である。図１に示す実施の形態と同一機能を有
するブロックには図１と同一記号を付している。
イ送信回路及びアレイ受信回路の他の実施の形態の構成
を示す図である。図１に示す実施の形態と同一機能を有
するブロックには図１と同一記号を付している。
【００２３】本実施の形態ではモノシリック集積回路内
に電気／光変換手段を設ける代わりに、モノシリック集
積送信回路の出力部に集積型半導体レーザアレイ１２
を、モノリシック集積受信回路の入力部にフォトディテ
クタアレイ１３をそれぞれ設けた構成を採用し、伝送路
６としては光ファイバリボンを用いている。また、アレ
イ送信回路の出力手段１４１、１４２、…、１４ｎおよ
び１４ｃは集積型半導体レーザアレイ１２のそれぞれの
レーザ素子を駆動し、アレイ受信回路の前置増幅器１５
１、１５２、…１５ｎおよび１５ｃはフォトディテクタ
アレイ１３の各フォトディテクタ素子の出力光電流を電
圧に変換し増幅する。データ信号ラッチ手段２１、２
２、…、２ｎおよび８１、８２、…、８ｎにはフリップ
フロップ回路が用いられ、ラッチ動作を行わない場合に
はクロック信号分配経路上に設けられたクロック信号／
制御信号切り替え機能付バッファ３および９からＤＣ
（直流）電圧信号が出力される。なお、制御信号による
ラッチ機能とスルー機能とを切り替えることが可能なデ
ータ信号ラッチ手段は、クロック信号が入力された場合
にはフリップフロップ機能を有し、前記ＤＣ電圧信号に
よりスルー機能を有する回路として、例えば、Ｄ型フリ
ップフロップ回路又はマスター・スレーブ型等のＪＫフ
リップフロップ回路を使用することができる。
に電気／光変換手段を設ける代わりに、モノシリック集
積送信回路の出力部に集積型半導体レーザアレイ１２
を、モノリシック集積受信回路の入力部にフォトディテ
クタアレイ１３をそれぞれ設けた構成を採用し、伝送路
６としては光ファイバリボンを用いている。また、アレ
イ送信回路の出力手段１４１、１４２、…、１４ｎおよ
び１４ｃは集積型半導体レーザアレイ１２のそれぞれの
レーザ素子を駆動し、アレイ受信回路の前置増幅器１５
１、１５２、…１５ｎおよび１５ｃはフォトディテクタ
アレイ１３の各フォトディテクタ素子の出力光電流を電
圧に変換し増幅する。データ信号ラッチ手段２１、２
２、…、２ｎおよび８１、８２、…、８ｎにはフリップ
フロップ回路が用いられ、ラッチ動作を行わない場合に
はクロック信号分配経路上に設けられたクロック信号／
制御信号切り替え機能付バッファ３および９からＤＣ
（直流）電圧信号が出力される。なお、制御信号による
ラッチ機能とスルー機能とを切り替えることが可能なデ
ータ信号ラッチ手段は、クロック信号が入力された場合
にはフリップフロップ機能を有し、前記ＤＣ電圧信号に
よりスルー機能を有する回路として、例えば、Ｄ型フリ
ップフロップ回路又はマスター・スレーブ型等のＪＫフ
リップフロップ回路を使用することができる。
【００２４】図３は、データ信号ラッチ手段としてＤ型
フリップフロップ回路等が適用可能であることを示す図
である。Ｄ端子にデータ信号を入力し、クロック信号端
子（ｃｐ）にクロック信号／制御信号切り替え機能付バ
ッファ３、９の出力を供給する。クロック信号／制御信
号切り替え機能付バッファ３、９は、データ信号のみの
並列伝送時にはクロック信号ｃｐとして２値信号（”
０”、”１”）を出力し、データ信号とクロック信号と
の並列伝送時にはＤＣ電圧信号としてクロック信号ｃｐ
の２値信号の一方（”０”）を出力するように構成する
ことで前述の機能が実現される。
フリップフロップ回路等が適用可能であることを示す図
である。Ｄ端子にデータ信号を入力し、クロック信号端
子（ｃｐ）にクロック信号／制御信号切り替え機能付バ
ッファ３、９の出力を供給する。クロック信号／制御信
号切り替え機能付バッファ３、９は、データ信号のみの
並列伝送時にはクロック信号ｃｐとして２値信号（”
０”、”１”）を出力し、データ信号とクロック信号と
の並列伝送時にはＤＣ電圧信号としてクロック信号ｃｐ
の２値信号の一方（”０”）を出力するように構成する
ことで前述の機能が実現される。
【００２５】本発明のアレイ送信回路及びアレイ受信回
路の実施の形態において、各データチャンネルに対して
分配されるクロック信号は互いに遅延時間差が生じない
ようにすることが重要である。このため図２に示すよう
にクロック信号の分配経路をツリー型の構成とすると好
適である。また、クロック信号／制御信号切り替え機能
付バッファ３、９は、任意の箇所に配置することが可能
であり、ツリー型の構成のクロック信号の分配経路の対
称な最初の分岐点に１つ設けるように構成するか、又は
複数の対称な分岐点に複数設けるように構成することも
できる。特に、前記クロック信号の分配経路がクロック
チャンネルから各データチャンネルのラッチ手段までの
経路長が略等距離となる構成とすることが望ましい。ま
た、複数のデータチャンネルは、クロックチャンネルに
対し対称な位置、例えばクロックチャンネルの両側に対
称に配置するとクロック信号の分配経路が短縮化される
とともに、分配経路が対称となり好適である。また、前
記実施の形態では、クロックチャンネルから全てのデー
タチャンネルにクロック信号を分配するように構成して
いるが、クロック信号をデータチャンネルに対し選択的
に分配するようにクロック信号／制御信号切り替え機能
付バッファ３、９を適宜の箇所に配置することができ
る。この場合には、データ信号のラッチ出力、非ラッチ
出力及びクロック信号を同時に並列に伝送できるアレイ
送信回路及びアレイ受信回路を構成することができ、簡
易な構成によりデータ信号とクロック信号を多様な伝送
形態で伝送することが可能となる。
路の実施の形態において、各データチャンネルに対して
分配されるクロック信号は互いに遅延時間差が生じない
ようにすることが重要である。このため図２に示すよう
にクロック信号の分配経路をツリー型の構成とすると好
適である。また、クロック信号／制御信号切り替え機能
付バッファ３、９は、任意の箇所に配置することが可能
であり、ツリー型の構成のクロック信号の分配経路の対
称な最初の分岐点に１つ設けるように構成するか、又は
複数の対称な分岐点に複数設けるように構成することも
できる。特に、前記クロック信号の分配経路がクロック
チャンネルから各データチャンネルのラッチ手段までの
経路長が略等距離となる構成とすることが望ましい。ま
た、複数のデータチャンネルは、クロックチャンネルに
対し対称な位置、例えばクロックチャンネルの両側に対
称に配置するとクロック信号の分配経路が短縮化される
とともに、分配経路が対称となり好適である。また、前
記実施の形態では、クロックチャンネルから全てのデー
タチャンネルにクロック信号を分配するように構成して
いるが、クロック信号をデータチャンネルに対し選択的
に分配するようにクロック信号／制御信号切り替え機能
付バッファ３、９を適宜の箇所に配置することができ
る。この場合には、データ信号のラッチ出力、非ラッチ
出力及びクロック信号を同時に並列に伝送できるアレイ
送信回路及びアレイ受信回路を構成することができ、簡
易な構成によりデータ信号とクロック信号を多様な伝送
形態で伝送することが可能となる。
【００２６】更に、前記実施の形態においては、クロッ
クチャンネルに対しデータチャンネルにはデータ信号ラ
ッチ手段２１、２２、…、２ｎおよび８１、８２、…、
８ｎを有しており、このにデータ信号ラッチ手段での遅
延時間が無視できない状況においては、クロックチャン
ネルに前記データ信号ラッチ手段で生じる遅延時間に相
当する遅延時間の遅延調整用のダミー回路等を配置する
構成とすることができる。
クチャンネルに対しデータチャンネルにはデータ信号ラ
ッチ手段２１、２２、…、２ｎおよび８１、８２、…、
８ｎを有しており、このにデータ信号ラッチ手段での遅
延時間が無視できない状況においては、クロックチャン
ネルに前記データ信号ラッチ手段で生じる遅延時間に相
当する遅延時間の遅延調整用のダミー回路等を配置する
構成とすることができる。
【００２７】
【発明の効果】以上説明したように本発明によれば、モ
ノリシック集積化されたアレイ送信回路及びアレイ受信
回路において、クロック信号とデータ信号を並列に伝送
する機能と、データ信号のみを伝送する機能とを制御信
号等により切り替えることができる。本発明により前記
２つの機能を有するアレイ送信回路及びアレイ受信回路
をそれぞれ個別に開発する必要が無く、しかも簡易な構
成で両機能を有する送受信回路が実現される。つまり、
データ信号及びクロック信号の伝送形態を適宜選択し、
用途に応じてフレキシブルに切り替え使用することがで
きる並列伝送用のアレイ送信回路およびアレイ受信回路
が実現できる。
ノリシック集積化されたアレイ送信回路及びアレイ受信
回路において、クロック信号とデータ信号を並列に伝送
する機能と、データ信号のみを伝送する機能とを制御信
号等により切り替えることができる。本発明により前記
２つの機能を有するアレイ送信回路及びアレイ受信回路
をそれぞれ個別に開発する必要が無く、しかも簡易な構
成で両機能を有する送受信回路が実現される。つまり、
データ信号及びクロック信号の伝送形態を適宜選択し、
用途に応じてフレキシブルに切り替え使用することがで
きる並列伝送用のアレイ送信回路およびアレイ受信回路
が実現できる。
【図１】本発明の一実施の形態を示す図である。
【図２】本発明の他の実施の形態を示す図である。
【図３】データ信号ラッチ手段の一例を示す図である。
【図４】従来の並列光信号伝送用アレイ受信回路を示す
図である。
図である。
１１、１２、…、１ｎ 送信回路のデータチャンネル用
のバッファ １ｃ 送信回路のクロックチャンネル用のバッファ ２１、２２、…、２ｎ 送信回路用のデータ信号ラッチ
手段 ３ 送信回路用のクロック信号／制御信号切り替え機能
付バッファ ４ 送信回路用のラッチ／スルー制御信号出力回路 ５１、５２、…、５ｎ 送信回路データチャンネル用の
出力回路 ５ｃ 送信回路クロックチャンネル用の出力回路 ６ 伝送路 ７１、７２、…、７ｎ 受信回路データチャンネル用の
バッファ ７ｃ 受信回路クロックチャンネル用のバッファ ８１、８２、…、８ｎ 受信回路用のデータ信号ラッチ
手段 ９ 受信回路用のクロック信号／制御信号切り替え機能
付バッファ １０ 受信回路用のラッチ／スルー制御信号出力回路 １１１、１１２、…、１１ｎ 受信回路のデータチャン
ネル用の出力回路 １１ｃ 受信回路のクロックチャンネル用の出力回路 １２ 集積型半導体レーザアレイ １４１、１４２…、１４ｎ データチャンネル用の出力
手段 １４ｃ クロックチャンネル用の出力手段 １５１、１５２、…、１５ｎ データチャンネル用の前
置増幅器 １５ｃ クロックチャンネル用の前置増幅器
のバッファ １ｃ 送信回路のクロックチャンネル用のバッファ ２１、２２、…、２ｎ 送信回路用のデータ信号ラッチ
手段 ３ 送信回路用のクロック信号／制御信号切り替え機能
付バッファ ４ 送信回路用のラッチ／スルー制御信号出力回路 ５１、５２、…、５ｎ 送信回路データチャンネル用の
出力回路 ５ｃ 送信回路クロックチャンネル用の出力回路 ６ 伝送路 ７１、７２、…、７ｎ 受信回路データチャンネル用の
バッファ ７ｃ 受信回路クロックチャンネル用のバッファ ８１、８２、…、８ｎ 受信回路用のデータ信号ラッチ
手段 ９ 受信回路用のクロック信号／制御信号切り替え機能
付バッファ １０ 受信回路用のラッチ／スルー制御信号出力回路 １１１、１１２、…、１１ｎ 受信回路のデータチャン
ネル用の出力回路 １１ｃ 受信回路のクロックチャンネル用の出力回路 １２ 集積型半導体レーザアレイ １４１、１４２…、１４ｎ データチャンネル用の出力
手段 １４ｃ クロックチャンネル用の出力手段 １５１、１５２、…、１５ｎ データチャンネル用の前
置増幅器 １５ｃ クロックチャンネル用の前置増幅器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/00
H04B 10/00
Claims (12)
- 【請求項１】 送信データ信号をクロック信号によりラ
ッチするラッチ手段を備える複数のデータチャンネル
と、前記ラッチ手段に前記クロック信号を分配する分配
経路を備えるクロックチャンネルとを有するモノリシッ
ク集積化された並列光信号伝送用のアレイ送信回路にお
いて、前記ラッチ手段へのクロック信号の分配経路に設
けたバッファ手段と、前記バッファ手段が前記ラッチ手
段にクロック信号又は制御信号の何れかを分配するよう
に制御する選択手段とを有し、前記バッファ手段が前記
ラッチ手段にクロック信号を分配した場合、前記ラッチ
手段は送信データ信号をラッチ出力とし、前記バッファ
手段が前記ラッチ手段に制御信号を分配した場合、前記
ラッチ手段は送信データ信号をスルー出力とし、クロッ
クチャンネルにより送信データ信号を伝送することを特
徴とする並列光信号伝送用のアレイ送信回路。 - 【請求項２】 前記クロック信号の分配経路はツリー型
の構成を有することを特徴とする請求項１に記載の並列
光信号伝送用のアレイ送信回路。 - 【請求項３】 前記バッファ手段は分配経路の任意の対
称な分岐点に配置されていることを特徴とする請求項２
に記載の並列光信号伝送用のアレイ送信回路。 - 【請求項４】 前記クロック信号の分配経路は、クロッ
クチャンネルから各データチャンネルの前記ラッチ手段
までの経路長が略等距離となる構成を有することを特徴
とする請求項１ないし３の何れか１つの請求項に記載の
並列光信号伝送用のアレイ送信回路。 - 【請求項５】 前記クロックチャンネルに対し、複数の
データチャンネルは対称な位置に配置されていることを
特徴とする請求項１ないし４の何れか１つの請求項に記
載の並列光信号伝送用のアレイ送信回路。 - 【請求項６】 前記選択手段は、外部から与えられる信
号により制御されることを特徴とする請求項１ないし５
の何れか１つの請求項に記載の並列光信号伝送用のアレ
イ送信回路。 - 【請求項７】 受信データ信号をクロック信号によりラ
ッチするラッチ手段を備える複数のデータチャンネル
と、前記ラッチ手段に前記クロック信号を分配 する分配
経路を備えるクロックチャンネルとを有するモノリシッ
ク集積化された並列光信号伝送用のアレイ受信回路にお
いて、前記ラッチ手段へのクロック信号の分配経路に設
けたバッファ手段と、前記バッファ手段が前記ラッチ手
段にクロック信号又は制御信号の何れかを分配するよう
に制御する選択手段とを有し、前記バッファ手段が前記
ラッチ手段にクロック信号を分配した場合、前記ラッチ
手段は受信データ信号をラッチ出力とし、前記バッファ
手段が前記ラッチ手段に制御信号を分配した場合、前記
ラッチ手段は受信データ信号をスルー出力とし、クロッ
クチャンネルによりデータ信号を受信することを特徴と
する並列光信号伝送用のアレイ受信回路。 - 【請求項８】 前記クロック信号の分配経路はツリー型
の構成を有することを特徴とする請求項７に記載の並列
光信号伝送用のアレイ受信回路。 - 【請求項９】 前記バッファ手段は分配経路の任意の対
称な分岐点に配置されていることを特徴とする請求項８
に記載の並列光信号伝送用のアレイ受信回路。 - 【請求項１０】 前記クロック信号の分配経路は、クロ
ックチャンネルから各データチャンネルのラッチ手段ま
での経路長が略等距離となる構成を有することを特徴と
する請求項７ないし９の何れか１つの請求項に記載の並
列光信号伝送用のアレイ受信回路。 - 【請求項１１】 前記クロックチャンネルに対し、複数
のデータチャンネルは対称な位置に配置されていること
を特徴とする請求項７ないし１０の何れか１つの請求項
に記載の並列光信号伝送用のアレイ受信回路。 - 【請求項１２】 前記選択手段は、外部から与えられる
信号により制御されることを特徴とする請求項７ないし
１１の何れか１つの請求項に記載の並列光信号伝送用の
アレイ受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18822399A JP3398955B2 (ja) | 1999-07-01 | 1999-07-01 | 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18822399A JP3398955B2 (ja) | 1999-07-01 | 1999-07-01 | 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001016289A JP2001016289A (ja) | 2001-01-19 |
| JP3398955B2 true JP3398955B2 (ja) | 2003-04-21 |
Family
ID=16219940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18822399A Expired - Fee Related JP3398955B2 (ja) | 1999-07-01 | 1999-07-01 | 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3398955B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4269855B2 (ja) | 2003-09-05 | 2009-05-27 | ソニー株式会社 | データ受信装置 |
| JP5970889B2 (ja) * | 2012-03-19 | 2016-08-17 | 富士通株式会社 | 光伝送システム及び制御信号の伝送方法 |
-
1999
- 1999-07-01 JP JP18822399A patent/JP3398955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001016289A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5450224A (en) | Method and arrangement for optical switching | |
| JP3088725B2 (ja) | 信号分配システム | |
| JPH11178019A (ja) | リング・アーキテクチャ用光ノード・システムおよびその方法 | |
| JPH10233740A (ja) | 自由空間光通信リンクを使用する無線通信装置 | |
| JPS61170154A (ja) | 光フアイバ回路網 | |
| CN112368956A (zh) | 产生信号的装置、方法和系统 | |
| JPH04223628A (ja) | 差動伝送を利用したデータ・リンク・アレイ | |
| JP3398955B2 (ja) | 並列光信号伝送用のアレイ送信回路およびアレイ受信回路 | |
| US4288869A (en) | Half-duplex/simplex digital signal converter | |
| KR100295097B1 (ko) | 광게이트를이용한광공간분할스위칭장치 | |
| US6668106B1 (en) | Crosspoint microwave switching architecture for optical telecommunications | |
| USRE35262E (en) | Efficient single-hop directional multichannel system | |
| US4805234A (en) | Low cost fiber optic network node | |
| Kaminow | Photonic Multiple‐Access Networks: Topologies | |
| CN110875781A (zh) | 一种光模块 | |
| US6995656B2 (en) | Switching device comprising local decoding means | |
| GB2359433A (en) | Optical regenerating wavelength dependant routing interface | |
| JPH06338778A (ja) | 双方向光カプラ | |
| Kang et al. | A novel bidirectional CMOS transceiver for chip-to-chip optical interconnects | |
| WO1999045719A1 (en) | Optical shuffle network interconnection | |
| JP2793626B2 (ja) | 光分岐挿入折返し通過増幅器 | |
| CA2281774C (en) | Switching network for a broadband communication system | |
| JP3535815B2 (ja) | 波長分割多重光通信用インターフェース装置 | |
| MacDonald et al. | Optoelectronic switching' | |
| KR20050012075A (ko) | 원거리 다중 분산형 기지국 시스템의 설계 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |