CN107623520B - 改善时钟恢复的方法及相关装置 - Google Patents

改善时钟恢复的方法及相关装置 Download PDF

Info

Publication number
CN107623520B
CN107623520B CN201710471893.1A CN201710471893A CN107623520B CN 107623520 B CN107623520 B CN 107623520B CN 201710471893 A CN201710471893 A CN 201710471893A CN 107623520 B CN107623520 B CN 107623520B
Authority
CN
China
Prior art keywords
symbol
clock signal
value
pulse width
timing delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710471893.1A
Other languages
English (en)
Other versions
CN107623520A (zh
Inventor
廖仁豪
彭昱勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN107623520A publication Critical patent/CN107623520A/zh
Application granted granted Critical
Publication of CN107623520B publication Critical patent/CN107623520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种改善移动产业处理器接口的时钟恢复的方法及相关装置，其中，用于移动产业处理器接口的一主装置的方法可用来改善移动产业处理器接口的一从装置的时钟恢复，该方法包含：在传送封包数据至该从装置之前，传送包含多个连续符号的一符号序列至该从装置，该多个连续符号包含一第一符号值及一第二符号值当中至少一者，其中，该第一符号值及该第二符号值相较于其它符号值而言产生较大的编码抖动。

Description

改善时钟恢复的方法及相关装置
技术领域
本发明涉及一种改善时钟恢复的方法及相关装置，尤其涉及一种用于移动产业处理器接口(Mobile Industry Processor Interface，MIPI)的改善时钟恢复的方法及其相关装置。
背景技术
移动产业处理器接口(Mobile Industry Processor Interface，MIPI)是由移动产业处理器接口联盟(MIPI Alliance)所制定的一标准接口。移动产业处理器接口的物理层最新规格包含D-PHY、M-PHY及C-PHY，其用来提供一主装置及一从装置之间的连结。有别于D-PHY及M-PHY所采用的差分信号对(双线)传输，C-PHY在3线信道上采用3相符号编码来进行传输。此3相符号编码技术可实现每单位符号(symbol)大于2位(2bits)的数据速率。差分信号对可选择性地分配到3条线的其中2条，因此，随着不同的导线选择方式，可产生6种导线状态，如表1所示。导线状态为同一个信号时段中三条导线上信号电平的组合。在一高速单位期间(unit interval,UI)，6种可能的高速导线状态之一被传送至导线上，而每一条导线A、B、C在一信号时段上被驱动至低、中、高三个信号电平之一。在部分情形下，中电平信号是传输器不驱动信号所产生的结果。在一信号时段中，三条导线上的信号电平互不相同。上述6种导线状态包含驱动三条导线的6种可能排列方式，使得每条导线上存在不同的信号电平，此6种导线状态称为+x、-x、+y、-y、+z及–z，定义于表1。
Figure BDA0001327306140000011
Figure BDA0001327306140000021
表1
根据移动产业处理器接口的C-PHY规格，主装置的传输器可对一符号串流进行编码以产生欲在三条导线上传送的信号，并将此信号通过三条导线传送至从装置的差分接收器。以导线状态(+x、-x、+y、-y、+z及–z等状态)进行符号编码的方式可确保每一单位期间的边界上都发生高速数据的转换，从装置即可根据解码得到的符号串流的保证转换机制来恢复用来锁存数据的时钟。从装置的多个接收器可分别接收导线A、B、C上的导线状态，并据此产生差分输出信号，这些接收器的运作方式类似于比较器。由于上述符号编码规则，从装置的多个接收器在每一单位期间边界上都存在至少一差分输出信号发生电平变化。然而，由于(导线A、B、C上的)三个信号的上升时间及下降时间存在些微差异，且不同信号对组合(如A-B、B-C及C-A)的信号传播时间也存在些微差异，因此当多个差分输出信号在同一单位期间边界上发生电平变化时，信号电平变化的时序往往相互错开并产生一时间差，此时间差称为编码抖动(encoding jitter)，编码抖动会造成错误的时钟恢复。
发明内容
因此，本发明的主要目的即在于提供一种用于移动产业处理器接口(MobileIndustry Processor Interface，MIPI)的方法及相关装置，可改善时钟恢复。
本发明公开了一种用于移动产业处理器接口的一主装置的方法，用来改善该移动产业处理器接口的一从装置的时钟恢复，该方法包含：在传送封包数据至该从装置之前，传送包含多个连续符号的一符号序列至该从装置，该多个连续符号包含一第一符号值及一第二符号值当中至少一者，其中，该第一符号值及该第二符号值相较于其它符号值而言产生较大的编码抖动。
本发明还公开了一种用于移动产业处理器接口的一从装置的方法，用来改善时钟恢复，该方法包含：接收一导线状态并产生三个差分输出信号，其中，该导线状态为三个传输线上的信号电平的组合；根据一先前导线状态到一目前导线状态的转换，产生一第一数量的符号中的每一者，该先前导线状态及该目前导线状态是通过该从装置的一时钟恢复电路所产生的一时钟信号来取得，其中，该时钟信号的脉冲宽度由设定于该时钟恢复电路的一时序延迟所控制；在该第一数量的符号中，判断每一符号是否相同于一参考符号序列中相对应的符号以产生一判断结果，其中，该参考符号序列包含多个连续符号，该多个连续符号包含一第一符号值及一第二符号值当中至少一者，其中，该第一符号值及该第二符号值相较于其它符号值而言产生较大的编码抖动；以及根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度。
本发明还公开了一种移动产业处理器接口的从装置，其包含多个接收器、一符号解码器及一判断单元。该多个接收器可用来接收一导线状态并产生三个差分输出信号，其中，该导线状态为三个传输线上的信号电平的组合。该符号解码器可根据一先前导线状态到一目前导线状态的转换，产生一第一数量的符号中的每一者，该先前导线状态及该目前导线状态是通过该从装置的一时钟恢复电路所产生的一时钟信号来取得，其中，该时钟信号的脉冲宽度由设定于该时钟恢复电路的一时序延迟所控制。该判断单元可用来判断该第一数量的符号中的每一者是否相同于一参考符号序列中相对应的符号以产生一判断结果，并根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度。该参考符号序列包含多个连续符号，该多个连续符号包含一第一符号值及一第二符号值当中至少一者，其中，该第一符号值及该第二符号值相较于其它符号值而言产生较大的编码抖动。
附图说明
图1为本发明实施例具有一移动产业处理器接口的一从装置的示意图。
图2为时钟恢复电路的一种实施方式的示意图。
图3为从装置中导线状态及信号的波形示意图。
图4为导线状态及符号之间的符号编码/解码机制的示意图。
图5A及5B为导线状态的各种转换、差分输出信号、及相对应符号值的示意图。
图6为本发明实施例具有一移动产业处理器接口的一主装置的示意图。
图7为移动产业处理器接口C-PHY规格所定义的高速数据传输的示意图。
图8为本发明实施例一流程的示意图。
图9为本发明实施例一流程的示意图。
图10为本发明实施例用于移动产业处理器接口的主装置的一流程的示意图。
图11为本发明实施例用于移动产业处理器接口的从装置的一流程的示意图。
其中，附图标记说明如下：
10 从装置
102 时钟恢复电路
104 符号解码器
106 判断单元
A、B、C 导线
R1～R3 接收器
RX_AB、RX_BC、RX_CA 差分输出信号
S1 控制信号
CLK 时钟信号
202 或门
204 时序延迟电路
DFF1～DFF6 D型正反器
I0～I3 反相器
T1～T3 单位期间
+x、-x、+y、-y、+z、–z 导线状态
60 主装置
602 符号编码器
D1～D3 驱动装置
80、90、100、110 流程
800～808、900～908、1000～1004、 步骤
1100～1110
具体实施方式
请参考图1，图1为本发明实施例一从装置10的示意图，从装置10具有符合移动产业处理器接口(Mobile Industry Processor Interface，MIPI)C-PHY规格的一接口。如图1所示，从装置10包含一时钟恢复电路102、一符号解码器104、一判断单元106及三个接收器R1～R3。接收器R1～R3为差分接收器，分别耦接于三条导线A、B、C当中的两条。接收器R1～R3可在每一高速单位期间接收差分导线对A-B、B-C及C-A上传送的信号，并根据导线对A-B、B-C及C-A的信号差异来产生差分输出信号RX_AB、RX_BC及RX_CA。从导线A、B、C上接收的信号电平组合可分别由导线状态+x、-x、+y、-y、+z及–z来表示，如表1所示。举例来说，输出信号RX_AB代表导线A及B上信号电平的比较结果。若导线A的信号电平大于导线B的信号电平，则输出信号RX_AB为“1”(即逻辑高电平)；若导线A的信号电平小于导线B的信号电平，则输出信号RX_AB为“0”(即逻辑低电平)。本领域的技术人员可依照相同方式，根据每一导线状态中导线A、B、C的信号电平来推论出输出信号RX_BC及RX_CA的数值。
时钟恢复电路102可根据输出信号RX_AB、RX_BC及RX_CA，产生一时钟信号CLK。由于C-PHY传输线未包含专属的时钟信号线，因此时钟信号CLK是根据时钟恢复技术由导线A、B、C上接收到的信号产生。如上所述，移动产业处理器接口C-PHY的符号编码机制可确保从装置的多个接收器输出的至少一差分输出信号在每一单位期间的边界上都发生信号电平转换，因此时钟恢复电路102可根据解码得到的符号串流的保证转换机制来恢复时钟。符号解码器104可接收输出信号RX_AB、RX_BC及RX_CA，并根据输出信号RX_AB、RX_BC及RX_CA的转换来产生符号。判断单元106可接收符号解码器104所产生的符号，以判断所接收的符号是否正确，进而输出一控制信号S1至时钟恢复电路102，来调整或设定时钟信号CLK。
请参考图2，图2为时钟恢复电路102的一种实施方式的示意图。时钟恢复电路102可包含6个D型正反器(D flip-flop)DFF1～DFF6、4个反相器I0～I3、一或门(OR gate)202及一时序延迟电路204。来自于接收器R1～R3的输出信号RX_AB、RX_BC及RX_CA可分别直接输入至D型正反器DFF1、DFF3及DFF5的时钟输入端，并通过反相器I1～I3分别反相输入至D型正反器DFF2、DFF4及DFF6的时钟输入端。D型正反器DFF1～DFF6的数据输入端则接收逻辑高电平“1”。或门202可接收D型正反器DFF1～DFF6的输出信号，并据此产生时钟信号CLK。上述实施方式使得时钟信号CLK可在任何输出信号RX_AB、RX_BC及RX_CA发生电平变化时从“0”转换成“1”，上述转换必然随着导线状态的转换发生在每一单位期间的边界。当时钟信号CLK转换为“1”以后，时序延迟电路204(其可由一延迟链(delay chain)所组成)可从或门202接收时钟信号CLK并从判断单元106接收控制信号S1，进而输出一延迟信号至D型正反器DFF1～DFF6的重设端。延迟信号可重设D型正反器DFF1～DFF6使得D型正反器DFF1～DFF6的输出信号被下拉到“0”，因此，时钟信号CLK可从“1”转换成“0”。在此情形下，时序延迟电路204的时序延迟大小可用来决定时钟信号CLK的脉冲宽度，也就是时钟信号CLK维持在逻辑高电平“1”的时间长度，如图2所示。根据移动产业处理器接口C-PHY的符号编码规则，导线状态的转换会发生在每一单位期间的边界，因此时钟信号CLK的转换也会发生在每一单位期间的边界，使得时钟信号CLK的周期相同于导线状态的切换周期，进而实现时钟恢复。需注意的是，时钟恢复电路102的结构仅为本发明众多实施例当中的一种，而时钟恢复电路102的实现方式不应用来限制本发明的范畴。
请参考图3，图3为从装置10中导线状态及信号的波形示意图，其示出了三个单位期间T1～T3。导线A在单位期间T1位于高信号电平，在单位期间T2转换至低信号电平，并在单位期间T3转换至高信号电平。导线B在单位期间T1位于中信号电平，在单位期间T2转换至高信号电平，并在单位期间T3转换至中信号电平。导线C在单位期间T1位于低信号电平，在单位期间T2转换至中信号电平，并在单位期间T3转换至低信号电平。输出信号RX_AB、RX_BC及RX_CA即可根据导线A、B、C的状态转换而产生。如图3所示，导线A上(信号电平“高”与“低”之间的转换)的信号转换幅度大于导线B及C上的信号转换幅度，因此导线A上的信号具有较长的上升时间及下降时间，造成输出信号RX_AB、RX_BC及RX_CA转换的时间差。编码抖动(encoding jitter)即代表导线对A-B、B-C及C-A的差分信号中最先穿越零电位的时间及最后穿越零电位的时间之间的时间差，也可代表输出信号RX_AB、RX_BC及RX_CA中最早的转换(0→1或1→0)及最晚的转换之间的时间差。编码抖动的大小受到多项因素的影响，如移动产业处理器接口C-PHY主装置的传输器所输出的数据电压切换、该传输器的驱动能力、及/或导线A、B、C的传输线信道特性等。
如上所述，时序延迟电路204的时序延迟大小可用来决定时钟信号CLK的脉冲宽度。若时序延迟过小，由于编码抖动的影响，时钟信号CLK会快速地转换为“0”并随即被触发而在同一单位期间内再次上升到“1”。参见图3中单位期间T2开始的时间点，时钟信号在输出信号RX_AB的下降缘上升，接着，由于时序延迟长度不够，时钟信号迅速下降。此错误的时钟信号随即在输出信号RX_CA的上升缘再次上升(位于相同单位期间T2内)，因而产生错误的时钟周期。另一方面，若时序延迟过大，用来锁存数据的建立时间(setup time)及保持时间(hold time)可能不够，造成错误的数据产生。因此，时序延迟电路204需产生适合的时序延迟，用来控制时钟信号CLK的脉冲宽度大于编码抖动的时间长，以产生正确的时钟信号。
关于导线状态及符号之间的符号编码/解码机制示于图4。如图4所示，6种可能的导线状态+x、-x、+y、-y、+z及–z分别对应于导线A、B、C的不同信号电平(参见表1)。每一符号具有一3位符号值，由两个连续单位期间的不同导线状态转换来定义。举例来说，导线状态+x至导线状态+y的转换可解码为符号值“010”，导线状态+y至导线状态–z的转换可解码为符号值“011”。更明确来说，以图3中的导线状态转换为例，单位期间T1～T3的导线状态分别为–z、-x及–z，因此解码而得的符号值为“010”(从–z至–x)以及“000”(从–x至–z)。
如图4所示，基于导线状态+x、-x、+y、-y、+z及–z的转换可产生5种符号值“000”、“001”、“010”、“011”及“100”。为求简化，下文中符号值将以十进制来表示，也就是说，符号值0代表“000”，符号值1代表“001”，符号值2代表“010”，符号值3代表“011”，符号值4代表“100”。
请参考图5A及5B，图5A及5B为导线状态的各种转换、差分输出信号、及相对应符号值的示意图。图5A示出了符号值0、2，符号值0定义为以下导线状态转换：从–z至–y、从–y至–x、从–x至–z、从+z至+y、从+y至+x、从+x至+z；符号值2定义为以下导线状态转换：从–z至–x、从–x至–y、从–y至–z、从+z至+x、从+x至+y、从+y至+z。对符号值0、2而言，三条导线A、B、C的信号电平都在单位期间的边界上发生变化，其中两者的信号电平变化幅度较小，而另一者的信号电平变化幅度较大而需要更多转换时间。在导线A、B、C具有不同转换时间的情形下，符号值0、2存在较大的编码抖动。
图5B示出了符号值1、3、4，符号值1定义为以下导线状态转换：从–z至+y、从+y至–x、从–x至+z、从+z至–y、从–y至+x、从+x至–z；符号值3定义为以下导线状态转换：从–z至+x、从+x至–y、从–y至+z、从+z至–x、从–x至+y、从+y至–z；符号值4定义为以下导线状态转换：从–z至+z、从–x至+x、从–y至+y。对符号值1、3、4而言，三条导线A、B、C中仅有两条的信号电平在单位期间的边界上发生变化，且此两条导线上的转换具有相同幅度且转换所需时间相近。因此，符号值1、3、4不会产生编码抖动或只会产生较小的编码抖动。
由此可知，当符号值2或0被移动产业处理器接口C-PHY的从装置接收时，产生的编码抖动大于其它符号值1、3及4被接收时所产生的编码抖动，这是因为符号值2及0相较于其它符号值而言，被接收时不同信号对之间的信号转换时间差异较大。
为消除编码抖动的影响，本发明实施例的时钟恢复电路102可使用适合的时序延迟来恢复时钟信号，此时序延迟可滤除包含符号值2或0的符号串流传输可能产生的最大编码抖动，借此，可正确地恢复时钟信号来锁存数据，以用于封包数据的接收。
因此，在传送封包数据至移动产业处理器接口的从装置之前，移动产业处理器接口的主装置可先传送包含符号值2及0当中至少一者的符号序列至该从装置，使得从装置可决定用于时钟恢复电路102中时序延迟电路204的适合的时序延迟。详细来说，请参考图6，图6为本发明实施例具有一移动产业处理器接口的一主装置60的示意图。主装置60包含一符号编码器602及驱动装置D1～D3。符号编码器602可将一符号序列转换为导线A、B、C上的导线状态，其中，依照图4所示的符号编码规则，符号序列中的每一符号可根据符号值及前一个单位期间内传送的前一个导线状态，被转换为欲在目前单位期间内传送的目前导线状态。举例来说，当符号值为2(即3位符号值“010”)且前一个导线状态为+y时，接续传送的目前导线状态应为+z。接着，驱动装置D1～D3可在传送封包数据之前，通过导线A、B、C传送符号序列转换而得的导线状态至移动产业处理器接口的从装置。
在一实施例中，上述用来找出时钟恢复电路适用的时序延迟的符号序列可在封包数据传输的前导码(preamble)当中的一可编程序列进行传送。请参考图7，图7为移动产业处理器接口C-PHY规格所定义的高速数据传输的示意图。如图7所示，高速数据传输包含一前导码、同步信号(synchronization word)、封包数据、及封包数据结尾(称为后置(postfield))。在高速数据传输阶段(即一高速模式)之前及之后为一控制模式(即一低功率模式)，控制模式的信号传输应为本领域技术人员所熟知，因此未示于图7。前导码是在信号传输从控制模式切换到高速模式时被传送，前导码之后则依序是同步信号及封包数据的传送。前导码及同步信号可用来指示移动产业处理器接口的从装置预备好接收高速封包数据。详细来说，同步信号包含符号值为“3444443”的符号序列，从装置中的接收器及其它后端电路可通过同步信号的校准来接收后续封包数据。
前导码的内容依序为一开始区段(PREBEGIN)、一中间区段(PROGSEQ)及一末尾区段(PREEND)。开始区段及末尾区段分别为连续多个符号值3所组成的符号序列，中间区段则包含一可编程序列，其具有14个符号s0～s13，可用来传送一预设符号序列，用来找出从装置所适用的时序延迟。可编程序列包含符号值2及0当中至少一者，以在可编程序列被从装置接收时产生较大的编码抖动。由于移动产业处理器接口C-PHY规格未定义可编程序列的符号值，因此可根据本发明实施例在可编程序列中加入符号值2及/或0。当可编程序列的传输完成以后，从装置可决定用来执行时钟恢复以产生时钟信号的一时序延迟，此时钟信号并接着用来解码末尾区段中符号值皆为3的符号序列以及同步信号中符号值为“3444443”的符号序列，若可编程序列中的符号都可被正确解码时，上述时序延迟即为适合的时序延迟。
在一实施例中，在封包数据之前传送到从装置的符号序列可包含符号值为2的三个连续符号及/或符号值为0的三个连续符号。请再次参考图5A，符号值0对应于从–z至–y、从–y至–x、从–x至–z、从+z至+y、从+y至+x、以及从+x至+z的导线状态转换。因此，符号值为0的三个符号可位于四个连续单位期间，其可对应于例如–z→–y→–x→-z或+z→+y→+x→+z的连续三次导线状态转换。三个连续的符号值0可确保从装置侦测到导线状态转换加上不同导线的信号转换时间不匹配所产生的较大编码抖动，这是因为三种导线状态转换(例如–z→-y、–y→–x及–x→–z)分别是在不同导线A、B、C上具有较大幅度的信号电平转换，而导线A、B、C相对应的驱动装置可能具有不同驱动能力，且导线A、B、C可能具有不同特性。举例来说，根据表1所示，从–z至–y的导线状态转换(符号值0)中导线C具有较大的信号电平转换(其从电平“低”到“高”)，但从–y至–x的导线状态转换中导线B具有较大的信号电平转换(其从电平“低”到“高”)。
除此之外，符号值为4的一符号可插入一第一组符号值为0的三个连续符号及一第二组符号值为0的三个连续符号之间，以产生一符号序列“0004000”，此符号序列可对应于例如–z→–y→–x→–z→+z→+y→+x→+z的连续导线状态转换。在此符号序列中，从装置可侦测到导线A、B、C上较大幅度的上升转换及下降转换所伴随的较大编码抖动。较佳地，由于符号序列“0004000”包含对应于符号值0的所有可能导线状态转换，因此可在主装置传送的符号序列中加入“0004000”序列以用来找出时序延迟。
同样地，符号值2对应于从–z至–x、从–x至–y、从–y至–z、从+z至+x、从+x至+y、以及从+y至+z的导线状态转换。因此，符号值为2的三个符号可位于三个连续单位期间，其可对应于例如–z→–x→–y→-z或+z→+x→+y→+z的连续三次导线状态转换。三个连续的符号值2可确保从装置侦测到导线状态转换加上不同导线的信号转换时间不匹配所产生的较大编码抖动，这是因为三种导线状态转换(例如–z→-x、-x→-y及–y→-z)分别是在不同导线A、B、C上具有较大幅度的信号电平转换，而导线A、B、C相对应的驱动装置可能具有不同驱动能力，且导线A、B、C可能具有不同特性。考虑不同导线A、B、C及其对应的驱动装置不匹配的情形，较佳地，符号序列可包含符号值为2的至少三个连续符号。
除此之外，符号值为4的一符号可插入一第一组符号值为2的三个连续符号及一第二组符号值为2的三个连续符号之间，以产生一符号序列“2224222”，此符号序列可对应于例如–z→-x→-y→-z→+z→+x→+y→+z的连续导线状态转换。在此符号序列中，从装置可侦测到导线A、B、C上较大幅度的上升转换及下降转换所伴随的较大编码抖动。较佳地，由于符号序列“2224222”包含对应于符号值2的所有可能导线状态转换，因此可在主装置传送的符号序列中加入“2224222”序列以用来找出时序延迟。
在一实施例中，若将包含符号值2及0至少一者的符号序列作为可编程序列(PROGSEQ)，在封包数据之前传送至从装置，此符号序列的长度应符合可编程序列的长度，如移动产业处理器接口C-PHY规格所定义的14个符号。举例来说，符号序列可以是14个符号“22242220004000”，此符号序列包含关于符号值2及0的各种可能导线状态转换。如此一来，传送至从装置的符号序列可产生更大的编码抖动，其更有利于判断时钟恢复电路的时序延迟，以对时钟信号的脉冲宽度进行控制。在另一实施例中，包含符号值2及0至少一者的符号序列也可不位于可编程序列(PROGSEQ)，而在封包数据之前传送至从装置，此符号序列的符号数量则不受限于可编程序列的长度。上述符号序列中的符号也可结合其它符号值1、3及/或4。
值得注意的是，上述实施例仅包含本发明多种符号序列当中的数种可能。举例来说，符号值为0的三个连续符号也可通过其它导线状态转换来实现，例如–y→–x→–z→-y，而符号值为2的三个连续符号也可通过其它导线状态转换来实现，例如–x→-y→-z→-x。在另一实施例中，符号序列可包含符号值为2的三个连续符号以及符号值为0的三个连续符号的组合，以产生一符号序列“222000”，其相对应的连续导线状态转换可以是例如–z→-x→-y→-z→-y→-x→-z。
接着，移动产业处理器接口的从装置(如图1中的从装置10)可接收导线A、B、C上的导线状态。从装置10可通过时钟恢复电路102所产生的时钟信号CLK来接收符号序列，其中，时钟信号CLK的脉冲宽度可由时钟恢复电路102中时序延迟电路204的时序延迟所控制，如图2所示。详细来说，接收器R1～R3可接收一导线状态并根据导线状态产生三个差分输出信号RX_AB、RX_BC及RX_CA。符号解码器104可包含一锁存电路(latch circuit)(未示于图1)，其可在一第一采样时间通过时钟信号CLK锁存差分输出信号RX_AB、RX_BC及RX_CA以产生三个目前的数字输出信号，并在第一采样时间之后的一第二采样时间通过时钟信号CLK锁存目前的数字输出信号以产生另外三个数字输出信号用作为先前的数字输出信号。符号解码器104可根据对应于三个先前数字输出信号的一先前导线状态到对应于三个目前数字输出信号的一目前导线状态的转换，产生一目前符号值，并将解码后的符号值传送至判断单元106。判断单元106可将符号序列中特定数量的符号(例如所接收的14个符号当中的3个)与一参考符号序列进行比较，以判断特定数量的符号中每一符号是否相同于参考符号序列中相对应的符号，并据此产生一判断结果。需注意的是，参考符号序列相同于移动产业处理器接口的主装置所传送的符号序列中所有或部分符号，用来检查从装置10是否正确接收符号序列。在此情况下，参考符号序列也包含符号值2及0当中至少一者。若判断结果指示特定数量的接收符号是正确的，判断单元106可判断目前的时钟信号CLK之下符号值2或0所伴随的编码抖动不影响符号序列的接收，进而判断用来控制目前时钟信号CLK的脉冲宽度的时序延迟具有适合的数值。因此，从装置10的时钟恢复电路102可找出时序延迟的适合数值，用来产生时钟信号CLK以用于封包数据的接收。
从装置10可设定时序延迟的多个可能数值。在一实施例中，时序延迟最初被设定至所有可能数值中的最小值。详细来说，若特定数量的判断结果指示所接收的特定数量的符号中存在至少一符号不同于参考符号序列中相对应的符号时(即判断出符号错误)，代表时序延迟有必要进行调整，此时，判断单元106可传送控制信号S1至时钟恢复电路102的时序延迟电路204，以提高用来控制时钟信号CLK的脉冲宽度的时序延迟(例如提高一级)。接着，判断单元106采用提高后的时序延迟所产生的时钟信号(即脉冲宽度增加的时钟信号)来接收符号序列中的后续符号。
另一方面，若特定数量的判断结果指示所接收的特定数量的符号中每一符号都相同于参考符号序列中相对应的符号时，代表时序延迟不需要进行调整，此时，判断单元106可判断时序延迟的现有数值适用于时钟恢复电路102产生时钟信号CLK以接收封包数据。因此，现有时序延迟即可被设定为适合的时序延迟。时钟恢复电路102可根据适合的时序延迟来产生时钟信号CLK，即通过适合的时序延迟来控制时钟信号CLK的脉冲宽度，使符号解码器104得以使用时钟信号CLK来正确地接收封包数据。
在另一实施例中，即使对应于所接收的特定数量的符号的特定数量的判断结果指示不需要对时钟信号CLK的脉冲宽度进行调整，判断单元106仍提高时序延迟且时钟恢复电路102产生相对应的时钟信号CLK来接收后续符号。时序延迟的提高可重复执行，直到对应于最新接收的特定数量的符号的判断结果指示最新接收的连续符号中出现任一错误符号为止。在此情况下，判断单元106可取得时序延迟的适合数值范围，且时钟恢复电路102可选择时序延迟的其中一个适合数值来控制时钟信号CLK的脉冲宽度，用以接收封包数据。举例来说，判断单元106可选择时序延迟的适合数值范围的中间值作为一最佳时序延迟数值，以用来执行时钟恢复。
上述判断时序延迟以进行时钟恢复的运作方式可归纳为一流程80，如图8所示。流程80可实现于图1中从装置10的判断单元106，其包含以下步骤：
步骤800：开始。
步骤802：接收特定数量的符号。
步骤804：判断特定数量的符号是否相同于参考符号序列中相对应的符号。若是，则执行步骤808；若否，则执行步骤806。
步骤806：传送控制信号S1至时钟恢复电路102以提高时序延迟。接着执行步骤802。
步骤808：结束。
在另一实施例中，时序延迟最初被设定至所有可能数值中的最大值。详细来说，若特定数量的判断结果指示所接收的特定数量的符号中存在至少一符号不同于参考符号序列中相对应的符号时(即判断出符号错误)，代表时序延迟有必要进行调整，此时，判断单元106可传送控制信号S1至时钟恢复电路102的时序延迟电路204，以降低用来控制时钟信号CLK的脉冲宽度的时序延迟(例如降低一级)。接着，判断单元106采用降低后的时序延迟所产生的时钟信号(即脉冲宽度减少的时钟信号)来接收符号序列中的后续符号。
另一方面，若特定数量的判断结果指示所接收的特定数量的符号中每一符号都相同于参考符号序列中相对应的符号时，代表时序延迟不需要进行调整，此时，判断单元106可判断时序延迟的现有数值适用于控制时钟信号CLK的脉冲宽度。因此，现有时序延迟即可被设定为适合的时序延迟。时钟恢复电路102可根据适合的时序延迟来产生时钟信号CLK，即通过适合的时序延迟来控制时钟信号CLK的脉冲宽度，使符号解码器104得以使用时钟信号CLK来正确地接收封包数据。在另一实施例中，判断单元106可取得时序延迟的适合数值范围，且时钟恢复电路102可选择时序延迟范围中的一适合数值来控制时钟信号CLK的脉冲宽度。
上述判断时序延迟以进行时钟恢复的运作方式可归纳为一流程90，如图9所示。流程90可实现于图1中从装置10的判断单元106，其包含以下步骤：
步骤900：开始。
步骤902：接收特定数量的符号。
步骤904：判断特定数量的符号是否相同于参考符号序列中相对应的符号。若是，则执行步骤908；若否，则执行步骤906。
步骤906：传送控制信号S1至时钟恢复电路102以降低时序延迟。接着执行步骤902。
步骤908：结束。
在另一实施例中，时序延迟最初可设定至一中间值，且判断单元106可从中间值提高或降低时序延迟，以找出时序延迟的适合数值或时序延迟的适合范围。需注意的是，用来判断目前时序延迟的数值为适用的判断结果数量可能不同于用来判断须调整(提高或降低)时序延迟的判断结果数量。举例来说，只有在判断单元106判断连续三个符号都被正确接收时，时钟恢复电路102才使用现有的时序延迟来产生时钟信号，以用来接收封包数据。此外，若判断单元106判断五个连续符号中的第二个符号错误时，即使第一个符号及第三至第五个符号都判断为正确，时钟恢复电路102仍使用提高后的时序延迟来产生时钟信号。
在另一实施例中，用来找出适合的时序延迟以产生时钟信号CLK的判断流程可在每次高速传输开始时执行，这是因为编码抖动的长度可能因供应电压、温度及/或制程工艺参数变化的影响而改变，使得时序延迟的较佳值或最佳值也可能随之而改变。借此，时钟恢复电路102可找出具有适合脉冲宽度的时钟信号以用来接收封包数据。
值得注意的是，图6中的主装置60及图1中的从装置10的结构仅为本发明各种可能实施例当中的一种范例。举例来说，用来锁存接收器的差分输出信号的锁存电路也可独立于符号解码器。在移动产业处理器接口的从装置中，时钟恢复电路所产生的时钟信号可直接作为用来锁存符号/封包数据的时钟信号；或者，时钟恢复电路所产生的时钟信号可经过处理而产生不同的时钟信号。举例来说，移动产业处理器接口的从装置还可包含一时钟门控(clock gating)单元，以根据时钟恢复电路所产生的时钟信号的周期T来产生周期为2T的时钟信号(其上升缘及下降缘都可用来锁存数据)。在此例中，时钟门控单元可由一分频电路来实现。
上述关于移动产业处理器接口的主装置的运作方式可归纳为一流程100，如图10所示。流程100可用于图6中的主装置60，其包含以下步骤：
步骤1000：开始。
步骤1002：驱动装置D1～D3在传送封包数据至从装置之前，传送包含多个连续符号的一符号序列至从装置，多个连续符号包含符号值0及2当中至少一者，其中，符号值0及2相较于其它符号值1、3及4而言产生较大的编码抖动。
步骤1004：结束。
上述关于移动产业处理器接口的从装置的运作方式可归纳为一流程110，如图11所示。流程110可用于图1中的从装置10，其包含以下步骤：
步骤1100：开始。
步骤1102：接收器R1～R3接收导线状态并产生三个差分输出信号，其中，每一导线状态为三个传输线上的信号电平的组合。
步骤1104：符号解码器104根据一先前导线状态到一目前导线状态的转换，产生一特定数量的符号中的每一者，先前导线状态及目前导线状态是通过时钟恢复电路102所产生的一时钟信号CLK来取得，其中，时钟信号CLK的脉冲宽度由设定于时钟恢复电路102的一时序延迟所控制。
步骤1106：在特定数量的符号中，判断单元106判断每一符号是否相同于一参考符号序列中相对应的符号以产生一判断结果，其中，参考符号序列包含多个连续符号，此多个连续符号包含符号值0及2当中至少一者，其中，符号值0及2相较于其它符号值1、3及4而言产生较大的编码抖动。
步骤1108：判断单元106根据特定数量的判断结果来设定时序延迟的数值，以控制时钟信号CLK的脉冲宽度。
步骤1110：结束。
关于流程100及110的详细运作及变化可参考前述段落的说明，在此不赘述。
综上所述，本发明的实施例提供了一种用来改善移动产业处理器接口C-PHY的时钟恢复的方法以及移动产业处理器接口的主装置及从装置。主装置可在传送封包数据至从装置之前，先传送一符号序列，其中，此符号序列包含符号值0及/或2，用来产生(相对于其它符号值而言)较大的编码抖动。从装置可通过接收具有较大编码抖动的符号序列来设定并调整时序延迟，以控制时钟信号的脉冲宽度，进而取得用来控制时钟信号的脉冲宽度的适合时序延迟，以滤除任何编码抖动。因此，从装置的时钟恢复电路可采用适合的时序延迟，使时钟恢复电路产生用来接收封包数据的时钟信号。如此一来，从装置可使用正确的时钟信号来正确接收封包数据，同时消除编码抖动所造成的影响。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种用于移动产业处理器接口的一从装置的方法，用来改善时钟恢复，该方法包含：
接收一导线状态并产生三个差分输出信号，其中，该导线状态为三个传输线上的信号电平的组合；
根据一先前导线状态到一目前导线状态的转换，产生一第一数量的符号中的每一者，该先前导线状态及该目前导线状态是通过该从装置的一时钟恢复电路所产生的一时钟信号来取得，其中，该时钟信号的脉冲宽度由设定于该时钟恢复电路的一时序延迟所控制；
在该第一数量的符号中，判断每一符号是否相同于一参考符号序列中相对应的符号以产生一判断结果，其中，该参考符号序列包含多个连续符号，该多个连续符号包含一第一符号值及一第二符号值当中至少一者，其中，该第一符号值及该第二符号值相较于其它符号值而言产生较大的编码抖动；以及
根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度。
2.如权利要求1所述的方法，其特征在于，根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度的步骤包含：
当该第一数量的判断结果指示有必要调整该时钟信号的脉冲宽度时，提高用于控制该时钟信号的脉冲宽度的该时序延迟。
3.如权利要求2所述的方法，其特征在于，该时序延迟最初被设定至最小值。
4.如权利要求1所述的方法，其特征在于，根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度的步骤包含：
当该第一数量的判断结果指示有必要调整该时钟信号的脉冲宽度时，降低用于控制该时钟信号的脉冲宽度的该时序延迟。
5.如权利要求4所述的方法，其特征在于，该时序延迟最初被设定至最大值。
6.如权利要求1所述的方法，其特征在于，根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度的步骤包含：
当该第一数量的判断结果指示不需要调整该时钟信号的脉冲宽度时，判断该时序延迟的一现有数值适用于控制该时钟信号的脉冲宽度，以用来接收封包数据。
7.如权利要求1所述的方法，其特征在于，还包含：
即使该第一数量的判断结果指示不需要调整该时钟信号的脉冲宽度，仍对用于控制该时钟信号的脉冲宽度的该时序延迟进行调整，直到对应于最新连续接收的符号的一第二数量的判断结果指示有必要调整该时钟信号的脉冲宽度为止。
8.如权利要求7所述的方法，其特征在于，还包含：
在该调整步骤所取得的该时序延迟的多个数值当中选择一者来控制该时钟信号的脉冲宽度，以用来接收封包数据。
9.如权利要求1所述的方法，其特征在于，该参考符号序列中的每一符号具有一3位符号值，该参考符号序列包含符号值为2的三个连续符号、符号值为0的三个连续符号、或符号值为2的三个连续符号及符号值为0的三个连续符号的组合。
10.如权利要求9所述的方法，其中符号值为4的一符号位于符号值为2的一第一组三个连续符号及符号值为2的一第二组三个连续符号之间，符号值为4的另一符号位于符号值为0的一第一组三个连续符号及符号值为0的一第二组三个连续符号之间。
11.一种移动产业处理器接口的从装置，包含：
多个接收器，用来接收一导线状态并产生三个差分输出信号，其中，该导线状态为三个传输线上的信号电平的组合；
一符号解码器，用来根据一先前导线状态到一目前导线状态的转换，产生一第一数量的符号中的每一者，该先前导线状态及该目前导线状态是通过该从装置的一时钟恢复电路所产生的一时钟信号来取得，其中，该时钟信号的脉冲宽度由设定于该时钟恢复电路的一时序延迟所控制；以及
一判断单元，用来判断该第一数量的符号中的每一者是否相同于一参考符号序列中相对应的符号以产生一判断结果，并根据该第一数量的判断结果来设定该时序延迟的数值，以控制该时钟信号的脉冲宽度；
其中，该参考符号序列包含多个连续符号，该多个连续符号包含一第一符号值及一第二符号值当中至少一者，其中，该第一符号值及该第二符号值相较于其它符号值而言产生较大的编码抖动。
12.如权利要求11所述的从装置，其特征在于，当该第一数量的判断结果指示有必要调整该时钟信号的脉冲宽度时，该判断单元提高用于控制该时钟信号的脉冲宽度的该时序延迟。
13.如权利要求12所述的从装置，其特征在于，该时序延迟最初被设定至最小值。
14.如权利要求11所述的从装置，其特征在于，当该第一数量的判断结果指示有必要调整该时钟信号的脉冲宽度时，该判断单元降低用于控制该时钟信号的脉冲宽度的该时序延迟。
15.如权利要求14所述的从装置，其特征在于，该时序延迟最初被设定至最大值。
16.如权利要求11所述的从装置，其特征在于，当该第一数量的判断结果指示不需要调整该时钟信号的脉冲宽度时，该判断单元判断该时序延迟的一现有数值适用于控制该时钟信号的脉冲宽度，以用来接收封包数据。
17.如权利要求11所述的从装置，其特征在于，即使该第一数量的判断结果指示不需要调整该时钟信号的脉冲宽度，该判断单元仍对用于控制该时钟信号的脉冲宽度的该时序延迟进行调整，直到对应于最新连续接收的符号的一第二数量的判断结果指示有必要调整该时钟信号的脉冲宽度为止。
18.如权利要求17所述的从装置，其特征在于，该时钟恢复电路在该判断单元的调整运作所取得的该时序延迟的多个数值当中选择一者来控制该时钟信号的脉冲宽度，以用来接收封包数据。
19.如权利要求11所述的从装置，其特征在于，该参考符号序列中的每一符号具有一3位符号值，该参考符号序列包含符号值为2的三个连续符号、符号值为0的三个连续符号、或符号值为2的三个连续符号及符号值为0的三个连续符号的组合。
20.如权利要求19所述的从装置，其特征在于，符号值为4的一符号位于符号值为2的一第一组三个连续符号及符号值为2的一第二组三个连续符号之间，符号值为4的另一符号位于符号值为0的一第一组三个连续符号及符号值为0的一第二组三个连续符号之间。
CN201710471893.1A 2016-07-13 2017-06-20 改善时钟恢复的方法及相关装置 Active CN107623520B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662361503P 2016-07-13 2016-07-13
US62/361,503 2016-07-13
US15/627,367 US10742390B2 (en) 2016-07-13 2017-06-19 Method of improving clock recovery and related device
US15/627,367 2017-06-19

Publications (2)

Publication Number Publication Date
CN107623520A CN107623520A (zh) 2018-01-23
CN107623520B true CN107623520B (zh) 2020-12-01

Family

ID=60941493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710471893.1A Active CN107623520B (zh) 2016-07-13 2017-06-20 改善时钟恢复的方法及相关装置

Country Status (2)

Country Link
US (1) US10742390B2 (zh)
CN (1) CN107623520B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777701B2 (en) * 2018-07-10 2023-10-03 Socionext Inc. Phase synchronization circuit, transmission and reception circuit, and integrated circuit

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US10419246B2 (en) 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
US20180070312A1 (en) * 2016-09-08 2018-03-08 Mediatek Inc. Wireless communication method and system
TWI645297B (zh) * 2017-05-26 2018-12-21 聚晶半導體股份有限公司 資料傳輸系統
US10795399B2 (en) * 2017-10-20 2020-10-06 Intel Corporation Device throughput optimization for bus protocols
US10437744B2 (en) * 2017-12-18 2019-10-08 Intel Corporation Reconfigurable camera serial interface
JP7324896B2 (ja) * 2018-03-02 2023-08-10 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
JP7058146B2 (ja) * 2018-03-02 2022-04-21 シナプティクス インコーポレイテッド 受信装置及びデータ受信方法
JP7324579B2 (ja) * 2018-04-23 2023-08-10 シナプティクス インコーポレイテッド 半導体回路、データ伝送システム及び半導体回路の動作方法
US10298381B1 (en) * 2018-04-30 2019-05-21 Qualcomm Incorporated Multiphase clock data recovery with adaptive tracking for a multi-wire, multi-phase interface
US10333690B1 (en) * 2018-05-04 2019-06-25 Qualcomm Incorporated Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
US10469214B1 (en) 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same
US10581587B1 (en) * 2019-04-29 2020-03-03 Advanced Micro Devices, Inc. Deskewing method for a physical layer interface on a multi-chip module
KR20210034826A (ko) * 2019-09-23 2021-03-31 삼성전자주식회사 신호 수신 장치, 신호 수신 장치의 클럭 복원 방법 및 캘리브레이션 방법
US11095425B2 (en) 2019-10-25 2021-08-17 Qualcomm Incorporated Small loop delay clock and data recovery block for high-speed next generation C-PHY
KR20210088807A (ko) * 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
KR20210089811A (ko) * 2020-01-08 2021-07-19 삼성전자주식회사 외부 신호에 기초하여, 전력 모드의 변경을 감지하는 전자 장치
US11327914B1 (en) * 2021-01-29 2022-05-10 Qualcomm Incorporated C-PHY data-triggered edge generation with intrinsic half-rate operation
CN113114190B (zh) * 2021-04-08 2024-02-06 格科微电子（上海）有限公司 时钟恢复电路及方法、数据处理芯片、电子设备
US11545980B1 (en) * 2021-09-08 2023-01-03 Qualcomm Incorporated Clock and data recovery for multi-phase, multi-level encoding
CN114696852B (zh) * 2022-02-28 2023-11-07 深圳市紫光同创电子有限公司 接收机抽头系数获取方法、设备及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752097A (zh) * 2011-04-21 2012-10-24 Nxp股份有限公司 符号时钟恢复电路

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182761A (en) * 1991-01-31 1993-01-26 Motorola, Inc. Data transmission system receiver having phase-independent bandwidth control
US7190284B1 (en) * 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US6577687B2 (en) * 1998-12-23 2003-06-10 Maxtor Corporation Method for transmitting data over a data bus with minimized digital inter-symbol interference
US6249896B1 (en) * 1999-02-17 2001-06-19 Lsi Logic Corporation Error-tolerant sync detection for DVD optical disks using programmable sequence of sync marks
JP3603732B2 (ja) * 2000-03-16 2004-12-22 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US6697337B1 (en) * 2001-09-17 2004-02-24 Networks Associates Technology, Inc. Method and apparatus for capture, analysis and display of packet information sent in an IEEE 802.11 wireless network
ES2545905T3 (es) * 2004-04-16 2015-09-16 Thine Electronics, Inc. Circuito de transmisión, circuito de recepción, método y sistema de transmisión de datos
EP1815344A2 (en) * 2004-11-16 2007-08-08 Koninklijke Philips Electronics N.V. Bus communication system
US7443319B2 (en) * 2006-01-16 2008-10-28 California Institute Of Technology Precision-resolution constrained coding scheme
US20070273402A1 (en) * 2006-05-02 2007-11-29 Zethmayr Jon D Relational signaling and medium for high speed serial communications
CN101622814A (zh) * 2007-03-02 2010-01-06 Nxp股份有限公司 数据通信系统的快速上电
JP4955781B2 (ja) * 2007-03-20 2012-06-20 エヌエックスピー ビー ヴィ データ通信システムの高速パワーアップ
US8305244B2 (en) * 2007-04-16 2012-11-06 Hewlett-Packard Development Company, L.P. Coding data using different coding alphabets
US7890788B2 (en) * 2007-07-09 2011-02-15 John Yin Clock data recovery and synchronization in interconnected devices
KR100913400B1 (ko) * 2007-07-24 2009-08-21 고려대학교 산학협력단 직렬 송수신 장치 및 그 통신 방법
KR100892684B1 (ko) * 2007-11-09 2009-04-15 주식회사 하이닉스반도체 데이터 센터 트랙킹 회로 및 이를 포함하는 반도체 집적회로
US8627165B2 (en) * 2008-03-24 2014-01-07 Micron Technology, Inc. Bitwise operations and apparatus in a multi-level system
US8121186B2 (en) * 2008-06-06 2012-02-21 Lsi Corporation Systems and methods for speculative signal equalization
WO2012015829A1 (en) * 2010-07-28 2012-02-02 Marvell World Trade Ltd Fractional spur reduction using controlled clock jitter
US9397647B2 (en) * 2010-07-28 2016-07-19 Marvell World Trade Ltd. Clock spurs reduction technique
US9148274B2 (en) * 2010-10-18 2015-09-29 Telefonaktiebolaget L M Ericsson (Publ) System and method to detect and communicate loss and retention of synchronization in a real-time data transfer scheme
US8855215B2 (en) * 2011-05-09 2014-10-07 The Royal Institution For The Advancement Of Learning/Mcgill University Phase/frequency synthesis using periodic sigma-delta modulated bit-stream techniques
US9077917B2 (en) * 2011-06-09 2015-07-07 Apple Inc. Image sensor having HDR capture capability
WO2012172976A1 (ja) * 2011-06-17 2012-12-20 シャープ株式会社 半導体集積装置、表示装置、および半導体集積装置のデバッグ方法
JP6126598B2 (ja) * 2011-08-16 2017-05-10 シリコン・ライン・ゲー・エム・ベー・ハー 回路装置および信号を送信するための方法
DE102011116585B4 (de) * 2011-10-20 2015-05-13 Infineon Technologies Ag Verfahren und Vorrichtung zur Regelung der Abtastphase
JP2013102372A (ja) * 2011-11-09 2013-05-23 Renesas Electronics Corp クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路
US9294754B2 (en) * 2012-02-03 2016-03-22 Lumentum Operations Llc High dynamic range and depth of field depth camera
US8995594B2 (en) * 2012-08-22 2015-03-31 Intel Corporation Baseband cancellation of platform radio interference
TWI536862B (zh) * 2012-11-06 2016-06-01 聯詠科技股份有限公司 資料傳送系統及方法
US9229260B2 (en) * 2013-04-15 2016-01-05 Eastman Kodak Company Imprinted bi-layer micro-structure
US9313058B2 (en) * 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
US10289600B2 (en) * 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9939881B2 (en) * 2013-09-17 2018-04-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management in a configurable bus
CN105830124B (zh) * 2013-10-15 2020-10-09 吉尔控股有限责任公司 微型高清摄像头系统
US9832094B2 (en) * 2014-03-24 2017-11-28 Qualcomm Incorporated Multi-wire electrical parameter measurements via test patterns
US20150278138A1 (en) * 2014-03-28 2015-10-01 Mark N. Seidel Pseudorandom sequence synchronization
US9148198B1 (en) * 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
US20150350504A1 (en) * 2014-06-03 2015-12-03 2P & M Holdings, LLC RAW Camera Peripheral for Handheld Mobile Unit
US20170336635A1 (en) * 2014-10-20 2017-11-23 Mayo Foundation For Medical Education And Research Imaging data capture and video streaming system
US10216689B2 (en) * 2014-12-18 2019-02-26 Intel Corporation Coordinating multiple real-time functions of a peripheral over a synchronous serial bus
US9866413B2 (en) * 2015-01-28 2018-01-09 Mediatek Inc. Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
IN2015CH01503A (zh) * 2015-03-24 2015-04-10 Wipro Ltd
US10154220B2 (en) * 2015-04-07 2018-12-11 Rambus Inc. Imaging system with dynamic reconstruction workload allocation
US10305441B2 (en) * 2015-04-07 2019-05-28 Panasonic Intellectual Property Management Co., Ltd. Common mode noise filter
US9484949B1 (en) * 2015-04-09 2016-11-01 Oracle International Corporation Variable run length encoding of a bit stream
US9966970B2 (en) * 2015-04-09 2018-05-08 Oracle International Corporation Efficient silent code assignment to a set of logical codes
US9407424B1 (en) * 2015-04-09 2016-08-02 Texas Instruments Incorporated Fast locking clock and data recovery using only two samples per period
US9548876B2 (en) * 2015-05-06 2017-01-17 Mediatek Inc. Multiple transmitter system and method for controlling impedances of multiple transmitter system
US9584227B2 (en) * 2015-07-17 2017-02-28 Qualcomm Incorporated Low-power mode signal bridge for optical media
US9553635B1 (en) * 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration
US9496879B1 (en) * 2015-09-01 2016-11-15 Qualcomm Incorporated Multiphase clock data recovery for a 3-phase interface
US20170116150A1 (en) * 2015-10-23 2017-04-27 Qualcomm Incorporated N-phase fast bus turnaround
JP6523995B2 (ja) * 2016-03-09 2019-06-05 東芝メモリ株式会社 情報処理装置、送信装置、受信装置及び方法
CN105791850B (zh) * 2016-03-10 2018-08-03 京东方科技集团股份有限公司 一种编码器及其编码方法、解码器及其解码方法
US10128964B2 (en) * 2016-03-10 2018-11-13 Qualcomm Incorporated Multiphase preamble data sequences for receiver calibration and mode data signaling
US9794055B2 (en) * 2016-03-17 2017-10-17 Intel Corporation Distribution of forwarded clock
US10523867B2 (en) * 2016-06-10 2019-12-31 Apple Inc. Methods and apparatus for multi-lane mapping, link training and lower power modes for a high speed bus interface
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US20180027174A1 (en) * 2016-07-19 2018-01-25 Qualcomm Incorporated Signaling camera configuration changes using metadata defined for a camera command set
US20180062887A1 (en) * 2016-08-24 2018-03-01 Qualcomm Incorporated Using full ternary transcoding in i3c high data rate mode
US10419246B2 (en) * 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
US20190266119A1 (en) * 2018-02-26 2019-08-29 Qualcomm Incorporated Efficient fast link turnaround procedure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752097A (zh) * 2011-04-21 2012-10-24 Nxp股份有限公司 符号时钟恢复电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777701B2 (en) * 2018-07-10 2023-10-03 Socionext Inc. Phase synchronization circuit, transmission and reception circuit, and integrated circuit

Also Published As

Publication number Publication date
US20180019863A1 (en) 2018-01-18
US10742390B2 (en) 2020-08-11
CN107623520A (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
CN107623520B (zh) 改善时钟恢复的方法及相关装置
KR102599904B1 (ko) 다상 클록 듀티 사이클 및 스큐 측정 및 보정
KR102205823B1 (ko) 다중 와이어 데이터 신호들을 위한 클록 복원 회로
US9577815B1 (en) Clock data alignment system for vector signaling code communications link
US9148198B1 (en) Programmable pre-emphasis circuit for MIPI C-PHY
US9203599B2 (en) Multi-lane N-factorial (N!) and other multi-wire communication systems
EP3114792B1 (en) Clock recovery circuit for multiple wire data signals
TW201521380A (zh) 用於高速網路的初始化之背通道通訊技術
EP3117527B1 (en) Method for using error correction codes with n factorial or cci extension
US9426082B2 (en) Low-voltage differential signaling or 2-wire differential link with symbol transition clocking
GB2456517A (en) Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously
TWI639313B (zh) 解碼裝置及其用於解碼序列傳輸信號的方法
CN110224805B (zh) 用于数据接收的设备和方法
JP6043196B2 (ja) ベースバンド信号の復号回路、復号方法、それらを用いた給電装置
TW202147138A (zh) 在ｃ－ｐｈｙ介面中的單位間隔訊號干擾改進
US20140247862A1 (en) Sending and receiving system, method of sending and receiving, and receiving apparatus
IL259732A (en) Serial data multiplication
JP4387410B2 (ja) 周期符号化済信号用の受信機
JP2014003375A (ja) データ受信回路
JP2014135572A (ja) データ通信装置及びデータ通信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant