CN110224805B - 用于数据接收的设备和方法 - Google Patents

用于数据接收的设备和方法 Download PDF

Info

Publication number
CN110224805B
CN110224805B CN201910155340.4A CN201910155340A CN110224805B CN 110224805 B CN110224805 B CN 110224805B CN 201910155340 A CN201910155340 A CN 201910155340A CN 110224805 B CN110224805 B CN 110224805B
Authority
CN
China
Prior art keywords
ended signal
symbol
delay
voltage
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910155340.4A
Other languages
English (en)
Other versions
CN110224805A (zh
Inventor
濑纳刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synaptics Inc
Original Assignee
Synaptics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synaptics Inc filed Critical Synaptics Inc
Publication of CN110224805A publication Critical patent/CN110224805A/zh
Application granted granted Critical
Publication of CN110224805B publication Critical patent/CN110224805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H04L7/0276—Self-sustaining, e.g. by tuned delay line and a feedback path to a logical gate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

接收器设备包括：一个或多个差分接收器，其被配置成分别输出单端信号；一个或多个延迟补偿电路，其被配置成延迟单端信号；时钟恢复电路，其被配置成基于分别从延迟补偿电路输出的补偿单端信号生成恢复时钟信号；以及一个或多个锁存电路，其被配置成分别与恢复时钟信号同步地锁存补偿单端信号。

Description

用于数据接收的设备和方法
交叉引用
本申请要求2018年3月2日提交的日本专利申请No.2018-037738的优先权，其公开通过引用以其整体并入本文中。
技术领域
本公开涉及用于数据接收的设备和方法。
背景技术
数据通信系统中使用的通道可包括三条或更多导线以实现高速数据通信。这种技术的示例包括移动工业处理器接口（MIPI）C-PHY。期望宽数据有效窗口以改进数据通信的可靠性，以及因此数据通信系统被设计成扩大数据有效窗口。
发明内容
在一个或多个实施例中，本文中公开了一种接收器设备，其包括第一差分接收器、第一延迟补偿电路、时钟恢复电路和第一锁存电路。第一差分接收器被配置成基于三个或更多导线中的第一导线和第二导线之间的电压来输出第一单端信号。第一延迟补偿电路被配置成通过延迟第一单端信号来生成第一补偿单端信号。时钟恢复电路被配置成至少部分地基于第一补偿单端信号来生成恢复时钟信号。第一锁存电路被配置成与恢复时钟信号同步地锁存第一补偿单端信号。此外，用于接收第一符号（symbol）的第一延迟补偿电路的延迟时间至少部分地基于在接收在第一符号之前发送的第二符号时第一导线和第二导线之间的电压。
在一个或多个实施例中，接收器设备包括：第一差分接收器，其被配置成基于第一导线和第二导线之间的电压来输出第一单端信号；第二差分接收器，其被配置成基于第二导线和第三导线之间的电压来输出第二单端信号；第三差分接收器，其被配置成基于第三导线和第一导线之间的电压来输出第三单端信号；以及第一状态识别电路，其被配置成基于第二单端信号和第三单端信号来生成指示第一导线和第二导线之间的电压状态的第一状态信号。
在一个或多个实施例中，数据接收方法包括：基于第一导线和第二导线之间的电压来输出第一单端信号；生成第一补偿单端信号；基于第一补偿单端信号生成恢复时钟信号；以及与恢复时钟信号同步地锁存第一补偿单端信号。此外，生成第一补偿单端信号包括：基于在接收在第一符号之前发送的第二符号时第一导线和第二导线之间的电压，控制在接收第一符号时生成第一补偿单端信号时施加到第一单端信号的延迟时间。
附图说明
可以通过参考实施例获得上面简要概述的本公开的更具体的描述，以便以其可以详细地理解本公开的上述特征的方式，所述实施例中的一些在附图中图示。然而，要注意的是，附图仅图示了本公开的一些实施例，以及因此不要被认为是其范围的限制，因为本公开可允许其它同等有效的实施例。
图1图示了根据一个或多个实施例的数据通信系统的示例配置。
图2图示了根据一个或多个实施例的导线A、B和C上的电位VA、VB和VC的可能的转变。
图3图示了根据一个或多个实施例的导线A、B和C上的电位VA、VB和VC的可能的转变的叠加图示。
图4图示了根据一个或多个实施例的电压VA-VB、VB-VC和VC-VA的可能的转变。
图5图示了根据一个或多个实施例的接收器设备的示例配置。
图6图示了根据一个或多个实施例的在接收先前和当前符号时电压VA-VB、VB-VC和VC-VA的状态与电压VA-VB、VB-VC和VC-VA的过零定时之间的关系。
图7图示了根据一个或多个实施例的图5中图示的接收器设备中的延迟补偿电路的示例操作。
图8图示了根据一个或多个实施例的从差分接收器输出的单端信号的逻辑值与电压VA-VB、VB-VC和VC-VA的状态之间的关系。
图9图示了根据一个或多个实施例的接收器设备的示例配置。
图10图示了根据一个或多个实施例的图9中图示的接收器设备中的延迟补偿电路的示例操作。
图11图示了根据一个或多个实施例的接收器设备的示例配置。
图12图示了根据一个或多个实施例的在接收先前和当前符号时电压VA-VB、VB-VC和VC-VA的状态与电压VA-VB、VB-VC和VC-VA的过零定时以及差分接收器的延迟之间的关系。
图13图示了根据一个或多个实施例的图11中图示的接收器设备中的延迟补偿电路的示例操作。
具体实施方式
在一个或多个实施例中，如图1中图示，数据通信系统包括发送器设备1和接收器设备2。在一个或多个实施例中，数据通信系统支持移动工业处理器接口（MIPI）C-PHY标准，但不限于此。在一个或多个实施例中，发送器设备1经由通道3连接到接收器设备2。在一个或多个实施例中，发送器设备1和接收器设备2集成在分离的半导体芯片中。
在一个或多个实施例中，通道3包括三根导线A、B和C。在一个或多个实施例中，允许导线A、B和C中的每一个取三个电位。在下文中，这三个电位可分别称为“H”、“M”和“L”。在一个或多个实施例中，在其中发送数据的每个单位间隔（UI）中，导线A、B和C中的一个被设定为“H”电平，另一个被设定为“M”电平，并且另一个被设定为“L”电平。在这样的实施例中，导线A、B和C上的电位的允许组合的总数是六。在一个或多个实施例中，在每个UI中发送的符号由导线A、B和C上的电位的组合表示。在下文中，导线A、B和C上的电位可分别表示为VA、VB和VC。
在一个或多个实施例中，如图2中图示，当在发送特定符号之后发送下一个符号时，导线A、B和C上的电位VA、VB和VC切换到与发送特定符号时的电位组合不同的电位组合。图3中图示的是，对于在发送特定符号时导线A、B和C上的电位VA、VB和VC分别是“H”、“M”和“L”电平时的情况而言，在发送下一个符号时导线A、B和C上的电位VA、VB和VC的允许的转变的所有组合的叠加图示。
在根据MIPI C-PHY标准的数据通信中，在一个或多个实施例中，基于导线A和B之间的电压或电位差VA-VB、导线B和C之间的电压VB-VC以及导线C和A之间的电压VC-VA，由三个差分接收器生成三个单端信号，以及通过锁存三个单端信号来接收数据。在一个或多个实施例中，三个单端信号与从三个单端信号恢复的恢复时钟信号同步地锁存。
参考图4，其图示了电压VA-VB、VB-VC和VC-VA的可能的转变，在一个或多个实施例中，电压VA-VB、VB-VC和VC-VA各自被允许取四种状态“强1”、“弱1”、“弱0”和“强0”。在一个或多个实施例中，“强1”和“弱1”对应于逻辑值“1”，而“弱0”和“强0”对应于逻辑值“0”。
在一个或多个实施例中，“强1”对应于其中电压VA-VB、VB-VC或VC-VA是具有相对大的绝对值的正电压的状态。例如，在一个或多个实施例中，当电位VA和VB分别为“H”和“L”电平时，电压VA-VB处于“强1”状态。
在一个或多个实施例中，“弱1”对应于其中电压VA-VB、VB-VC或VC-VA是具有相对小的绝对值的正电压的状态。在各种实施例中，例如，当电位VA和VB分别为“H”和“M”电平，或者分别为“M”和“L”电平时，电压VA-VB处于“弱1”状态。
在一个或多个实施例中，“弱0”对应于其中电压VA-VB、VB-VC或VC-VA是具有相对小的绝对值的负电压的状态。在各种实施例中，例如，当电位VA和VB分别为“M”和“H”电平，或者分别为“L”和“M”电平时，电压VA-VB处于“弱0”状态。
在一个或多个实施例中，“强0”对应于其中电压VA-VB、VB-VC或VC-VA是具有相对大的绝对值的负电压的状态。在各种实施例中，例如，当电位VA和VB分别为“L”和“H”电平时，电压VA-VB处于“强0”状态。
在下文中，其中相关电压的绝对值相对小的两个状态“弱0”和“弱1”可以统称为“弱”状态，而其中相关电压的绝对值相对大的其它两个状态“强0”和“强1”可以统称为“强”状态。
在一个或多个实施例中，当发送符号时，电压VA-VB、VB-VC和VC-VA在“强1”、“弱1”、“弱0”和“强0”之中切换。在各种实施例中，当逻辑值在“1”和“0”之间切换时，在一个或多个实施例中，在电压VA-VB、VB-VC和VC-VA中的至少一个中发生过零。发生过零的定时可以称为过零定时。在一个或多个实施例中，与电压VA-VB、VB-VC和VC-VA的过零定时同步地生成上述恢复时钟信号。
在根据MIPI C-PHY标准的通信中，在一个或多个实施例中，电压VA-VB、VB-VC和VC-VA的过零定时被分散为三种类型的定时。在一个或多个实施例中，过零定时是从“弱1”到“强0”的转变以及从“弱0”到“强1”的转变中最早的。该过零定时在后文中可以被称为“快”。在一个或多个实施例中，过零定时是从“强1”到“弱0”的转变和从“弱1”到“强0”的转变中最晚的。该过零定时在后文中可以被称为“慢”。在一个或多个实施例中，过零定时是在“弱0”和“弱1”之间的转变和在“强0”和“强1”之间的转变中在中间的。该过零定时在后文中可以被称为“中”。
在一个或多个实施例中，接收器设备2被配置成抑制潜在地由恢复时钟信号中的时钟脉冲的生成定时的离差引起的数据有效窗口的减少，该离差可以由过零定时中的离差引起。
在一个或多个实施例中，如图5中图示，接收器设备2包括输入端子111至113、差分接收器121至123、延迟补偿电路131至133、保持延迟电路141至143、锁存器151至153以及时钟恢复电路16。
在一个或多个实施例中，输入端子111至113分别连接到导线A、B和C，以接收来自发送器设备1的在导线A、B和C上发送的信号。
在一个或多个实施例中，差分接收器121至123被配置成生成单端信号SA-B、SB-C和SC-A，其分别对应于电压VA-VB、VB-VC和VC-VA。在一个或多个实施例中，差分接收器121包括连接到导线A的第一输入和连接到导线B的第二输入，并且被配置成输出对应于电压VA-VB的逻辑值的单端信号SA-B。在一个或多个实施例中，差分接收器122包括连接到导线B的第一输入和连接到导线C的第二输入，并且被配置成输出对应于电压VB-VC的逻辑值的单端信号SB-C。在一个或多个实施例中，差分接收器123包括连接到导线C的第一输入和连接到导线A的第二输入，并且被配置成输出对应于电压VC-VA的逻辑值的单端信号SC-A。在一个或多个实施例中，当导线A和B之间的电压VA-VB为“强1”或“弱1”时，单端信号SA-B取逻辑值“1”，以及当导线A和B之间的电压VA-VB为“强1”或“弱1”时，单端信号SA-B取逻辑值“0”。在一个或多个实施例中，这同样适用于单端信号SB-C和SC-A。
在一个或多个实施例中，延迟补偿电路131至133被配置成向单端信号SA-B、SB-C和SC-A给予适当的延迟，以补偿上述过零定时中的离差。在一个或多个实施例中，延迟补偿电路131包括延迟电路211、选择器241和XOR电路251。在一个或多个实施例中，延迟电路211被配置成将单端信号SA-B延迟一延迟时间DA。在一个或多个实施例中，选择器241包括连接到差分接收器121的输出的输入D0和连接延迟电路211的输出的输入D1。在一个或多个实施例中，选择器241被配置成基于XOR电路251的输出信号，选择从差分接收器121接收的单端信号SA-B和延迟电路211的输出信号中的一个，并输出所选择的信号。
在一个或多个实施例中，类似地配置延迟补偿电路132和133。在一个或多个实施例中，延迟补偿电路132包括延迟电路212、选择器242和XOR电路252，并且延迟补偿电路133包括延迟电路213、选择器243和XOR电路253。在一个或多个实施例中，延迟电路212和213的延迟时间是DA。稍后将描述延迟补偿电路131至133的操作的细节。从延迟补偿电路131至133输出的单端信号在后文中可以分别称为补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）。
在一个或多个实施例中，保持延迟电路141至143被配置成向补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）给予适当的延迟，以为锁存器151至153提供充足的保持时间。在一个或多个实施例中，从保持延迟电路141至143输出的单端信号表示对应于先前符号的逻辑值，所述先前符号在由当前从导线A、B和C输入到差分接收器121至123的信号发送的符号之前发送。从保持延迟电路141至143输出的单端信号在后文中可以分别称为先前符号单端信号Prev（A-B）、Prev（B-C）和Prev（C-A）。
在一个或多个实施例中，锁存器151至153被配置成与从时钟恢复电路16供应的恢复时钟信号RCLK同步地锁存先前符号单端信号Prev（A-B）、Prev（B-C）和Prev（C-A）的逻辑值，并输出具有锁存的逻辑值的锁存数据信号Data（A-B）、Data（B-C）和Data（C-A）。
在一个或多个实施例中，时钟恢复电路16被配置成对从延迟补偿电路131至133接收的补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）执行时钟恢复，以生成恢复时钟信号RCLK。在一个或多个实施例中，像这样生成的恢复时钟信号RCLK被供应给锁存器151至153。在一个或多个实施例中，时钟恢复电路16可以被配置成与补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）的反转的最早的一个同步地输出时钟恢复信号RCLK中的时钟脉冲。
在一个或多个实施例中，为了补偿过零定时中的离差，基于就在每个符号发送之前在接收发送的先前符号时的电压VA-VB、VB-VC和VC-VA来控制用于接收每个符号的延迟补偿电路131至133的延迟时间。在一个或多个实施例中，基于在接收在特定符号之前发送的先前符号时的电压VA-VB是“弱”还是“强”来控制用于接收特定符号的延迟补偿电路131的延迟时间。在一个或多个实施例中，基于在接收在特定符号之前发送的先前符号时的电压VB-VC是“弱”还是“强”来控制用于接收特定符号的延迟补偿电路132的延迟时间，并且基于在接收在特定符号之前发送的先前符号时的电压VB-VC是“弱”还是“强”来控制用于接收特定符号的延迟补偿电路133的延迟时间。
如从图6中图示的表中理解的那样，在一个或多个实施例中，电压VA-VB、VB-VC和VC-VA的过零定时取决于在接收先前和当前符号时的电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”。在一个或多个实施例中，对于电压VA-VB，当在接收先前符号时和在接收当前符号时的电压VA-VB均为“弱”或均为“强”时，电压VA-VB的过零定时是“中”。在一个或多个实施例中，当在接收先前符号时的电压VA-VB是“强”以及在接收当前符号时的电压VA-VB是“弱”时，电压VA-VB的过零定时是“慢”。在一个或多个实施例中，当在接收先前符号时的电压VA-VB是“弱”以及在接收当前符号时的电压VA-VB是“强”时，电压VA-VB的过零定时是“快”。在一个或多个实施例中，电压VB-VC和VC-VA也是一样的。
在一个或多个实施例中，取决于在接收先前符号时的电压VA-VB、VB-VC和VC-VA是“弱”还是“强”来控制延迟补偿电路131至133的延迟时间。
在一个或多个实施例中，如图7中图示，当在接收先前符号时的电压VA-VB是“弱”时，延迟补偿电路131输出通过将单端信号SA-B延迟达延迟时间DA获得的信号来作为补偿单端信号Comp（A-B）。在一个或多个实施例中，通过由延迟补偿电路131的选择器241选择延迟电路211的输出信号来实现该操作。在一个或多个实施例中，当在接收先前符号时的电压VA-VB是“强”时，延迟补偿电路131输出从差分接收器121接收的单端信号SA-B作为补偿单端信号Comp（A-B）而没有延迟。
该操作生成补偿单端信号Comp（A-B），同时补偿电压VA-VB的过零定时的离差。例如，当定时“快”和定时“中”之间的时间差与定时“中”和定时“慢”之间的时间差相同时，将延迟电路211的延迟时间DA设定为该时间差使得可能生成补偿单端信号Comp（A-B），以使得相对于电压VA-VB仅存在两种类型的有效过零定时“中”和“慢”。即使定时“快”和定时“中”之间的时间差与定时“中”和定时“慢”之间的时间差不同，在一个或多个实施例中，电压VA-VB的过零定时的离差可以通过将延迟时间DA设定为适当的值来补偿。例如，延迟时间DA可以被设定为定时“快”和定时“中”之间的时间差与定时“中”和定时“慢”之间的时间差的平均值。
在一个或多个实施例中，以类似的方式控制延迟补偿电路132和133的延迟时间。在一个或多个实施例中，当在接收先前符号时的电压VB-VC是“弱”时，延迟补偿电路132输出通过将单端信号SB-C延迟达延迟时间DA获得的信号来作为补偿单端信号Comp（B-C）。在各种实施例中，当在接收先前符号时的电压VB-VC是“强”时，延迟补偿电路132输出从差分接收器122接收的单端信号SB-C作为补偿单端信号Comp（B-C）而没有延迟。此外，在一个或多个实施例中，当在接收先前符号时的电压VC-VA是“弱”时，延迟补偿电路133输出通过将单端信号SC-A延迟达延迟时间DA获得的信号来作为补偿单端信号Comp（C-A）。在一个或多个实施例中，当在接收先前符号时的电压VC-VA是“强”时，延迟补偿电路133输出从差分接收器123接收的单端信号SC-A来作为补偿单端信号Comp（C-A）而没有延迟。上述操作生成补偿单端信号Comp（B-C）和Comp（C-A），同时补偿过零定时的离差。
在一个或多个实施例中，对先前符号单端信号Prev（A-B）、Prev（B-C）和Prev（C-A）执行逻辑运算，以识别在接收先前符号时的电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”，不直接检测电压VA-VB、VB-VC和VC-VA。在下文中，给出了通过逻辑运算识别电压VA-VB、VB-VC和VC-VA的状态的描述。
参考图8，在一个或多个实施例中，导线A、B和C的允许状态的数目是六，因为导线A、B和C取从“H”、“M”和“L”中选择的不同电位。这六个状态在后文中可以分别称为状态＃1至＃6。例如，状态＃1可以是其中导线A、B和C的电位分别为“H”、“M”和“L”的状态。
在一个或多个实施例中，基于在接收特定符号时从差分接收器122和123输出的单端信号SB-C和SC-A的逻辑值，识别在接收特定符号时的电压VA-VB是“弱”还是“强”。在一个或多个实施例中，当电压VA-VB是“弱”时，导线A和B中的一个取电位“M”。在一个或多个实施例中，当导线A和B中的一个取电位“M”时，单端信号SB-C和SC-A的逻辑值中的一个是“1”，而另一个是“0”，因为单端信号SB-C对应于导线B和C之间的电压VB-VC。例如，在一个或多个实施例中，当导线A取电位“M”时，导线A、B和C被置于状态＃3或状态＃4。单端信号SB-C和SC-A在状态＃3中分别为“1”和“0”以及在状态＃4中分别为“0”和“1”。在一个或多个实施例中，当单端信号SB-C和SC-A的逻辑值的异或为“1”时，电压VA-VB被识别为“弱”。
在一个或多个实施例中，基于在接收特定符号时从差分接收器123和121输出的单端信号SC-A和SA-B的逻辑值，识别在接收特定符号时的电压VB-VC是“弱”还是“强”。在一个或多个实施例中，当单端信号SC-A和SA-B的逻辑值的异或为“1”时，电压VB-VC被识别为“弱”。
在一个或多个实施例中，基于在接收特定符号时从差分接收器121和122输出的单端信号SA-B和SB-C的逻辑值，识别在接收特定符号时的电压VC-VA是“弱”还是“强”。在一个或多个实施例中，当单端信号SA-B和SC-A的逻辑值的异或为“1”时，电压VC-VA被识别为“弱”。
在一个或多个实施例中，通过先前符号单端信号Prev（A-B）、Prev（B-C）和Prev（C-A）的逻辑操作来识别在接收先前符号时的电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”。在一个或多个实施例中，如图5中图示，延迟补偿电路131、132和133被配置成基于先前符号单端信号Prev（A-B）、Prev（B-C）和Prev（C-A）来识别在接收先前符号时的电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”，以控制延迟补偿电路131、132和133的延迟时间。
在一个或多个实施例中，基于先前符号单端信号Prev（A-B）和Prev（B-C）来控制延迟补偿电路131的延迟时间。在一个或多个实施例中，延迟补偿电路131的XOR电路251操作为状态识别电路，该状态识别电路被配置成基于先前符号单端信号Prev（A-B）和Prev（B-C）来生成先前符号状态信号Weak_P（A-B）。在一个或多个实施例中，先前符号状态信号Weak_P（A-B）指示电压VA-VB的状态，更具体地，指示电压VA-VB是“弱”还是“强”。在一个或多个实施例中，先前符号状态信号Weak_P（A-B）具有等于先前符号单端信号Prev（B-C）和Prev（C-A）的异或的逻辑值。当在接收先前符号时的电压VA-VB是“弱”时，先前符号状态信号Weak_P（A-B）取逻辑值“1”。
在一个或多个实施例中，当先前符号状态信号Weak_P（A-B）为“1”时，选择器241选择输入D1并输出延迟电路211的输出信号作为补偿单端信号Comp（A-B）。在一个或多个实施例中，当先前符号状态信号Weak_P（A-B）为“0”时，选择器241选择输入D0并输出从差分接收器121接收的单端信号SA-B作为补偿单端信号Comp（A-B）。在一个或多个实施例中，作为这些操作的结果，如图7中图示，当针对先前符号的电压VA-VB是“弱”时，为延迟时间DA的延迟被施加到单端信号SA-B。
在一个或多个实施例中，基于先前符号单端信号Prev（C-A）和Prev（A-B）来控制延迟补偿电路132的延迟时间。在一个或多个实施例中，延迟补偿电路132的XOR电路252操作为状态识别电路，该状态识别电路被配置成基于先前符号单端信号Prev（C-A）和Prev（A-B）来生成先前符号状态信号Weak_P（B-C）。在一个或多个实施例中，先前符号状态信号Weak_P（B-C）具有等于先前符号单端信号Prev（C-A）和Prev（A-B）的异或的逻辑值；当在接收先前符号时的电压VB-VC是“弱”时，先前符号状态信号Weak_P（B-C）取逻辑值“1”。在一个或多个实施例中，当先前符号状态信号Weak_P（B-C）为“1”时，选择器242输出延迟电路212的输出信号作为补偿单端信号Comp（B-C），以及当先前符号状态信号Weak_P（B-C）为“0”时，输出单端信号SB-C作为补偿单端信号Comp（B-C）。当针对先前符号的电压VB-VC是“弱”时，这向单端信号SB-C给出了为延迟时间DA的延迟。
在一个或多个实施例中，基于先前符号单端信号Prev（A-B）和Prev（B-C）来控制延迟补偿电路133的延迟时间。在一个或多个实施例中，延迟补偿电路133的XOR电路253操作为状态识别电路，该状态识别电路被配置成基于先前符号单端信号Prev（A-B）和Prev（B-C）生成先前符号状态信号Weak_P（C-A）。在一个或多个实施例中，先前符号状态信号Weak_P（C-A）具有等于先前符号单端信号Prev（A-B）和Prev（B-C）的异或的逻辑值。当在接收先前符号时的电压VC-VA是“弱”时，先前符号状态信号Weak_P（B-C）取逻辑值“1”。在一个或多个实施例中，当先前符号状态信号Weak_P（C-A）为“1”时，选择器243输出延迟电路213的输出信号作为补偿单端信号Comp（C-A），以及当先前符号状态信号Weak_P（C-A）为“0”时，输出单端信号SC-A作为补偿单端信号Comp（C-A）。当针对先前符号的电压VC-VA是“弱”时，这向单端信号SC-A给出了延迟时间DA的延迟。
在一个或多个实施例中，补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）从延迟补偿电路131、132和133供应给时钟恢复电路16，并且用于生成恢复时钟信号RCLK。在一个或多个实施例中，在接收每个符号时输出恢复时钟信号RCLK的时钟脉冲的定时与补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）的反转中的最早的一个同步。该操作有效地补偿了在供应给锁存器151至153的恢复时钟信号RCLK的生成时的电压VA-VB、VB-VC和VC-VA的过零定时的离差。
如上所述，在一个或多个实施例中，识别电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”，以及基于识别结果控制延迟补偿电路131、132和133的延迟时间。这实现了在补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）的生成中的过零定时的离差的补偿。在一个或多个实施例中，接收器设备2通过基于像这样生成的单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）生成恢复时钟信号RCLK来有效地扩大数据有效窗口。
在一个或多个实施例中，如图9中图示，接收器设备2被配置成基于在接收当前符号时的电压VA-VB、VB-VC和VC-VA的状态以及在接收先前符号时的电压VA-VB、VB-VC和VC-VA的状态来控制延迟补偿电路131、132和133的延迟时间。在一个或多个实施例中，接收器设备2附加地包括延迟电路171、172和173，并且修改延迟补偿电路131、132和133的配置。在一个或多个实施例中，其余部分与图5中图示的接收器设备2类似地配置。
在一个或多个实施例中，延迟电路171、172和173被配置成通过延迟分别从差分接收器121、122和123接收的单端信号SA-B、SB-C和SC-A来生成延迟的单端信号Dly（A-B）、Dly（B-C）和Dly（C-A），以及将延迟的单端信号Dly（A-B）、Dly（B-C）和Dly（C-A）分别供应给延迟补偿电路131、132和133。延迟电路171、172和173用于基于针对当前符号的电压VA-VB、VB-VC和VC-VA抽空（make time to）来控制延迟补偿电路131、132和133的延迟时间。在下文中，为了阐明从差分接收器121、122和123输出的单端信号具有对应于针对当前符号的电压VA-VB、VB-VC和VC-VA的逻辑值，从差分接收器121、122和123输出的单端信号SA-B、SB-C和SC-A在后文中可以称为当前符号单端信号Crt（A-B）、Crt（B-C）和Crt（C-A）。
在一个或多个实施例中，延迟补偿电路131、132和133被配置成基于当前符号单端信号Crt（A-B）、Crt（B-C）和Crt（C-A）以及先前符号单端信号Prev（A-B）、Prev（B-C）和Prev（C-A）来控制其延迟时间。
在一个或多个实施例中，延迟补偿电路131包括延迟电路211、221、选择器241和XOR电路251和261。在一个或多个实施例中，延迟电路211和221分别具有延迟时间DA和DB。在一个或多个实施例中，延迟电路211连接到延迟电路171的输出，并且延迟电路221连接到延迟电路211的输出。在一个或多个实施例中，选择器241包括三个输入D0、D1和D2。在一个或多个实施例中，选择器241的输入D0连接到延迟电路171的输出，输入D1连接到延迟电路211的输出，以及输入D2连接到延迟电路221的输出。在一个或多个实施例中，像这样配置的延迟补偿电路131向从延迟电路171输出的延迟的单端信号Dly（A-B）给予延迟时间0、DA和DA+DB中选择的一个。
在一个或多个实施例中，XOR电路251操作为状态识别电路，该状态识别电路被配置成基于先前符号单端信号Prev（B-C）和Prev（C-A）来生成先前符号状态信号Weak_P（A-B），并且XOR电路261操作为状态识别电路，该状态识别电路被配置成基于当前符号单端信号Crt（B-C）和Crt（C-A）来生成当前符号状态信号Weak_C（A-B）。在一个或多个实施例中，生成先前符号状态信号Weak_P（A-B）以使逻辑值等于先前符号单端信号Prev（B-C）和Prev（C-A）的异或。如从上述讨论理解的，这导致当在接收先前符号时的电压VA-VB是“弱”时，先前符号状态信号Weak_P（A-B）被设定为“1”。在一个或多个实施例中，生成当前符号状态信号Weak_C（A-B）以使逻辑值等于当前符号单端信号Crt（B-C）和Crt（C-A）的异或。这导致当在接收当前符号时的电压VA-VB是“弱”时，当前符号状态信号Weak_C（A-B）被设定为“1”。
在一个或多个实施例中，选择器241被配置成基于分别从XOR电路251和261输出的先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）来选择输入D0、D1和D2中的一个，以及输出被输入到选择的输入的单端信号来作为补偿单端信号Comp（A-B）。
在一个或多个实施例中，延迟补偿电路132被配置成类似地操作。在一个或多个实施例中，延迟补偿电路132包括延迟电路212、222、选择器242和XOR电路252和262。在一个或多个实施例中，延迟电路212和222分别具有延迟时间DA和DB。在一个或多个实施例中，XOR电路252被配置成生成先前符号状态信号Weak_P（B-C），其具有等于先前符号单端信号Prev（C-A）和Prev（A-B）的异或的逻辑值。在一个或多个实施例中，XOR电路262被配置成生成当前符号状态信号Weak_C（B-C），其具有等于当前符号单端信号Crt（C-A）和Crt（A-B）的异或的逻辑值。在一个或多个实施例中，选择器242被配置成基于先前符号状态信号Weak_P（B-C）和当前符号状态信号Weak_C（B-C）来选择输入D0、D1和D2中的一个，以及输出被输入到选择的输入的单端信号来作为补偿单端信号Comp（B-C）。
在一个或多个实施例中，延迟补偿电路133被配置为类似地操作。在一个或多个实施例中，延迟补偿电路133包括延迟电路213、223、选择器243和XOR电路253和263。在一个或多个实施例中，延迟电路213和223分别具有延迟时间DA和DB。在一个或多个实施例中，XOR电路253被配置成生成先前符号状态信号Weak_P（C-A），其具有等于先前符号单端信号Prev（A-B）和Prev（B-C）的异或的逻辑值。在一个或多个实施例中，XOR电路263被配置成生成当前符号状态信号Weak_C（C-A），其具有等于当前符号单端信号Crt（A-B）和Crt（B-C）的异或的逻辑值。在一个或多个实施例中，选择器243被配置成基于先前符号状态信号Weak_P（C-A）和当前符号状态信号Weak_C（C-A）来选择输入D0、D1和D2中的一个并输出被输入到选择的输入的单端信号来作为补偿单端信号Comp（C-A）。
在一个或多个实施例中，如图10中图示，基于在接收当前符号时的电压VA-VB、VB-VC和VC-VA的状态以及在接收先前符号时的电压VA-VB、VB-VC和VC-VA的状态来控制延迟补偿电路131、132和133的延迟时间。
在一个或多个实施例中，基于在接收先前符号时以及在接收当前符号时的电压VA-VB是“弱”还是“强”来控制延迟补偿电路131的延迟时间。在一个或多个实施例中，当在接收先前符号时以及在接收当前符号时的电压VA-VB均为“弱”时，延迟补偿电路131的延迟时间被设定为DA。在一个或多个实施例中，当在接收先前符号时以及在接收当前符号时的电压VA-VB均为“弱”时，从XOR电路251和261输出的先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）均被设定为“1”。在这样的实施例中，选择器241选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为DA。
在一个或多个实施例中，当在接收先前符号时以及在接收当前符号时的电压VA-VB均为“强”时，延迟补偿电路131的延迟时间被设定为DA。在一个或多个实施例中，当在接收先前符号时以及在接收当前符号时的电压VA-VB均为“强”时，从XOR电路251和261输出的先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）均被设定为“0”。在这样的实施例中，选择器241选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为DA。
在一个或多个实施例中，当接收先前符号时的电压VA-VB是“强”以及接收当前符号时的电压VA-VB是“弱”时，延迟补偿电路131的延迟时间被设定为0。在一个或多个实施例中，当接收先前符号时的电压VA-VB是“强”以及接收当前符号时的电压VA-VB是“弱”时，先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）分别被设定为“0”和“1”。在这样的实施例中，选择器241选择输入D0并输出被输入到输入D0的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为0。
在一个或多个实施例中，当接收先前符号时的电压VA-VB是“弱”以及接收当前符号时的电压VA-VB是“强”时，延迟补偿电路131的延迟时间被设定为DA+DB。在一个或多个实施例中，当接收先前符号时的电压VA-VB是“弱”以及接收当前符号时的电压VA-VB是“强”时，先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）分别被设定为“1”和“0”。在这样的实施例中，选择器241选择输入D2并输出被输入到输入D2的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为DA+DB。
在一个或多个实施例中，这些操作实现了补偿单端信号Comp（A-B）的生成，使得进一步补偿电压VA-VB的过零定时的离差。例如，当定时“快”和定时“中”之间的时间差与定时“中”和定时“慢”之间的时间差相同时，将延迟电路211和221的延迟时间DA和DB设定为该时间差使得可能生成补偿单端信号Comp（A-B），以使得相对于电压VA-VB仅存在一种类型的有效过零定时“慢”。即使定时“快”和定时“中”之间的时间差与定时“中”和定时“慢”之间的时间差不同，在一个或多个实施例中，电压VA-VB的过零定时的离差可以通过将延迟时间DA和DB设定为适当的值来补偿，所述适当的值例如为，定时“快”和“中”之间的时间差以及定时“中”和“慢”之间的时间差的平均值。
在一个或多个实施例中，以类似的方式控制延迟补偿电路132的延迟时间。在一个或多个实施例中，基于在接收先前符号时和接收当前符号时的电压VB-VC是“弱”还是“强”来控制延迟补偿电路132。
在一个或多个实施例中，当在接收先前符号时和接收当前符号时的电压VB-VC均为“弱”或均为“强”时，选择器242选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为DA。
在一个或多个实施例中，在接收先前符号时的电压VB-VC是“强”以及接收当前符号时的电压VB-VC是“弱”时，选择器242选择输入D0并输出被输入到输入D0的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为0。
在一个或多个实施例中，当在接收先前符号时的电压VB-VC是“弱”以及接收当前符号时的电压VB-VC是“强”时，选择器242选择输入D2并输出被输入到输入D2的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为DA+DB。
在一个或多个实施例中，以类似的方式控制延迟补偿电路133的延迟时间。在一个或多个实施例中，基于在接收先前符号时和接收当前符号时的电压VC-VA是“弱”还是“强”来控制延迟补偿电路133。
在一个或多个实施例中，当在接收先前符号时和接收当前符号时的电压VC-VA均为“弱”或均为“强”时，选择器243选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为DA。
在一个或多个实施例中，当在接收先前符号时的电压VC-VA是“强”以及接收当前符号时的电压VC-VA是“弱”时，选择器243选择输入D0并输出被输入到输入D0的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为0。
在一个或多个实施例中，当在接收先前符号时的电压VC-VA是“弱”以及接收当前符号时的电压VC-VA是“强”时，选择器243选择输入D2并输出被输入到输入D2的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为DA+DB。
在一个或多个实施例中，补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）从延迟补偿电路131、132和133通过上述操作供应给时钟恢复电路16。在一个或多个实施例中，时钟恢复电路16基于从延迟补偿电路131、132和133输出的补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）来生成恢复时钟信号RCLK。该操作有效地补偿了在供应给锁存器151至153的恢复时钟信号RCLK的生成中电压VA-VB、VB-VC和VC-VA的过零定时的离差。
如上所述，在一个或多个实施例中，识别在接收当前符号时以及在接收先前符号时的电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”，以及基于识别结果来控制延迟补偿电路131、132和133的延迟时间。在这样的实施例中，可以实现补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）的生成中的过零定时的离差的进一步补偿。在一个或多个实施例中，接收器设备2通过基于像这样生成的单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）生成恢复时钟信号RCLK来有效地扩大数据有效窗口。
在一个或多个实施例中，如图11中图示，修改延迟补偿电路131、132和133的配置。在一个或多个实施例中，图11中图示的接收器设备2的其余部分与图9中图示的接收器设备2类似地配置。
在一个或多个实施例中，延迟补偿电路131附加地包括连接到延迟电路221的输出的延迟电路231，所述延迟电路231具有延迟时间DC。在一个或多个实施例中，选择器241包括四个输入D0至D3。在一个或多个实施例中，选择器241的输入D0连接到延迟电路171的输出，输入D1连接到延迟电路211的输出，输入D2连接到延迟电路221的输出，以及输入D3连接到延迟电路231的输出。在一个或多个实施例中，像这样配置的延迟补偿电路131向从延迟电路171输出的延迟的单端信号Dly（A-B）给予延迟时间0、DA、DA+DB、DA+DB+DC中选择的一个。
在一个或多个实施例中，类似地配置延迟补偿电路132和133。延迟补偿电路132附加地包括具有延迟时间DC的延迟电路232，并且延迟补偿电路133附加地包括具有延迟时间DC的延迟电路233。在一个或多个实施例中，选择器242和243均包括四个输入D0至D3。在一个或多个实施例中，选择器242的输入D0连接到延迟电路172的输出，输入D1连接到延迟电路212的输出，输入D2连接到延迟电路222的输出，以及输入D3连接到延迟电路232的输出。在一个或多个实施例中，选择器243的输入D0连接到延迟电路173的输出，输入D1连接到延迟电路213的输出，输入D2连接到延迟电路223的输出，以及输入D3连接到延迟电路233的输出。在一个或多个实施例中，像这样配置的延迟补偿电路132和133向分别从延迟电路172和173输出的延迟的单端信号Dly（B-C）和Dly（C-A）给予延迟时间0、DA、DA+DB、DA+DB+DC中选择的一个。
在一个或多个实施例中，延迟补偿电路131、132和133被配置成取决于相应的差分接收器121至123的输入信号的电位差以及过零定时的离差来补偿差分接收器121至123的延迟的变化。在一个或多个实施例中，如图12中图示，差分接收器121至123的延迟取决于电压VA-VB、VB-VC和VC-VA是“弱”还是“强”而变化。在一个或多个实施例中，差分接收器121至123的延迟的变化的补偿进一步扩大了数据有效窗口。
在一个或多个实施例中，当在接收当前符号时的电压VA-VB、VB-VC和VC-VA是“弱”时，在接收当前符号时的差分接收器121至123的延迟可能增加，以及当在接收当前符号时的电压VA-VB、VB-VC和VC-VA是“强”时，在接收当前符号时的差分接收器121至123的延迟可能减少。另外，差分接收器121至123的延迟可能受到在接收先前符号时的电压VA-VB、VB-VC和VC-VA影响，尽管先前符号的影响可能小于当前符号的影响。在一个或多个实施例中，当在接收先前符号时的电压VA-VB、VB-VC和VC-VA是“弱”时，差分接收器121至123的延迟增加，以及当在接收先前符号时的电压VA-VB、VB-VC和VC-VA是“强”时，差分接收器121至123的延迟减少。
总之，在一个或多个实施例中，当在接收当前符号时的电压VA-VB、VB-VC和VC-VA是“弱”时，差分接收器121至123的延迟最大。这样的延迟在后文中可被称为“大”。在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VA-VB、VB-VC和VC-VA是“强”时，差分接收器121至123的延迟最小。这样的延迟在后文中可被称为“小”。在一个或多个实施例中，当在接收当前符号时的电压VA-VB、VB-VC和VC-VA是“强”以及当在接收先前符号时的电压VA-VB、VB-VC和VC-VA是“弱”时，差分接收器121至123的延迟是中等的。这样的延迟在后文中可被称为“中”。在一个或多个实施例中，接收器设备2如下所述操作以补偿差分接收器121至123的延迟的上述变化。
在一个或多个实施例中，如图13中图示，基于在接收先前符号时的电压VA-VB、VB-VC和VC-VA以及在接收当前符号时的电压VA-VB、VB-VC和VC-VA来控制延迟补偿电路131、132和133的延迟时间，如图10中图示的操作的情况。在一个或多个实施例中，不同于图10的实施例中图示的操作，延迟补偿电路131、132和133的延迟时间从0、DA、DA+DB和DA+DB+DC中选择。
在一个或多个实施例中，当在接收先前符号时的电压VA-VB是“强”以及在接收当前符号时的电压VA-VB是“弱”时，电压VA-VB的过零定时是“慢”，其是最晚的定时，以及差分接收器121的延迟是“大”，其是最大的延迟。在这样的实施例中，延迟补偿电路131的延迟时间因此被设定为0，其是最小的延迟。在一个或多个实施例中，从XOR电路251输出的先前符号状态信号Weak_P（A-B）被设定为“0”，以及从XOR电路261输出的当前符号状态信号Weak_C（A-B）被设定为“1”。在一个或多个实施例中，选择器241因此选择输入D0并输出被输入到输入D0的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为0。
在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VA-VB均是“弱”时，电压VA-VB的过零定时是“中”，以及差分接收器121的延迟是“大”。在这样的实施例中，延迟补偿电路131的延迟时间因此被设定为DA，其是第二小的延迟。在一个或多个实施例中，分别从XOR电路251和261输出的先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）二者都被设定为“1”。在一个或多个实施例中，选择器241因此选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为DA。
在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VA-VB均是“强”时，电压VA-VB的过零定时是“中”，以及差分接收器121的延迟是“小”，其是最小的延迟。在这样的实施例中，延迟补偿电路131的延迟时间因此设定为DA+DB，其是第二大的延迟。在一个或多个实施例中，分别从XOR电路251和261输出的先前符号状态信号Weak_P（A-B）和当前符号状态信号Weak_C（A-B）均被设定为“0”。选择器241选择输入D2并输出被输入到输入D2的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为DA+DB。
在一个或多个实施例中，当在接收先前符号时的电压VA-VB是“弱”以及在接收当前符号时的电压VA-VB是“强”时，电压VA-VB的过零定时是“快”，其是最早的定时，以及差分接收器121的延迟是“中”。在此情况下，在一个或多个实施例中，延迟补偿电路131的延迟时间被设定为DA+DB+DC，其是最大的延迟。在一个或多个实施例中，从XOR电路251输出的先前符号状态信号Weak_P（A-B）被设定为“1”，并且从XOR电路261输出的当前符号状态信号Weak_C（A-B）被设定为“0”。在一个或多个实施例中，选择器241因此选择输入D3并输出被输入到输入D3的单端信号来作为补偿单端信号Comp（A-B）。这导致由延迟补偿电路131施加到延迟的单端信号Dly（A-B）的延迟时间被设定为DA+DB+DC。
在一个或多个实施例中，在补偿的单端信号Comp（A-B）的生成中，上述操作有效地补偿电压VA-VB的过零定时的离差，并进一步补偿差分接收器121的延迟时间的变化。
在一个或多个实施例中，类似地控制延迟补偿电路132的延迟时间。在一个或多个实施例中，当在接收先前符号时的电压VB-VC是“强”以及在接收当前符号时的电压VB-VC是“弱”时，延迟补偿电路132的选择器242选择输入D0并输出被输入到输入D0的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为0。
在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VB-VC均是“弱”时，选择器242选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为DA。
在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VB-VC均是“强”时，选择器242选择输入D2并输出被输入到输入D2的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为DA+DB。
在一个或多个实施例中，当在接收先前符号时的电压VB-VC是“弱”以及在接收当前符号时的电压VB-VC是“强”时，选择器242选择输入D3并输出被输入到输入D3的单端信号来作为补偿单端信号Comp（B-C）。这导致由延迟补偿电路132施加到延迟的单端信号Dly（B-C）的延迟时间被设定为DA+DB+DC。
在一个或多个实施例中，类似地控制延迟补偿电路133的延迟时间。在一个或多个实施例中，当在接收先前符号时的电压VC-VA是“强”以及在接收当前符号时的电压VC-VA是“弱”时，延迟补偿电路133的选择器243选择输入D0并输出被输入到输入D0的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为0。
在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VC-VA均是“弱”时，选择器243选择输入D1并输出被输入到输入D1的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为DA。
在一个或多个实施例中，当在接收先前符号和在接收当前符号二者时的电压VC-VA均是“强”时，选择器243选择输入D2并输出被输入到输入D2的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为DA+DB。
在一个或多个实施例中，当在接收先前符号时的电压VC-VA是“弱”以及在接收当前符号时的电压VC-VA是“强”时，选择器243选择输入D3并输出被输入到输入D3的单端信号来作为补偿单端信号Comp（C-A）。这导致由延迟补偿电路133施加到延迟的单端信号Dly（C-A）的延迟时间被设定为DA+DB+DC。
在一个或多个实施例中，补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）从延迟补偿电路131、132和133通过上述操作供应给时钟恢复电路16。在一个或多个实施例中，时钟恢复电路16基于从延迟补偿电路131、132和133输出的补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）来生成恢复时钟信号RCLK。
如上所述，在一个或多个实施例中，识别在接收当前符号时以及在接收先前符号时的电压VA-VB、VB-VC和VC-VA中的每一个是“弱”还是“强”，以及基于识别结果从0、DA、DA+DB、DA+DB+DC之中选择延迟补偿电路131、132和133的延迟时间。这实现了对差分接收器121、122和123的延迟的变化的补偿以及在补偿单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）的生成中对过零定时的离差的补偿。在一个或多个实施例中，接收器设备2通过基于像这样生成的单端信号Comp（A-B）、Comp（B-C）和Comp（C-A）来生成恢复时钟信号RCLK来有效地扩大数据有效窗口。
可以基于差分接收器121至123的属性来修改由延迟补偿电路131、132和133给出的延迟时间。在一个或多个实施例中，当差分接收器121至123被配置成使得其延迟随着电压VA-VB、VB-VC和VC-VA的绝对值的减小而减小，在接收先前和当前符号时的电压VA-VB、VB-VC和VC-VA与由延迟补偿电路131、132和133给出的延迟时间之间的关系可以根据图13中图示的关系修改。在一个或多个实施例中，由延迟补偿电路131、132和133给出的延迟时间可以通过修改分别定义选择器241、242和243的操作的真值表来修改。
尽管已经具体描述了本公开的各种实施例，但是可以利用各种修改来实现本文中描述的技术。尽管上述实施例记载了支持MIPI C-PHY标准的数据通信系统（其中通过三条导线A、B和C执行数据通信，所述导线中的每一个被允许取三个电位），但上述实施例中描述的技术可以用在其中通过四条或更多导线执行数据通信的数据通信系统中，或者用在其中每条导线被允许取四个或更多电位的数据通信系统中。

Claims (17)

1.一种接收器设备，包括：
第一差分接收器，其被配置成基于三个或更多导线中的第一导线和第二导线之间的电压来输出第一单端信号；
第一延迟补偿电路，其被配置成通过延迟所述第一单端信号来生成第一补偿单端信号；
时钟恢复电路，其被配置成至少部分地基于所述第一补偿单端信号来生成恢复时钟信号；以及
第一锁存电路，其被配置成与所述恢复时钟信号同步地锁存所述第一补偿单端信号，
其中在接收第一符号时使用的所述第一延迟补偿电路的延迟时间至少部分地基于在接收在所述第一符号之前发送的第二符号时所述第一导线和所述第二导线之间的电压。
2.根据权利要求1所述的接收器设备，其中在接收所述第一符号时使用的所述第一延迟补偿电路的所述延迟时间至少部分地基于在接收所述第二符号时所述第一导线和所述第二导线之间的所述电压是处于第一状态还是第二状态，以及
其中所述第二状态中的所述第一导线和第二导线之间的所述电压的绝对值小于所述第一状态中的所述第一导线和第二导线之间的所述电压的绝对值。
3.根据权利要求1所述的接收器设备，还包括：
第二差分接收器，其连接到所述三个或更多导线中的所述第二导线和第三导线，并配置成输出第二单端信号；以及
第三差分接收器，其连接到所述第三导线和所述第一导线，并配置成输出第三单端信号，以及
其中所述第一延迟补偿电路的所述延迟时间至少部分地基于所述第二单端信号和所述第三单端信号。
4.根据权利要求1所述的接收器设备，其中根据移动工业处理器接口(MIPI)C-PHY标准生成的信号被供应给所述第一导线和所述第二导线。
5.根据权利要求1所述的接收器设备，还包括：
第二接收器，其被配置成基于所述三个或更多导线中的所述第二导线和第三导线之间的电压来输出第二单端信号；
第三接收器，其被配置成基于所述第三导线和所述第一导线之间的电压来输出第三单端信号；
第二延迟补偿电路，其被配置成通过延迟所述第二单端信号来生成第二补偿单端信号；以及
第三延迟补偿电路，其被配置成生成延迟所述第三单端信号的第三补偿单端信号，
其中在接收所述第一符号时使用的所述第二延迟补偿电路的延迟时间至少部分地基于在接收所述第二符号时所述第二导线和所述第三导线之间的电压，以及
其中在接收所述第一符号时使用的所述第三延迟补偿电路的延迟时间至少基于在接收所述第二符号时所述第三导线和所述第一导线之间的电压。
6.根据权利要求5所述的接收器设备，还包括：
第一保持延迟电路，其被配置成通过延迟所述第一补偿单端信号来生成第一先前符号单端信号；
第二保持延迟电路，其被配置成通过延迟所述第二补偿单端信号来生成第二先前符号单端信号；以及
第三保持延迟电路，其被配置成通过延迟所述第三补偿单端信号来生成第三先前符号单端信号，
其中所述第一延迟补偿电路的所述延迟时间至少部分地基于所述第二先前符号单端信号和所述第三先前符号单端信号。
7.根据权利要求6所述的接收器设备，其中所述第一延迟补偿电路的所述延迟时间至少部分地基于所述第二先前符号单端信号和所述第三先前符号单端信号的异或。
8.根据权利要求6所述的接收器设备，其中所述第二延迟补偿电路的所述延迟时间至少部分地基于所述第三先前符号单端信号和所述第一先前符号单端信号，以及
其中所述第三延迟补偿电路的所述延迟时间至少部分地基于所述第一先前符号单端信号和所述第二先前符号单端信号。
9.根据权利要求8所述的接收器设备，其中所述第二延迟补偿电路的所述延迟时间至少部分地基于所述第三先前符号单端信号和所述第一先前符号单端信号的异或，以及
其中所述第三延迟补偿电路的所述延迟时间至少部分地基于所述第一先前符号单端信号和所述第二先前符号单端信号的异或。
10.根据权利要求5所述的接收器设备，其中在接收所述第一符号时使用的所述第二延迟补偿电路的所述延迟时间至少部分地基于在接收所述第一符号时所述第二导线和所述第三导线之间的电压，以及
其中在接收所述第一符号时使用的所述第三延迟补偿电路的所述延迟时间至少部分地基于在接收所述第一符号时所述第三导线和所述第一导线之间的电压。
11.根据权利要求10所述的接收器设备，还包括：
第一保持延迟电路，其被配置成通过延迟所述第一补偿单端信号来生成第一先前符号单端信号；
第二保持延迟电路，其被配置成通过延迟所述第二补偿单端信号来生成第二先前符号单端信号；以及
第三保持延迟电路，其被配置成通过延迟所述第三补偿单端信号来生成第三先前符号单端信号，
其中所述第一延迟补偿电路的所述延迟时间至少部分地基于所述第二单端信号、所述第三单端信号、所述第二先前符号单端信号和所述第三先前符号单端信号。
12.根据权利要求11所述的接收器设备，其中所述第一延迟补偿电路的所述延迟时间至少部分地基于所述第二单端信号和所述第三单端信号的异或，以及所述第二先前符号单端信号和所述第三先前符号单端信号的异或。
13.根据权利要求11所述的接收器设备，其中基于所述第二单端信号、所述第三单端信号、所述第二先前符号单端信号和所述第三先前符号单端信号来从四个延迟时间之中选择所述第一延迟补偿电路的所述延迟时间。
14.根据权利要求11所述的接收器设备，其中所述第二延迟补偿电路的所述延迟时间至少部分地基于所述第三单端信号、所述第一单端信号、所述第三先前符号单端信号和所述第一先前符号单端信号，以及
其中所述第三延迟补偿电路的所述延迟时间至少部分地基于所述第一单端信号、所述第二单端信号、所述第一先前符号单端信号和所述第二先前符号单端信号。
15.根据权利要求1所述的接收器设备，其中在接收所述第一符号时使用的所述第一延迟补偿电路的所述延迟时间还基于在接收所述第一符号时所述第一导线和所述第二导线之间的电压。
16.根据权利要求15所述的接收器设备，其中在接收所述第一符号时使用的所述第一延迟补偿电路的所述延迟时间至少部分地基于在接收所述第一符号时所述第一导线和所述第二导线之间的所述电压以及在接收所述第二符号时第一导线和所述第二导线之间的所述电压是处于第一状态还是第二状态，以及
其中所述第二状态中的所述第一导线和所述第二导线之间的所述电压的绝对值小于所述第一状态中的所述第一导线和所述第二导线之间的所述电压的绝对值。
17.一种数据接收方法，包括：
基于第一导线和第二导线之间的电压来输出第一单端信号；
通过延迟所述第一单端信号来生成第一补偿单端信号；
基于所述第一补偿单端信号来生成恢复时钟信号；以及
与所述恢复时钟信号同步地锁存所述第一补偿单端信号，
其中生成所述第一补偿单端信号包括：基于在接收在第一符号之前发送的第二符号时所述第一导线和所述第二导线之间的电压，控制在接收所述第一符号时生成所述第一补偿单端信号时施加到所述第一单端信号的延迟时间。
CN201910155340.4A 2018-03-02 2019-03-01 用于数据接收的设备和方法 Active CN110224805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-037738 2018-03-02
JP2018037738A JP7058146B2 (ja) 2018-03-02 2018-03-02 受信装置及びデータ受信方法

Publications (2)

Publication Number Publication Date
CN110224805A CN110224805A (zh) 2019-09-10
CN110224805B true CN110224805B (zh) 2024-04-30

Family

ID=67767793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910155340.4A Active CN110224805B (zh) 2018-03-02 2019-03-01 用于数据接收的设备和方法

Country Status (3)

Country Link
US (1) US10972317B2 (zh)
JP (1) JP7058146B2 (zh)
CN (1) CN110224805B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088807A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027085A (en) * 1989-10-03 1991-06-25 Analog Devices, Inc. Phase detector for phase-locked loop clock recovery system
CN1393993A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 延迟补偿电路
TW200742263A (en) * 2007-01-29 2007-11-01 Via Tech Inc Apparatus and method for locking out a source synchronous strobe receiver
CN102118244A (zh) * 2010-01-06 2011-07-06 Lsi公司 具有步进延迟预补偿的自适应时钟恢复
US9531572B1 (en) * 2015-07-13 2016-12-27 SK Hynix Inc. Interface circuit for high speed communication and system including the same
JP2017112427A (ja) * 2015-12-14 2017-06-22 シナプティクス・ジャパン合同会社 受信回路、表示ドライバ及び表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8135283B2 (en) * 2009-04-07 2012-03-13 Ciena Corporation Clock recovery with channel coefficients
US9215063B2 (en) 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
US9473291B2 (en) 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
US10742390B2 (en) 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US10763901B2 (en) 2016-12-14 2020-09-01 Sony Semiconductor Solutions Corporation Transmission device, transmission method, and communication system
US10469214B1 (en) * 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027085A (en) * 1989-10-03 1991-06-25 Analog Devices, Inc. Phase detector for phase-locked loop clock recovery system
CN1393993A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 延迟补偿电路
TW200742263A (en) * 2007-01-29 2007-11-01 Via Tech Inc Apparatus and method for locking out a source synchronous strobe receiver
CN102118244A (zh) * 2010-01-06 2011-07-06 Lsi公司 具有步进延迟预补偿的自适应时钟恢复
US9531572B1 (en) * 2015-07-13 2016-12-27 SK Hynix Inc. Interface circuit for high speed communication and system including the same
CN106354679A (zh) * 2015-07-13 2017-01-25 爱思开海力士有限公司 用于高速通信的接口电路和包括其的系统
JP2017112427A (ja) * 2015-12-14 2017-06-22 シナプティクス・ジャパン合同会社 受信回路、表示ドライバ及び表示装置

Also Published As

Publication number Publication date
JP2019153921A (ja) 2019-09-12
US10972317B2 (en) 2021-04-06
CN110224805A (zh) 2019-09-10
US20190273638A1 (en) 2019-09-05
JP7058146B2 (ja) 2022-04-21

Similar Documents

Publication Publication Date Title
JP6068193B2 (ja) 受信装置及び送受信システム
US10742390B2 (en) Method of improving clock recovery and related device
US9148198B1 (en) Programmable pre-emphasis circuit for MIPI C-PHY
US9313058B2 (en) Compact and fast N-factorial single data rate clock and data recovery circuits
KR100868299B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JP6219538B2 (ja) 複数のワイヤデータ信号のためのクロック復元回路
CN110232886B (zh) 两级判决反馈均衡器和包括两级判决反馈均衡器的显示器
US9813188B2 (en) Transmitting circuit, communication system, and communication method
JP2018046489A (ja) 半導体装置
US9722590B1 (en) Skew adjustment circuit, semiconductor device, and skew calibration method
KR20060034204A (ko) 데이터 전송 장치 및 데이터 전송 방법
CN110224805B (zh) 用于数据接收的设备和方法
GB2456517A (en) Serial data communication circuit for use with transmission lines using both data and clock to enable recovery of data synchronously
TW202236106A (zh) 使用固有半速率操作的c-phy資料觸發邊緣產生
US20190007056A1 (en) Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit
JP7324896B2 (ja) 受信装置及びデータ受信方法
EP2775680B1 (en) Sending and Receiving System, Method of Sending and Receiving, and Receiving Apparatus
CN109428844B (zh) 通信装置及通信方法
US10033525B2 (en) Transmission device and signal processing method
KR20090101053A (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
KR102265187B1 (ko) 클럭 복구 회로
KR102513739B1 (ko) Mipi d-phy 고속 송신기의 이퀄라이징 시스템
KR101633471B1 (ko) 전압 모드 드라이버 출력 데이터 신호의 이퀄라이징 방법 및 이를 이용하는 드라이버 회로
US8855178B2 (en) Signal transmitter and signal transmitting method for transmitting specific data bit with different predetermined voltage levels
US20040198267A1 (en) Methods and apparatus for equalization in single-ended chip-to-chip communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant