DE102011116585B4 - Verfahren und Vorrichtung zur Regelung der Abtastphase - Google Patents

Verfahren und Vorrichtung zur Regelung der Abtastphase Download PDF

Info

Publication number
DE102011116585B4
DE102011116585B4 DE201110116585 DE102011116585A DE102011116585B4 DE 102011116585 B4 DE102011116585 B4 DE 102011116585B4 DE 201110116585 DE201110116585 DE 201110116585 DE 102011116585 A DE102011116585 A DE 102011116585A DE 102011116585 B4 DE102011116585 B4 DE 102011116585B4
Authority
DE
Germany
Prior art keywords
sampling
difference
samples
difference error
phases
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE201110116585
Other languages
English (en)
Other versions
DE102011116585A1 (de
Inventor
Jürgen Helmschmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE201110116585 priority Critical patent/DE102011116585B4/de
Priority to CN201210399559.7A priority patent/CN103067153B/zh
Priority to US13/655,933 priority patent/US9065629B2/en
Publication of DE102011116585A1 publication Critical patent/DE102011116585A1/de
Application granted granted Critical
Publication of DE102011116585B4 publication Critical patent/DE102011116585B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Verfahren zur Steuerung der Abtastphase eines durch Abtastung zu regenerierenden Signals mit den Schritten: – n-faches Überabtasten des Signals mit n ≥ 3, um n Abtastwerte A(i) zu n Abtastphasen AP(i) pro Periodendauer T des Signals zu erhalten mit i = 0, 1, ... n – 1, wobei jeder Abtastwert A(i) entweder einen Wert logisch ”1” oder logisch ”0” aufweist; – jeweiliges Ermitteln von Differenzfehlern Delta(i, i + m) = A(i + m) – A(i) zwischen wenigstens zwei jeweiligen Abtastwerten A(i + m) und A(i) für wenigstens zwei verschiedene i aus i = 0, 1, ... n – 2 und wenigstens ein m mit m ≥ 1 mit m + i ≤ n, wobei ermittelt wird, dass ein Differenzfehler vorliegt, wenn die wenigstens zwei jeweiligen Abtastwerte A(i + m) und A(i) keinen übereinstimmenden logischen Wert ”1” oder ”0” aufweisen; – jeweiliges fortlaufendes Aufsummieren der Differenzfehler Delta(i, i + m) für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n; – jeweiliges Bilden zeitlich gleitender Differenzfehlerdurchschnitte SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n über eine vorbestimmte Anzahl von Abtastperioden T'; – Vergleichen der wenigstens zwei zeitlich gleitenden Differenzfehlerdurchschnitte SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n, um wenigstens ein Vergleichsergebnis zu erhalten; – Verwenden des wenigstens einen Vergleichsergebnisses zur Entscheidung, bei welcher der n Abtastphasen AP(i) die Abtastwerte im Mittel am wenigsten von den tatsächlichen Signalwerten abweichen, das heißt, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.

Description

  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Abtastphasenregelung bei der Regenerierung von Signalen. Insbesondere betrifft die Erfindung ein Verfahren und eine Vorrichtung, insbesondere Schaltung, zur Steuerung der Abtastphase.
  • Im Folgenden wird die Erfindung zu Illustrationszwecken unter anderem mit Bezug auf ein Verfahren und eine Vorrichtung zur Reduzierung der Bitfehlerrate in seriellen Kommunikationssystemen durch ein adaptives Phasenfolgesystem – insbesondere mit Bezug auf eine DigRF-Schnittstelle – beschrieben.
  • Jedoch ist die Erfindung nicht auf derartige Ausführungsformen beschränkt, sondern kann im Zusammenhang mit der Abtastphasenregelung bei der Regenerierung beliebiger Signale durch Überabtastung Anwendung finden. Ein zentraler Anwendungsbereich ist jedoch die Abtastphasenregelung für die Daten- und Taktrückgewinnung für Empfänger von seriellen Kommunikationssignalen.
  • Beim Empfangen von Daten über serielle Kommunikationskanäle treten unter realen Empfangsbedingungen praktisch immer mehr oder weniger Bitfehler auf. Das heißt, die ursprünglichen Werte der Daten können vom Empfänger nicht fehlerfrei zurückgewonnen werden.
  • Die sich ergebende Bitfehlerrate ist typischerweise am geringsten, wenn der Empfänger die Daten mit einer zurückgewonnenen, der Sendertaktrate entsprechenden Taktrate abtastet, dass heißt zum Zeitpunkt des Aufsynchronisierens des Empfängertaktes auf die Taktrate der über den Kanal gesandten Daten. Mit zunehmender Übertragungslänge ohne Neusynchronisation zwischen Sendertaktrate und Empfängertaktrate nimmt die durchschnittliche Bitfehlerrate zu.
  • Bei einer bestehenden DigRF-Schnittstelle basiert die Erzielung einer niedriger Bitfehlerrate bislang auf einem Überabtasten (engl. „Oversampling”) des Datensignals an bis zu sechs Abtastphasen. Das Überabtasten bedeutet, dass das Datensignal zu mehreren Abtastzeitpunkten während einer Bitperiodendauer T des Datensignals abgetastet wird. Das heißt, bei 6-fachem Überabtasten findet ein Abtasten des Datensignals zu sechs aufeinanderfolgenden Zeitpunkten innerhalb einer Bitperiode statt.
  • Bei Vernachlässigung der Einflüsse des Phasenrauschens haben die Abtastzeitpunkte innerhalb einer Bitperioden gleichmäßig verteilte zeitliche Abstände zueinander. Im Falle von sechs genutzten Abtastphasen entspricht dieser zeitliche Abstand einem Phasenversatz von T / 6 oder 60°, im Falle von vier genutzten Abtastphasen T / 4 oder 90°.
  • Bei einer MIPI® DigRF-Schnittstelle (Mobile Industry Processor Interface) werden Daten im Layer 1 mittels Datenrahmen (engl. Frames) übertragen, wobei die Frames eine stets gleiche Synchronisationssequenz, einen Rahmenkopf (engl. Header) – welcher unter anderem die Länge des Frames bestimmt – sowie die daraus resultierenden und folgenden Nutzdaten (engl. Payload) umfassen.
  • Die invariable Synchronisationssequenz am Anfang eines Frames ermöglicht es somit zu prüfen, auf der Basis welcher Abtastphasen die folglich empfängerseitig bekannten Daten der Synchronisationssequenz detektiert werden können. Aus diesen Abtastphasen wird die innerhalb der Bitperiodendauer T möglichst mittigste ausgewählt. In der Regel entspricht dies auch jener Abtastphase, zu deren Abtastzeitpunkt die Spannungsdifferenz der beiden differentiellen Übertragungssignale – welche die Daten repräsentieren – am größten und damit die Möglichkeit einer Fehlinterpretation des differentiellen Signals am geringsten ist. DigRF-Systeme im Speziellen nutzen dabei das Konzept der Differenzsignalisierung (engl. Low Voltage Differential Signaling). Bei diesem wird eine logische „1” durch eine positive Spannungsdifferenz der auf den beiden Übertragungssignalen anliegenden Spannungen, eine logische „0” entsprechend durch eine negative Spannungsdifferenz dargestellt.
  • Während der fortgesetzten Übertragung des Frames findet keine weitere Fehlerkorrektur auf der Ebene des Layer 1 statt, welche über die obige Auswahl der Referenzabtastphase hinausgeht. Somit kann ein sich verschlechterndes Datensignal mitunter nicht erkannt werden. Die Verschlechterung des Datensignals kann dabei auf einer Vielzahl von Effekten beruhen, wie zunehmendem Phasenversatz, höherem Phasenrauschen, auch Jitter genannt, der einzelnen Abtastzeitpunkte oder einem sich verringerndem Öffnungswinkel im Augendiagramm des Datensignals.
  • Infolgedessen können Fehler auf Empfängerseite nur durch redundante Fehlerkorrekturcodes wie zum Beispiel Reed-Solomon-Codes auf höherer Protokollebene oder durch Neuanforderung des fehlerbehafteten Frames – ebenfalls auf höherer Protokollebene – behoben werden.
  • Außerdem erweist sich in der Praxis die wie oben ermittelte Referenzabtastphase in Abhängigkeit der unterschiedlichen genannten Beeinträchtigungen des Datensignals nicht immer als die bestmögliche Abtastphase.
  • Aus diesen sowie weiteren Gründen gibt es einen Bedarf für die vorliegende Erfindung.
  • In der DE 692 30 337 T2 ist eine Vorrichtung und ein Verfahren zur Taktrückgewinnung beschrieben, bei dem zunächst unter mehreren analogen Abtastwerten eines Signals der analog einen ”maximalen” Wert aufweisende Abtastwert ermittelt, und daraufhin der Gradient auf beiden Seiten einer – abzuschätzenden – ”Spitze” des abgetasteten Signals berechnet wird.
  • Gemäß der Erfindung wird ein Verfahren zur Steuerung der Abtastphase mit den Merkmalen des unabhängigen Anspruchs 1, und eine Schaltung zur Steuerung der Abtastphase mit den Merkmalen des unabhängigen Anspruchs 12 zur Verfügung gestellt.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Insbesondere werden Vorrichtungen und Verfahren zur Steuerung der Abtastphase bei der Regenerierung von Signalen bereitgestellt, wie diese im Wesentlichen im Zusammenhang mit wenigstens einer der Zeichnungen dargestellt und/oder beschrieben werden und umfassend in der nachfolgenden Beschreibung und den Patentansprüchen dargelegt sind.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden ausführlichen Beschreibung, welche auf die beigefügten Zeichnungen Bezug nimmt, die – wiederum lediglich zur Illustration der vorliegenden Erfindung – Ausführungsbeispiele zeigen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen sind beigefügt, um ein weitergehendes Verständnis der Erfindung zu ermöglichen. Sie stellen einen Teil der Offenbarung der Erfindung dar. Die Zeichnungen erläutern Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erklären. Weitere Ausführungsbeispiele sowie viele der damit bezweckten Vorteile der vorliegenden Erfindung werden wegen deren einfacherer Verständlichkeit unter Bezugnahme auf die folgende ausführliche Beschreibung leicht ersichtlich.
  • 1 zeigt im Zusammenhang mit einer Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals, das genannte Datensignal als schematisches Auge in einem vereinfachten Augendiagramm, welches bei vier Abtastphasen pro Bitperiode abgetastet wird, wobei die vier Abtastphasen konstantes Phasenrauschen und eine konstante Phasenverschiebungsrate bezüglich des Datensignals aufweisen und das Datensignal eine gleichbleibende Öffnung des Auges im vereinfachten Augendiagramm aufweist. Als Phasenverschiebungsrate wird dabei unter anderem das Frequenzdelta zwischen der Referenzfrequenz, mit der die Daten gesendet und der Empfängerfrequenz angenommen. In einer als ideal angenommenen Sender-Empfänger-Konstellation betrüge diese null;
  • 2 zeigt ein Ausführungsbeispiel für eine Schaltung zur Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals mit einem Schieberegister zur Nachverfolgung einer Historie von Differenzfehlern zwischen Abtastwerten bezogen auf ein vorbestimmtes Paar von benachbarten Abtastphasen und einer Ansteuerschaltung für ein Zählregister zum Aufsummieren der entsprechenden Differenzfehler;
  • 3 zeigt im Zusammenhang mit einer Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals, das genannte Datensignal als schematisches Auge in einem vereinfachten Augendiagramm, welches bei vier Abtastphasen pro Bitperiode abgetastet wird, wobei die vier Abtastphasen zunehmendes Phasenrauschen und keine Phasenverschiebungsrate bezüglich des Datensignals aufweisen und das Datensignal eine gleichbleibende Öffnung des Auges im vereinfachten Augendiagramm aufweist;
  • 4 zeigt im Zusammenhang mit einer Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals, das genannte Datensignal als schematisches Auge in einem vereinfachten Augendiagramm, welches bei vier Abtastphasen pro Bitperiode abgetastet wird, wobei die vier Abtastphasen konstantes Phasenrauschen und keine Phasenverschiebungsrate bezüglich des Datensignals aufweisen und das Datensignal eine sich verkleinernde Öffnung des Auges im vereinfachten Augendiagramm aufweist; und
  • 5 zeigt ein Ausführungsbeispiel für ein Verfahren zur Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals basierend auf Überabtasten des Datensignals und dem Vergleich wenigstens zweier Differenzfehlerraten bezogen auf wenigstens zwei unterschiedliche Abtastphasenpaare.
  • AUSFÜHRLICHE BESCHREIBUNG EINES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS DER ERFINDUNG
  • Die nachfolgende ausführliche Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, die einen Teil der Offenbarung der Erfindung bilden und in denen zur Illustration spezielle Ausführungsbeispiele dargestellt sind, durch welche sich die Erfindung beispielhaft praktisch umsetzten lässt. Es ist selbstverständlich, dass andere Ausführungsbeispiele Verwendung finden und strukturelle oder andere Veränderungen vorgenommen werden können, ohne dass der Schutzbereich der vorliegenden Erfindung verlassen wird. Die nachfolgende ausführliche Beschreibung ist daher nicht in beschränkender Weise zu verstehen. Vielmehr ist der Schutzbereich der vorliegenden Erfindung lediglich durch die beigefügten Patentansprüche definiert.
  • Ausführungsformen der Erfindung ermöglichen eine Reduzierung oder Vermeidung von auf der Empfängerseite fehlerhaft detektierten Bits auf dem Übertragungskanal durch adaptive Nachsteuerung der genannten Abtastphasen. Ferner erlaubt eine solche Nachsteuerung der Abtastphasen eine Reduzierung der durch Phasenjitter oder auch Phasenrauschen verursachten Übertragungsfehler.
  • Jitter, Phasenjitter oder auch Phasenrauschen ist die sich über die Zeit verändernde Differenz zwischen einer tatsächlichen und idealen Phasenlage, das heißt zwischen einer tatsächlichen und idealen Nulldurchgang einer harmonischen Schwingung oder eines periodischen Signals.
  • Weiterhin sind Ausführungsformen – zum Beispiel in Form einer entsprechenden Schaltung – in der Lage, den Betrag eines Frequenzunterschiedes zwischen der Referenzfrequenz, mit der die Daten versendet werden, und der Referenzfrequenz der Empfängerseite zu bestimmen. Dadurch kann ein weiterer Regelungsparameter für den spannungsgesteuerten Oszillator erhalten werden, auf welchem das Empfängertaktsignal basiert.
  • Befinden sich Sender und Empfänger eines Kommunikationssystems beispielsweise in unterschiedlichen Bereichen eines Automobils und herrschen in diesen Bereichen unterschiedliche Umgebungsbedingungen, vor allem unterschiedliche Temperaturen, so lassen sich diese über eine entsprechend eingerichtete Schaltung gemäß einer Ausführungsform rekonstruieren.
  • Derartige Ausführungsformen können somit auch als Sensor zur Frühwarnung vor Systemausfällen aufgrund extremer Umgebungsbedingungen dienen.
  • Auf der Basis einer gesteuerten zeitlich wechselnden Verschlechterung und Verbesserung des Augensignals kann zum normalen Datenübertragungskanal ein zweiter, orthogonaler Datenkanal aufgebaut werden, welcher parallel zu den gesendeten Nullen und Einsen über die vorgegebene manipulierte Qualität des Auges zusätzliche Nutzdateninformation überträgt. Denkbar ist hier in diesem Datenkanal zusätzliche Nutzdatenbits zu codieren, um so die Gesamtrate der übertragenen Daten zu erhöhen, ebenso wie eine Codierung von Check- oder Fehlerkorrekturbits in diesem zusätzlichen Kanal.
  • Dies wird erreicht durch Vergleich der Abtastwerte bei einer Referenzabtastphase mit den benachbarten, zu Anfang des Frames ebenfalls synchronisierten Abtastphasen, aber auch durch Vergleich mit anfänglich nicht synchronisierten Abtastphasen. Bestimmte Ausführungsformen ermöglichen zudem die Konstanz des Betrags des Phasenrauschens zu messen.
  • In diesem Sinne ermöglichen Ausführungsformen die Verwendung einfacherer und damit kostengünstigerer Oszillatoren, Schwingquarze sowie PLL-Schaltungen für Schaltungen zur Rückgewinnung von Signalen.
  • Wie oben bereits angedeutet wird in einer bisherigen Implementierung zur Regelung der Abtastphase versucht, die Synchronisierungssequenz am Anfang eines gesendeten Frames in den Abtastwerten zu detektieren, die im Bezug auf jede einzelne der Abtastphasen ermittelt wurden. Von den Abtastphasen, in deren Abtastwerten die Synchronisationssequenz erfolgreich detektiert wurde, wird die mittigste und damit die Abtastphase ausgewählt, die als zentral in der Bitperiode angesehen werden kann. Die Schaltungsteile zur Ermittlung von Abtastwerten bei den nicht ausgewählten Abtastphasen werden bis zum Ende des Frames abgeschaltet.
  • Bei Schaltungen im Sinne von Ausführungsformen können jedoch die Abtastwerte bei allen Abtastphasen bis zum Ende des Frames weiter ermittelt werden, das heißt die entsprechenden Schaltungsteile werden nicht zwangsläufig abgeschaltet. In bestimmten Ausführungsformen kann dabei ein Vergleich entsprechender Abtastwerte bei verschiedenen Abtastphasen stattfinden, sobald in den Abtastwerten benachbarter Abtastphasen die Synchronisationssequenz detektiert wurde.
  • Bei mehr als drei Abtastphasen, in deren Abtastwerten die Synchronisationssequenz erfolgreich detektiert wurde, können in der Regel am Anfang des Frames in den Abtastwerten bei allen Abtastphasen übereinstimmende Datenwerte detektiert werden. In bestimmten Ausführungsformen wird dabei ein kontinuierlicher Vergleich der digitalen Abtastwerte bei allen Abtastphasen, in anderen Ausführungsformen mindestens aber bei den Abtastphasen durchgeführt, in deren Abtastwerten die Synchronisationssequenz eingangs erfolgreich detektiert wurde.
  • Werden beginnende Abweichungen festgestellt zwischen den ermittelten Signalwerten in den Abtastwerten bei den Abtastphasen, in deren Abtastwerten die Synchronisationssequenz eingangs erfolgreich detektiert wurde, deutet dies eine Veränderung der Phasenlage des Signals im Bezug auf das Taktsignal für die Abtastung, des Jitters der Abtastphasen oder der Signalqualität im Hinblick auf das Augendiagramm des empfangenen Signals an.
  • Als Augendiagramm wird in der Datenübertragung ein Diagramm bezeichnet, welches sich durch Übereinanderdarstellung von aufeinanderfolgenden Abschnitten des zeitlichen Verlaufs eines Datensignals mit Signalwechseln nach unterschiedlichen Anzahlen von Bitperioden in einem Darstellungsbereich (beispielsweise eines Oszilloskops) ergibt, dessen Breite einer oder mehreren Bitperioden entspricht.
  • Am einfachsten ersichtlich wird der Begriff Augendiagramm in anbetracht der überlagerten Darstellung des zeitlichen Verlaufs einer „1-0-1” und einer „0-1-0” Datensequenz im gleichen Darstellungsbereich, dessen Breite ebenfalls drei Bitperioden entspricht.
  • In den übereinander dargestellten zeitlichen Verläufe der „1-0-1” und der „0-1-0” Datensequenz treffen sich diese in zwei Punkten zwischen den Signalpegeln „0” und „1”. Bedingt durch die in der Realität endlichen Übergangszeiten entsteht so zwischen den genannten Punkten und umrandet durch die Überlagerten Anstiegs-Abfallflanken der Datensequenzverläufe eine einem Auge ähnliche Form.
  • In Ausführungsformen kann eine gezielte Modulation dieser Augenform dazu genutzt werden, weitere Informationen in das Datensignal zu kodieren und dadurch einen überlagerten, parallelen Datenkanal einzuführen, um die Datendurchsatzrate zu erhöhen. Diese in die Augenform modulierten Informationen können dann durch die – zum Beispiel 6-fache – Überabtastung auf der Empfängerseite zurückgewonnen werden.
  • Weiterhin kann in Ausführungsformen durch eine Folge von Vergleichen der Differenzfehler der Abtastwerte bei vorbestimmten Abtastphasen auch der relative Verlauf der Abtastwerte im Bezug auf das Augendiagramm eines differentiellen Signals ermittelt werden.
  • Im Folgenden werden drei typische Möglichkeiten sich verschlechternder Signalqualität im Zusammenhang mit den Figuren beschrieben, die sich mit Ausführungsformen detektieren und bis zu einem gewissen Grad auch differenzieren lassen.
  • Dabei zeigt 1 die Auswirkung einer konstanten Phasenversehiebungsrate des gesendeten Signals bezüglich der mit der Überabtastung in einem Empfänger verbundenen Abtastphasen oder Abtastzeitpunkte. Diese Phasenverschiebungsrate ergibt sich durch einen Frequenzversatz zwischen der Taktrate des entsprechenden Senders und der Taktrate des für die Abtastung verwendeten Empfängertakts.
  • In 3 ist demgegenüber die Auswirkung eines zunehmenden Unsicherheitsintervalls der Lage der tatsächlichen Abtastphasen durch zunehmendes Phasenrauschen des Empfangstakts im Bezug auf ideale Abtastphasen dargestellt. Schließlich zeigt 4 die Auswirkungen eines sich verschlechternden Öffnungswinkels im Bezug auf das Augendiagramm eines empfangenen Signals.
  • Wieder mit Bezug auf 1 ist ein Fall mit 4-fachem Überabtasten eines Datensignals dargestellt, woraus sich vier Abtastphasen 0, 1, 12, und 3 oder – anders ausgedrückt – vier Abtastzeitpunkte pro Bitperiode ergeben.
  • Dabei wird in diesem Fall angenommen, dass die einzelnen Abtastzeitpunkte ein Phasenrauschen von 10% bezogen auf die Bitperiodendauer T aufweisen. Dieser Wert des Phasenrauschens der Abtastphasen 0, 1, 2 und 3 wird in 1 über Unsicherheitsintervalle dargestellt, die dort als entsprechend breite schraffierte senkrechte Streifen symbolisiert werden.
  • Das Phasenrauschen wird in diesem Fall konstant über die Zeit angenommen, so dass die Breite der die Abtastphasen 0, 1, 2 und 3 symbolisierenden Streifen in allen drei sich auf unterschiedliche Zeitpunkte beziehende Teildarstellungen von 1 gleich bleibt.
  • In diesen übereinanderliegenden Teildarstellungen bezeichnet das Bezugzeichen 14 ein schematisches Auge in einem vereinfachten Augendiagramm, um die relative Lage der Abtastphasen 0, 1, 2 und 3 zum entsprechenden Übertragungsauge wiedergeben zu können.
  • Zusammenfassend zeichnet sich der in 1 dargestellte erste Fall von Beeinträchtigungen bei der Regenerierung eines empfangenen Signals durch konstantes Phasenrauschen und eine konstante Phasenverschiebungsrate des Datensignals bezüglich der Abtastphasen aus. Ferner wird in diesem ersten Fall ein gleichbleibender Öffnungswinkel oder auch eine gleichbleibende Öffnung der schematischen Augen 14 in den vereinfachten Augendiagrammen der Teildarstellungen von 1 angenommen. Dabei ist der Öffnungswinkel ein Maß für die Qualität des Auges und korreliert unter anderem mit der Bandbreite des Übertragungskanals.
  • Eine konstante Phasenverschiebungsrate des Datensignals bezüglich der Abtastphasen bedeutet, dass die verwendeten Taktraten für die Generierung der übertragenen Daten im Sender und jener für die Rückgewinnung der Daten im Empfänger nicht vollständig übereinstimmen.
  • Die den Abtastphasen 0, 1, 2 und 3 entsprechenden Abtastzeitpunkte gleiten somit bildlich mit konstanter Phasenverschiebungsrate durch das schematische Auge 14. Dies wird in der Abfolge der sich auf unterschiedliche Zeitpunkte beziehenden Teildarstellungen von 1 deutlich. So wandert beispielsweise die Abtastphase 0 aus der Lage am linken Rand des schematischen Auges 14 in der oberen Teildarstellung in den beiden unteren Teildarstellungen zunehmend zur Mitte der entsprechenden schematischen Augen 14.
  • Dieses Verhalten der Lagen der Abtastphasen 0, 1, 2 und 3 bezüglich der schematischen Augen 14 in 1 zeigt damit den Standardfall von Beeinträchtigungen bei der Regenerierung des empfangenen Datensignals, nämlich den angesprochenen Frequenzversatz zwischen der Sende- und Empfangstaktrate.
  • Abhängig davon, welche der vier Abtastphasen 0, 1, 2 und 3 in das Fenster der die Synchronisationssequenz korrekt detektierenden Abtastphasen bildlich gesprochen hinein- und welche hinauslaufen, wird erkennbar, ob der Empfänger mit einer leicht niedrigeren oder leicht höheren Taktrate als der Sender betrieben wird. Aus der Geschwindigkeit, mit welcher sich die die Synchronisationssequenz korrekt detektierenden Abtastphasen ändern, kann zudem die Höhe der Differenzfrequenz ermittelt werden.
  • Im in 1 dargestellten Fall gibt es anfänglich – also in der oberen Teildarstellung von 1 – die zwei abtastgleichen Abtastphasen 1 und 2, das heißt, dass die Abtastwerte der Abtastphasen 1 und 2 zu Beginn des Frames stets dieselben sind. Konkret wird in Bezug auf die obere Teildarstellung von 1 angenommen, dass die Abtastphasen 0, 1, 2 und 3 hinsichtlich ihrer Lage im Bezug auf das schematische Auge 14 jeweils die Abtastwerte 0, 1, 1 und 0 detektieren, also eine erste Abtastwertefolge 15.
  • Durch die konstante Phasenverschiebungsrate haben sich in der mittleren Teildarstellung von 1 alle vier Abtastphasen 0, 1, 2 und 3 nach rechts gegenüber dem schematischen Auge 14 verschoben. Dadurch werden bei den Abtastphasen 0, 1, 2 und 3 hinsichtlich ihrer veränderten Lage gegenüber dem schematischen Auge 14 jeweils die Abtastwerte 1, 1, 1 und 0 ermittelt, die einer zweiten Abtastwertefolge 16 entsprechen.
  • In der unteren Teildarstellung von 1 haben sich alle vier Abtastphasen 0, 1, 2 und 3 noch weiter nach rechts gegenüber dem schematischen Auge 14 verschoben. Da sich die Abtastphase 3 dadurch über den rechten Rand des schematischen Auges 14 und damit über den nächsten Bitwechsel hinaus verschieben würde, wird nun die dem linken Rand des schematischen Auges 14 nächste Abtastphase als Abtastphase 3 definiert. Dementsprechend werden bei den Abtastphasen 0, 1, 2 und 3 hinsichtlich ihrer veränderten Lage gegenüber dem schematischen Auge 14 jeweils die Abtastwerte 1, 1, 0 und 0 ermittelt, die einer dritten Abtastwertefolge 17 entsprechen.
  • Durch die zunehmende Verschiebung der Abtastphase 3 an den rechten Rand des schematischen Auges 14 zwischen den durch die obere und mittlere Teildarstellung von 1 symbolisierten Zeitpunkten liefert die Abtastphase 3 als erste zunehmend abweichende Abtastwerte im Bezug auf die Abtastwerte der Abtastphasen 1 und 2, nämlich zunehmend den Abtastwert 0.
  • Die Abweichungen der Abtastwerte von Abtastphase 0, die zunehmend wie die Abtastphasen 1 und 2 den Abtastwert 1 ermittelt, nimmt dagegen ab. Anders ausgedrückt, indem die Abweichungen auf einen vorbestimmten Zeitraum bezogen werden, nimmt die Abweichrate der Abtastwerte der Abtastphase 0 im Bezug auf die Abtastwerte der Abtastphasen 1 und 2 ab.
  • Hieraus lässt sich ableiten, dass die relativ früheste Abtastphase 0 das Datensignal zunehmend später im Hinblick auf den letzten Bitwechsel abtastet, wohingegen die zunächst relativ späteste Abtastphase 3 das Datensignal in zunehmend kürzerem zeitlichem Abstand im Hinblick auf den nächsten Bitwechsel abtastet. Das heißt, dass sich die durch die Empfangtaktrate vorgegebenen Flanken der mit den Abtastphasen verbundenen Abtasttakte zunehmend gegenüber den durch die Sendetaktrate vorgegebenen Flanken des letzten Bitwechsels verspäten. Hieraus lässt sich im in 1 dargestellten Fall eine höhere Sendetaktrate im Vergleich zur Empfängertaktrate ableiten.
  • In Ausführungsformen werden neben dem Vergleich der tatsächlich ermittelten Bitwerte der anfangs synchronen, also die Synchronisationssequenz erkennenden Abtastphasen zur Bestimmung der Differenzfehlerraten jeweils die Abtastwerte zweier benachbarter Abtastphasen verglichen. Stimmen diese nicht überein, wird ein entsprechendes Differenzfehlerregister, welches die absolute Zahl der Abweichungen entsprechender Abtastwerte dieser Abtastphasen voneinander darstellt, um eins erhöht. Daraus ist die absolute Anzahl der Abweichungen entsprechender Abtastwerte dieser beiden Abtastphasen voneinander ermittelbar.
  • In der in 2 dargestellten Ausführungsform erfolgt der Vergleich der Abtastwerte benachbarter Abtastphasen mittels eines AND-Gatters 22 und eines NAND-Gatters 23. Aus den Ausgabewerten der Logikgatter 22 und 23 wird mittels des Multiplexers 21 das zum jeweiligen logischen Wert „0” oder „1” des verglichenen Abtastwerts korrespondierende Vergleichsergebnis ausgewählt.
  • Zur Nachverfolgung der Historie der Differenzfehler kann pro Abtasttakt das so erhaltene Vergleichergebnis über den Multiplexer 21 in ein Schieberegister als Differenzfehlerregister 20 geschoben werden. Im Falle einer Abweichung, also unterschiedlich ermittelter entsprechender Abtastwerte benachbarter Abtastphasen, wird eine logische „1” in das Differenzfehlerregister 20 geschoben, im Falle einer Übereinstimmung eine „0”. Dieses Differenzfehlerregister 20 kann zum Beispiel 32 Bit tief sein. Dabei kann die Tiefe des Differenzfehlerregisters 20 beliebig geeignet gewählt werden, um die Anzahl von Abtastperioden zu bestimmen, über die ein gleitender Mittelwert der Differenzfehler der verglichenen Abtastwerte gebildet werden soll. Auch ist eine dynamische Veränderung der Registertiefe während der Laufzeit denkbar. Eine große Registertiefe hat dabei eine größere Hysterese zur Folge, daher es dauert länger bis ein bestimmter Triggerwert erreicht wird, während bei einem Differenzfehlerregister geringerer Tiefe unter Umständen schneller zwischen Abtastphasen hin- und her geschaltet wird. Ausführungsformen können eines oder mehrere der genannten Schieberegister umfassen.
  • Ein Zählregister 29 ermittelt die Anzahl der Nicht-Übereinstimmungen in diesem Differenzfehlerregister 20. Dazu wird bei jeder in das Differenzfehlerregister 20 geschobenen logischen „1” das Zählregister 29 um eins erhöht, bei jeder am Ende entnommenen logischen „1” das Zählregister 29 um eins erniedrigt. Dies erfolgt über die mit dem Ein- und Ausgang des Differenzfehlerregisters 20 gemäß 2 verbundenen AND-Gatter 24 und NAND-Gatter 25 sowie dem Multiplexer 20 zur Auswahl der Ausgabewerte der Logikgatter 24 und 25 und Ansteuerung des Zählregisters 29.
  • Dieses Zählregister 29 zählt im Beispielfall also von 0 bis 32 und erhöht sich entweder um eins beim Hineinschieben einer logischen „1” und gleichzeitigen Hinausschieben einer logischen „0” in das Differenzfehlerregister 20, bleibt gleich beim Hineinschieben einer logischen „0” und gleichzeitigen Hinausschieben einer logischen „0” sowie beim Hineinschieben einer logischen „1” und gleichzeitigen Hinausschieben einer logischen „1” oder reduziert sich um eins beim Hineinschieben einer logischen „0” und Hinausschieben einer „1”. Ein Überlauf des Zählregisters 29 ist somit nicht möglich. In diesem Sinne bildet das Zählregister ein gleitendes Fenster der zurückliegenden n Zähltakte und der in diesem Zeitraum aufgetretenen Fehler ab.
  • Das Differenzfehlerregister 20 kann damit zur Ermittlung des zeitlich gleitenden Durchschnitts der Differenzfehler zwischen den entsprechenden Abtastwerten zweier Abtastphasen dienen.
  • Mit Bezug auf den Fall in 1 ist dieser Differenzfehler zwischen den Abtastwerten der Abtastphasen 1 und 2 anfänglich null, zwischen den Abtastwerten der Abtastphasen 2 und 3 ungleich null und zwischen den Abtastwerten der Abtastphasen 0 und 1 ungleich null. Mit zunehmender Zeit nimmt der durchschnittliche Differenzfehler zwischen den Abtastwerten der Abtastphasen 0 und 1 ab und zwischen den Abtastwerten der Abtastphasen 2 und 3 zu.
  • In der Ausführungsform nach 2 können die gleitenden Durchschnitte der Anzahlen der Differenzfehler zwischen den Abtastwerten der Abtastphasen 0 und 1, SumDelta (0,1), sowie zwischen den Abtastwerten der Abtastphasen 2 und 3, SumDelta (2,3), wieder ihrerseits untereinander verglichen und Differenzen gebildet. Im Fall nach 1 wird SumDelta (2,3) im zeitlichen Verlauf zunehmen, während SumDelta (0,1) abnimmt.
  • Die Differenz SumDelta (2,3) – SumDelta (0,1) ist also im Bezug auf die in 1 dargestellten Abtastwerte anfänglich positiv, weist dann einen Nulldurchgang auf und wird schließlich negativ.
  • Der genannte Nulldurchgang kann dazu dienen, einen Triggerzeitpunkt zu definieren, um die Abtastphase 3 aus der Gruppe der ein bestimmtes Auge vermessenden Abtastphasen herauszunehmen und gegen die Abtastphase 0 zu ersetzen, wie auch die untere Teildarstellung von 1 verdeutlicht.
  • Im in 2 dargestellten Ausführungsbeispiel werden lediglich Differenzfehler zwischen den Abtastwerten der benachbarten Abtastphasen 0 und 1 durch das weitere Zählregister 28 sowie zwischen den Abtastwerten der benachbarten Abtastphasen 2 und 3 durch das schon erwähnte Zählregister 29 gezählt. In anderen Ausführungsbeispielen können Differenzfehler zwischen den Abtastwerten beliebiger Abtastphasenpaare gebildet und gezählt werden.
  • Aus der durchschnittlichen Anzahl der Differenzfehler zwischen den Abtastwerten eines vorbestimmten Abtastphasenpaars ist somit durch Bezugnahme auf das entsprechende Zeitintervall, innerhalb dessen die genannte Anzahl von Differenzfehlern ermittelt wurde, auch eine Differenzfehlerrate für die Abtastwerten des vorbestimmten Abtastphasenpaars ableitbar.
  • Im Ausführungsbeispiel nach 2 werden die Differenzfehler der Abtastwerte im Bezug auf das Abtastphasenpaar 0 und 1 sowie im Bezug auf das Abtastphasenpaar 2 und 3 durch den Komparator 26 miteinander verglichen. In weiteren Ausführungsformen können zum einen die Differenzfehler beliebiger Abtastphasenpaare untereinander verglichen werden, zum anderen kann auch oder stattdessen ein Vergleich mit Differenzfehlerschwellen erfolgen, also konstanten Normwerten, um daraus Entscheidungen im Hinblick auf die auszuwählende Referenzabtastphase in einer sogenannten Entscheidungsmatrix (engl. „Decision Matrix”) abzuleiten. Diese Entscheidungsmatrix ist in 2 mit dem Bezugszeichen 27 bezeichnet.
  • Als eine der Entscheidungen der Entscheidungsmatrix kommt beispielsweise die Umschaltung von der ursprünglichen Referenzabtastphase auf eine neue Referenzabtastphase in Frage, wobei diese Entscheidung typischerweise zeitlich länger gültig ist, und vorzugweise eine vorbestimmbare Gültigkeitsdauer aufweist.
  • Im Falle von drei oder mehr Abtastphasen, in deren Abtastwerten die Synchronisationssequenz detektiert werden können, die jedoch untereinander abweichende Abtastwerte liefern, kann im Sinne einer Mehrheitsentscheidung zwischen diesen Abtastphasen entschieden, welcher Abtastwert als korrekt anzusehen ist und somit im entsprechenden System zur Datenrückgewinnung weiterverarbeitet wird. Diese Entscheidung kann durch die Differenzfehlerraten der Abtastwerte dieser Abtastphasen unterstützt werden, die somit eine Aussage über die Qualität und die Wahrscheinlichkeit der Fehlerfreiheit des empfangenen Signals zulassen.
  • 3 zeigt im Zusammenhang mit einer Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals, das genannte Datensignal als schematisches Auge 300 in einem vereinfachten Augendiagramm, welches ebenfalls bei vier Abtastphasen 30, 31, 32 und 33 pro Bitperiode abgetastet wird. Dabei weisen die vier Abtastphasen zunehmendes Phasenrauschen und keine Phasenverschiebungsrate bezüglich des Datensignals auf und das Datensignal weist eine gleichbleibende Öffnung des Auges im vereinfachten Augendiagramm auf.
  • Insofern zeigt 3 die Auswirkung eines zunehmenden Unsicherheitsintervalls der Lage der tatsächlichen Abtastphasen durch zunehmendes Phasenrauschen des Empfangstakts im Bezug auf ideale Abtastphasen.
  • Dieser zunehmender Jitter lasst sich wiederum durch Betrachtung der genannten Differenzfehlerraten daran erkennen, dass die mittleren Abtastphasen gleichbleibende Abtastwerte ermitteln, die am Rand liegenden Abtastphasen mit anfänglich übereinstimmenden Abtastwerten jedoch eine zunehmende Anzahl an Differenzfehlern gegenüber den Abtastwerten der mittleren Abtastphasen aufzuweisen beginnen.
  • In der oberen Teildarstellung der 3 weisen die den Abtastphasen 30, 31, 32 und 33 entsprechenden einzelnen Abtastzeitpunkte zunächst ein Phasenrauschen von 10% bezogen auf die Bitperiodendauer T auf. Wiederum wird der Wert des Phasenrauschens der Abtastphasen 30, 31, 32 und 33 auch in 3 über Unsicherheitsintervalle dargestellt, die dort als entsprechend breite schraffierte senkrechte Streifen symbolisiert werden.
  • Dementsprechend werden bei den Abtastphasen 30, 31, 32 und 33 hinsichtlich ihrer stabilen Lage gegenüber dem schematischen Auge 300 in der oberen Teildarstellung jeweils die Abtastwerte 0, 1, 1 und 0 ermittelt, die einer weiteren Abtastwertefolge 38 entsprechen.
  • In der unteren Teildarstellung der 3 weisen die den Abtastphasen 34, 35, 36 und 37 entsprechenden einzelnen Abtastzeitpunkte demgegenüber ein Phasenrauschen von 20% bezogen auf die Bitperiodendauer T auf. Entsprechend breiter sind in der unteren Teildarstellung von 3 die schraffierten senkrechten Streifen, welche den erhöhten Wert des Phasenrauschens der Abtastphasen 34, 35, 36 und 37 durch entsprechend größere Unsicherheitsintervalle symbolisieren.
  • Dementsprechend wird das Datensignal in der unteren Teildarstellung von 3 bei den Abtastphasen 34 und 37 trotz deren Lage an den Ränder des schematischen Auges 300 vermehrt zu Abtastzeitpunkten abgetastet, die aufgrund des erhöhten Phasenrauschens auch näher an der Mitte des schematischen Auges 300 liegen können. Infolgedessen werden bei den Abtastphasen 34, 35, 36 und 37 jeweils die Abtastwerte ½, 1, 1 und 0 ermittelt, die einer weiteren Abtastwertefolge 39 entsprechen.
  • Das heißt insbesondere, die Abtastphase 34 am linken Rand des schematischen Auges 300 tastet zunehmend gleichhäufig den Wert 0 ab, wenn der tatsächliche Abtastzeitpunkt aufgrund des erhöhten Phasenrauschens zeitlich nahe am letzten Bitwechsel liegt, beziehungsweise den Wert 1 ab, wenn der tatsächliche Abtastzeitpunkt aufgrund des erhöhten Phasenrauschens zeitlich der Bitmitte näher gerückt ist. Insofern wird über einen bestimmten Zeitraum gemittelt, der mittlere Abtastwert ½ detektiert.
  • Wie schon hinsichtlich der 1 können auch im Bezug auf die Charakteristika von Abtastphasen und Datensignal in 3 die gleitenden Durchschnitte der Anzahlen der Differenzfehler zwischen den Abtastwerten der Abtastphasen 30/34 und 31/35. SumDelta (0,1), zwischen den Abtastwerten der Abtastphasen 31/35 und 32/36, SumDelta (1,2) sowie zwischen den Abtastwerten der Abtastphasen 32/36 und 33/37, SumDelta (2,3) gebildet werden. Im Fall nach 3 bleibt SumDelta (1,2) konstant, während SumDelta (2,3) und SumDelta (0,1) gleichzeitig zunehmen.
  • 4 zeigt im Zusammenhang mit einer Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals, das genannte Datensignal als schematisches Auge 44 in einem vereinfachten Augendiagramm, welches bei vier Abtastphasen pro Bitperiode abgetastet wird. Dabei weisen die vier Abtastphasen 40, 41, 42 und 43 konstantes Phasenrauschen und keine Phasenverschiebungsrate bezüglich des Datensignals auf und das Datensignal weist eine sich verkleinernde Öffnung des Auges im vereinfachten Augendiagramm auf. Dies wird in 4 durch sich verringernde Öffnungswinkel der schematischen Augen 44, 45 und 46 in der Folge der Teildarstellungen von 4 verdeutlicht.
  • Insofern zeigt 4 die Auswirkungen eines sich verringernden Öffnungswinkels des Auges im Augendiagramm eines empfangenen Signals auf die Regenerierung des Signals durch Überabtastung bei vier Abtastphasen.
  • Im Bezug auf die obere Teildarstellung von 4 werden bei den Abtastphasen 40, 41, 42 und 43 hinsichtlich des schematischen Auges 44 jeweils die Abtastwerte ½, 1, 1 und 0 ermittelt, die einer Abtastwertefolge 47 entsprechen.
  • Durch den verringerten Öffnungswinkel des schematischen Auges 45 im Augendiagramm eines empfangenen Signals in der mittleren Teildarstellung von 4 ermitteln die Abtastphasen 40 und 43 an den Ränder des schematischen Auges 45 mit höherer Wahrscheinlichkeit den Wert 0. Dadurch werden bei den Abtastphasen 40, 41, 42 und 43 in der mittleren Teildarstellung von 4 jeweils die Abtastwerte 0, 1, 1 und 0 ermittelt, die einer Abtastwertefolge 48 entsprechen.
  • Mit Bezug auf den noch weiter verringerten Öffnungswinkel des schematischen Auges 46 im Augendiagramm eines empfangenen Signals in der unteren Teildarstellung von 4 ermitteln nicht nur die Abtastphasen 40 und 43 an den Rändern des entsprechenden schematischen Auges 46 mit höherer Wahrscheinlichkeit den Wert 0. Vielmehr wird aufgrund einer (nicht dargestellten) gewissen Asymmetrie des noch weniger geöffneten schematischen Auges 46 angenommen, dass auch die Abtastphase 42 immer häufiger den Abtastwert 0 liefert, woraus sich ein gemittelter Abtastwert ½ ergibt. Entsprechend werden bei den Abtastphasen 40, 41, 42 und 43 in der unteren Teildarstellung von 4 jeweils die Abtastwerte 0, 1, ½ und 0 ermittelt, die einer Abtastwertefolge 49 entsprechen.
  • Daraus ist ersichtlich, dass bei konstantem Phasenrauschen und konstanter Phasenbeziehung der Abtastphasen zur Bitperiode aber einer sich verkleinernden Öffnung des Auges im Augendiagramm des Datensignals sich die Anzahl der Abtastphasen mit übereinstimmenden Abtastwerten verringern. Entsprechend ist in der Reihe der Abtastwertefolgen 47, 48 und 49 ein Rückgang der zentral zur Bitperiode gelegenen Abtastphasen mit übereinstimmenden Abtastwerten feststellbar.
  • Dies deutet auf eine reduzierte Bandbreite des Übertragungskanals zwischen Sender und Empfänger hin, was beispielsweise durch eine zunehmend schlechtere Übertragung des Signals durch die Anschluss-Pads im Sender verursacht sein kann.
  • Angenommen im Bezug auf 4 wurde am Anfang die in der oberen Teildarstellung hervorgehobene Abtastphase 41 als Referenzabtastphase ausgewählt, so macht die Reihe der Abtastwertefolgen 47, 48 und 49 in den Teildarstellungen von 4 deutlich, dass es hier sinnvoll ist, die Abtastphase 41 über den Frame hinweg als Referenzabtastphase zu erhalten.
  • Auch im Bezug auf die Charakteristika von Abtastphasen und Datensignal in 4 können die gleitenden Durchschnitte der Anzahlen der Differenzfehler zwischen den Abtastwerten der Abtastphasen 40 und 41, SumDelta (0,1), zwischen den Abtastwerten der Abtastphasen 41 und 42, SumDelta (1,2) sowie zwischen den Abtastwerten der Abtastphasen 42 und 43, SumDelta (2,3) gebildet werden.
  • Im Fall nach 4 bleibt SumDelta (1,2) noch am längsten nahezu konstant, weil die zentralen Abtastphasen 41 und 42 noch am längsten den Abtastwert 1 ermitteln. Demgegenüber werden SumDelta (0,1) und SumDelta (2,3) zunächst zunehmen, weil die Abtastphasen 40 und 43 an den Rändern der Bitperiode aufgrund des sich dort am stärksten schließenden Auges mit höherer Wahrscheinlichkeit den Abtastwert 0 detektieren, während die zentralen Abtastphasen 41 und 42 noch den Abtastwert 1 ermitteln.
  • Der Abtastwert ½ bei der Abtastphase 42 in der letzten Abtastwertefolge 49 bei der kleinsten Augenöffnung macht jedoch deutlich, dass SumDelta (0,1) und SumDelta (2,3) bei sich weiter schließendem Auge wieder abnehmen wird. Dies resultiert daraus, dass auch die zentralen Abtastphasen 41 und 42 mit immer höherer Wahrscheinlichkeit aufgrund des sich weiter schließenden Auges einen verminderten Abtastwert und im Extremfall auch nur noch den Abtastwert 0 ermitteln werden.
  • Beim Vergleich der gleitenden Durchschnitte der Anzahlen der Differenzfehler SumDelta (0,1), SumDelta (1,2) und SumDelta (2,3) zwischen den Abtastwerten der entsprechenden Abtastphasepaare im Bezug auf die 1, 3 und 4 wird deutlich, dass deren charakteristische zeitliche Veränderungsmuster erlauben, die Beeinträchtigungseffekte bei der Regenerierung eines empfangenen Signals wie eine konstante Phasenverschiebungsrate und zunehmendes Phasenrauschen der Abtastphasen gegenüber dem Signal sowie eine sich verkleinernde Augenöffnung im Augendiagramm des Signals bis zu einem gewissen Grad zu differenzieren.
  • So weisen beispielweise im Fall einer reinen, zeitlich konstanten Phasenverschiebungsrate der Abtastphasen bezüglich des Datensignals die Abtastwerte der jeweils an den Rändern der betrachtenden Bitperiode liegenden Abtastphasen die größten Differenzfehler auf. Bei den Abtastwerten der jeweils im Zentrum der maximalen Augenöffnung liegenden Abtastphasen zeigen sich keine Abweichungen und damit keine Differenzfehler.
  • Die entsprechenden Abtastphasenpaare ohne Differenzfehler wandern bedingt durch die konstante Phasenverschiebungsrate mit der Zeit. Hieraus lasst sich die Differenz zwischen den Taktraten des Senders und des Empfängers ermitteln und gegebenenfalls der spannungsgesteuerte Oszillator, der den Empfängertakt erzeugt, dem Sendetakt nachregeln. Die Abtastphasen ohne Differenzfehler können in diesem Fall als Referenzabtastphasen zur Signalübertragung des eigentlichen Nutzsignals verwendet werden.
  • Im Fall einer reinen Änderung des Phasenrauschens wandern die zentral zur Bitperiode liegenden Abtastphasen, deren Abtastwerte keine Differenzfehler aufweisen, nicht mit der Zeit. Demgegenüber nehmen die Differenzfehler der Abtastwerte bei den an den Rändern der Bitperiode liegenden Abtastphasenpaaren zu. Direkt im Bereich der Bitwechsel liegende Abtastphasen ermitteln infolge der Entscheider-Hysterese praktischer Systeme weitgehend konstante Abtastwerte. Damit kann für die Analyse, welcher Beeinträchtigungseffekt vorliegt, in diesem Fall auch die Konstanz der Abtastwerte verwendet werden.
  • Der Fall einer Änderung der Qualität des Auges ist schließlich daran erkennbar, dass sich der Abtastphasenbereich mit niedrigen Differenzfehlerraten benachbarter Abtastphasen um zentral zur Bitperiode liegende Abtastphasen im Falle einer Verbesserung der Qualität des Auges entweder gleichmäßig über die zu den Rändern der Bitperiode hin gelegenen Abtastphasen ausdehnt oder sich im Falle einer Verschlechterung der Qualität des Auges gleichmäßig zu den zentral zur Bitperiode liegenden Abtastphasen hin einschnürt. Damit lässt sich durch wiederholte Vergleiche bestimmter Differenzfehlerraten auch die Augenqualität ermitteln.
  • Natürlich sind in der Praxis lineare Überlagerungen der genannten Beeinträchtigungseffekte möglich und diese können wie erwähnt bis zu einem gewissen Grad auch aufgelöst werden.
  • In bestimmten Ausführungsformen liegt das empfangene Datensignal in der Form eines differentiellen Spannungssignals vor. In solchen Fällen sollte bei der Ermittlung der Abtastwerte die sogenannte Entscheider-Hysterese miteinbezogen werden. Das ist jene Hysterese, die sich in der Übertragungsfunktion praktischer Entscheiderschaltungen beim Zuordnen eines vorgegebenen Abtastwerts zu einer bestimmten Eingangsdifferenzspannung ergibt. Nachfolgend werden Ausführungsformen betrachtet, bei denen die Eingangsdifferenzspannung einem digitalen 1-Bit Abtastwert zugeordnet werden.
  • In bestimmten Ausführungsbeispielen sind die Bitwerte des digitalen Abtastwerts dabei nur für einen Betrag der Eingangsdifferenzspannung von 250 mV bis 400 mV eindeutig definiert. Im Bereich des Betrags der Eingangsdifferenzspannung von 0 mV bis 100 mV ist hingegen der Bitwert des digitalen Abtastwerts undefiniert.
  • In Ausführungsformen kann bei einem Bitwechsel des digitalen Abtastwerts jedoch noch eine Hysterese hinzukommen. Für einen Wechsel des digitalen Abtastwerts von 1 auf 0 kann insofern erforderlich sein, dass die Eingangsdifferenzspannung über deren Nulldurchgang hinaus zusätzlich wenigstens bis zur negativen Wechselschwellspannung von –25 mV fällt, bis ein neuer digitaler Abtastwert angenommen werden kann. Das heißt, ab –25 mV kann der zuordnete digitale Abtastwert seinen Wert wechseln, wohingegen Eingangsdifferenzspannungen kleiner oder gleich –100 mV eindeutig dem digitalen Abtastwert 0 zugeordnet werden.
  • In einer weiteren Ausführungsform kann die Überabtastung über die Analyse der Beeinträchtigungseffekte im Übertragungsauge hinaus eine weitere, bereits angesprochene Verwendung finden. So kann bespielweise durch die Ermittlung von sechs Abtastwerten alternativ bei einem als stabil anzunehmenden Signal das Auge künstlich bei jeder im Signal befindlichen 1-0-Folge punktuell vergrößert oder verkleinert werden. Anders ausgedrückt kann nach der obigen Beschreibung die durch die Überabtastung detektierbare Signalqualität zum Beispiel in Form der Größe der Augenöffnung künstlich moduliert werden.
  • Entsprechend der Modulation werden die Abtastwerte von mehr oder weniger Abtastphasen mit dem Abtastwert der Referenzabtastphase übereinstimmen.
  • Dies ermöglicht einen zum eigentlichen Datenkanal parallelen Datenkanal, um zusätzliche Daten zu übertragen. Diese Daten können beispielweise Fehlerkorrekturbits sein, die ebenfalls dazu dienen, die Anzahl der Übertragungsfehler bereits auf dem Layer1 auf ein Minimum zu reduzieren und das entsprechende Datenübertragungssystem somit insgesamt leistungsfähiger zu machen.
  • In einem Ausführungsbeispiel wird beispielsweise ein differentielles Signal der Frequenz 300 MHz sechsfach überabgetastet, also mit einer Frequenz von 1800 MHz abgetastet, wobei das analoge Signal ebenfalls mit der die Tiefe von einem Bit in einen digitalen Abtastwert gewandelt wird, also Abtastwerte 0 oder 1 hat.
  • Ein Ausführungsbeispiel betrifft ein Verfahren zur Steuerung der Abtastphase eines durch Abtastung zu regenerierenden Signals mit den folgenden Schritten. Ein einem Schritt wird das Signal n-fach überabgetastet mit n ≥ 3, um n Abtastwerte A(i) zu n Abtastphasen AP(i) pro Periodendauer T des Signals zu erhalten mit i = 0,
  • In einem weiteren Schritt werden jeweilige Differenzfehler Delta(i, i + m) = A(i + m) – A(i) zwischen wenigstens zwei jeweils Abtastwerten A(i + m) und A(i) für wenigstens zwei verschiedene i aus i = 0, 1, ... n – 2 und wenigstens ein m mit m ≥ 1 mit m + i ≤ n gebildet.
  • In noch einem weiteren Schritt werden die jeweiligen Differenzfehler Delta(i, i + m) fortlaufend aufsummiert für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n.
  • Ferner werden in einem Schritt jeweilige zeitlich gleitende Differenzfehlerdurchsclmitte SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) gebildet für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n über eine vorbestimmte Anzahl von Abtastperioden T'.
  • In noch einem Schritt des genannten Verfahrens werden wenigstens zwei zeitlich gleitende Differenzfehlerdurchschnitte SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) verglichen für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n, um wenigstens ein Vergleichsergebnis zu erhalten.
  • Schließlich wird das wenigstens eine Vergleichsergebnis zur Entscheidung verwendet, bei welcher der n Abtastphasen AP(i) die Abtastwerte im Mittel am wenigsten von den tatsächlichen Signalwerten abweichen, das heißt, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  • In einer zweiten Ausführungsform des genannten Verfahrens werden zusätzlich Differenzfehler Delta(i, i + m) zwischen weiteren vorbestimmten – bevorzugt allen – Abtastwertepaaren gebildet für wertere i aus i = 0, 1, ... n – 2 und/oder weitere m mit m ≥ 1 mit m + i ≤ n.
  • In einer dritten Ausführungsform werden aus den zeitlich gleitenden Differenzfehlerdurchschnitten SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) wenigstens zwei Differenzfehlerraten DiffErrRate(i, i + m) zwischen den Abtastwerten bei der i-ten beziehungsweise (i + m)-tem Abtastphase – also bezogen auf das Abtastphasenpaar AP(i), AP(i + m) – abgeleitet für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n.
  • Gemäß einer vierten Ausführungsform werden wenigstens zwei der abgeleiteten Differenzfehlerraten DiffErrRate(i, i + m) und DiffErrRate(i + o, i + m + o) bezogen auf wenigstens zwei vorbestimmte – bevorzugt alle – Abtastphasenpaare verglichen für 1 ≤ m; 1 ≤ o; m + i + o ≤ n, wobei ein daraus resultierendes weiteres Vergleichsergebnis ebenfalls bei der Entscheidung darüber verwendet wird, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  • In einer fünften Ausführungsform wird wenigstens eine Differenzfehlerrate DiffErrRate(i, i + m) mit wenigstens einer entsprechenden vorbestimmten Differenzfehlerschwelle verglichen, wobei ein daraus resultierendes weiteres Vergleichsergebnis ebenfalls bei der Entscheidung darüber verwendet wird, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  • In einer sechsten Ausführungsform des genannten Verfahrens werden wenigstens zwei Vergleichergebnisse zwischen den zeitlich gleitenden Differenzfehlerdurchschnitten SumDelta(i, i + m), den Differenzfehlerraten DiffErrRate(i, i + m) und/oder den Differenzfehlerraten DiffErrRate(i, i + m) mit den vorbestimmten Differenzfehlerschwellen mittels einer Endscheidungsmatrix relativ zueinander gewichtet, um daraus die Entscheidung abzuleiten, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  • Gemäß einer siebten Ausführungsform ist das Signal ein digitales Kommunikationssignal, welches eine Synchronisationssequenz umfasst, wobei der Vergleich der Differenzfehlerdurchschnitte SumDelta(i, i + m) untereinander, der Differenzfehlerraten DiffErrRate(i, i + m) untereinander und/oder der Differenzfehlerraten DiffErrRate(i, i + m) mit den vorbestimmten Differenzfehlerschwellen erst erfolgt, wenn die Synchronisationssequenz in den Abtastwerten bei wenigstens zwei benachbarten Abtastphasen detektierbar ist.
  • In einer achten Ausführungsform erfolgt die Entscheidung, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen, im Falle dass die Synchronisationssequenz in den Abtastwerten bei drei oder mehr Abtastphasen detektierbar ist, als Mehrheitsentscheidung zwischen den drei oder mehr Abtastphasen basierend auf den Differenzfehlerraten zwischen diesen drei oder mehr Abtastphasen.
  • Gemäß einer neunten Ausführungsform erfolgt das Aufsummieren der Differenzfehler Delta(i, i + m) über ein Schieberegister als Differenzfehlerregister. Dabei wird pro Abtastperiode T' im Falle, dass der Betrag der verglichenen Abtastwerte größer oder gleich einer vorbestimmien Differenzschwelle ATh ist, A(i + m) – A(i)|≥ ATh, das heißt einer praktischen Nichtübereinstimmung der verglichenen Abtastwerte, eine logische „1” in das Differenzfehlerregister geschoben. Demgegenüber wird im Falle, dass der Betrag der verglichenen Abtastwerte kleiner der vorbestimmten Differenzschwelle ATh ist, |A(i + m) – A(i)| < ATh, das heißt einer praktischen Übereinstimmung der verglichenen Abtastwerte, eine logische „0” in das Differenzfehlerregister geschoben.
  • Eine zehnte Ausführungsform betrifft ein Verfahren nach der neunten Ausführungsform, wobei das Aufsummieren ferner ein Zählregister umfasst, welches die Anzahl der Nichtübereinstimmungen von entsprechenden Abtastwerten in dem Differenzfehlerregister erfasst, indem bei jeder in das Differenzfehlerregister geschobenen logischen „1” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „0” das Zählregister erhöht wird, jeder in das Differenzfehlerregister geschobenen logischen „0” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „0” oder jeder in das Differenzfehlerregister geschobenen logischen „1” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „1” das Zählregister unverändert bleibt, und indem bei jeder in das Differenzfehlerregister geschobenen logischen „0” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „1” das Zählregister erniedrigt wird.
  • Eine elfte Ausführungsform betrifft ein Verfahren nach der neunten oder zehnten Ausführungsform, wobei das Differenzfehlerregister 32 Bit tief ist.
  • Eine weitere Ausführungsform betrifft eine Schaltung zur Steuerung der Abtastphase eines durch Abtastung zu regenerierenden Signals mit einem Mittel zum Überabtasten des Signals zur Ermittlung von Abtastwerten des Signals bei vorbestimmten Abtastphasen. Ferner weist die Schaltung ein Mittel zum Bestimmen von Differenzfehlern zwischen den Abtastwerten bei unterschiedlichen der vorbestimmten Abtastphasen auf.
  • Daneben umfasst die Schaltung auch Mittel, welche basierend auf den ermittelten Differenzfehlern eingerichtet sind, eine Differenzfehlerrate zwischen den Abtastwerten bei wenigstens einer ersten und wenigstens einer zweiten Abtastphase zu bestimmen, das heißt eine Differenzfehlerrate bezogen auf ein vorbestimmtes Abtastphasenpaar zu bestimmen.
  • Schließlich weist die genannte Schaltung Mittel zum Vergleich wenigstens zweier Differenzfehlerraten bezogen auf wenigstens zwei unterschiedliche Abtastphasenpaare zur Ermittlung einer Entscheidung auf, welche der vorbestimmten Abtastphasen als Referenzabtastphase zur korrekten Regenerierung des Signals auszuwählen ist.
  • 5 zeigt ein zur zuletzt genannten Schaltung analoges Verfahren zur Regelung der Abtastphase bei der Rückgewinnung eines seriellen Datensignals basierend auf Überabtasten des Datensignals und dem Vergleich wenigstens zweier Differenzfehlerraten bezogen auf wenigstens zwei unterschiedliche Abtastphasenpaare.
  • Obwohl im Vorangegangenen spezielle Ausführungsformen illustriert und beschrieben worden sind, wird der Fachmann erkennen, dass die speziellen, dargestellten und beschriebenen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Implementierungen ersetzt werden können, ohne dass diese aus dem Schutzbereich der vorliegenden Erfindung fallen. Die vorliegende Anmeldung deckt damit alle Anpassungen oder Modifikationen der hierin beschriebenen speziellen Ausführungsformen ab. Deshalb ist die Erfindung lediglich durch die Gegenstände der Ansprüche und deren Äquivalente beschränkt.

Claims (12)

  1. Verfahren zur Steuerung der Abtastphase eines durch Abtastung zu regenerierenden Signals mit den Schritten: – n-faches Überabtasten des Signals mit n ≥ 3, um n Abtastwerte A(i) zu n Abtastphasen AP(i) pro Periodendauer T des Signals zu erhalten mit i = 0, 1, ... n – 1, wobei jeder Abtastwert A(i) entweder einen Wert logisch ”1” oder logisch ”0” aufweist; – jeweiliges Ermitteln von Differenzfehlern Delta(i, i + m) = A(i + m) – A(i) zwischen wenigstens zwei jeweiligen Abtastwerten A(i + m) und A(i) für wenigstens zwei verschiedene i aus i = 0, 1, ... n – 2 und wenigstens ein m mit m ≥ 1 mit m + i ≤ n, wobei ermittelt wird, dass ein Differenzfehler vorliegt, wenn die wenigstens zwei jeweiligen Abtastwerte A(i + m) und A(i) keinen übereinstimmenden logischen Wert ”1” oder ”0” aufweisen; – jeweiliges fortlaufendes Aufsummieren der Differenzfehler Delta(i, i + m) für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n; – jeweiliges Bilden zeitlich gleitender Differenzfehlerdurchschnitte SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n über eine vorbestimmte Anzahl von Abtastperioden T'; – Vergleichen der wenigstens zwei zeitlich gleitenden Differenzfehlerdurchschnitte SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n, um wenigstens ein Vergleichsergebnis zu erhalten; – Verwenden des wenigstens einen Vergleichsergebnisses zur Entscheidung, bei welcher der n Abtastphasen AP(i) die Abtastwerte im Mittel am wenigsten von den tatsächlichen Signalwerten abweichen, das heißt, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  2. Verfahren nach Anspruch 1, wobei zusätzlich Differenzfehler Delta(i, i + m) zwischen weiteren vorbestimmten – bevorzugt allen – Abtastwertepaaren gebildet werden für weitere i aus i = 0, 1, ... n – 2 und/oder weitere m mit m ≥ 1 mit m + i ≤ n.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei aus den zeitlich gleitenden Differenzfehlerdurchschnitten SumDelta(i, i + m) der aufsummierten Differenzfehler Delta(i, i + m) wenigstens zwei Differenzfehlerraten DiffErrRate(i, i + m) zwischen den Abtastwerten bei der i-ten beziehungsweise (i + m)-tem Abtastphase – also bezogen auf das Abtastphasenpaar AP(i), AP(i + m) – abgeleitet werden für die wenigstens zwei verschiedenen i aus i = 0, 1, ... n – 2 und das wenigstens eine m mit m ≥ 1 mit m + i ≤ n.
  4. Verfahren nach Anspruch 3, wobei wenigstens zwei der abgeleiteten Differenzfehlerraten DiffErrRate(i, i + m) und DiffErrRate(i + o, i + m + o) bezogen auf wenigstens zwei vorbestimmte – bevorzugt alle – Abtastphasenpaare verglichen werden für 1 ≤ m; 1 ≤ o; m + i + o ≤ n, wobei ein daraus resultierendes weiteres Vergleichsergebnis ebenfalls bei der Entscheidung darüber verwendet wird, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  5. Verfahren nach einem der vorherigen Ansprüche, wobei wenigstens eine Differenzfehlerrate DiffErrRate(i, i + m) mit wenigstens einer entsprechenden vorbestimmten Differenzfehlerschwelle verglichen wird, wobei ein daraus resultierendes weiteres Vergleichsergebnis ebenfalls bei der Entscheidung darüber verwendet wird, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  6. Verfahren nach einem der vorherigen Ansprüche, wobei wenigstens zwei Vergleichsergebnisse zwischen den zeitlich gleitenden Differenzfehlerdurchschnitten SumDelta(i, i + m), den Differenzfehlerraten DiffErrRate(i, i + m) und/oder den Differenzfehlerraten DiffErrRate(i, i + m) mit den vorbestimmten Differenzfehlerschwellen mittels einer Endscheidungsmatrix relativ zueinander gewichtet werden, um daraus die Entscheidung abzuleiten, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen ist.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei das Signal ein digitales Kommunikationssignals ist, welches eine Synchronisationssequenz umfasst, und wobei der Vergleich der Differenzfehlerdurchschnitte SumDelta(i, i + m) untereinander, der Differenzfehlerraten DiffErrRate(i, i + m) untereinander und/oder der Differenzfehlerraten DiffErrRate(i, i + m) mit den vorbestimmten Differenzfehlerschwellen erst erfolgt, wenn die Synchronisationssequenz in den Abtastwerten bei wenigstens zwei benachbarten Abtastphasen detektierbar ist.
  8. Verfahren nach Anspruch 7, wobei die Entscheidung, welche der n Abtastphasen AP(i) als Referenzabtastphase auszuwählen, im Falle dass die Synchronisationssequenz in den Abtastwerten bei drei oder mehr Abtastphasen detektierbar ist, als Mehrheitsentscheidung zwischen den drei oder mehr Abtastphasen basierend auf den Differenzfehlerraten zwischen diesen drei oder mehr Abtastphasen erfolgt.
  9. Verfahren nach einem der vorherigen Ansprüche, wobei das Aufsummieren der Differenzfehler Delta(i, i + m) über ein Schieberegister als Differenzfehlerregister erfolgt, wobei pro Abtastperiode T' im Falle, – dass der Betrag der verglichenen Abtastwerte größer oder gleich einer vorbestimmten Differenzschwelle ATh ist: |A(i + m) – A(i)| ≥ ATh, das heißt einer praktischen Nichtübereinstimmung der verglichenen Abtastwerte, eine logische „1” in das Differenzfehlerregister geschoben wird; – dass der Betrag der verglichenen Abtastwerte kleiner der vorbestimmten Differenzschwelle ATh ist: |A(i + m) – A(i)| < ATh, das heißt einer praktischen Übereinstimmung der verglichenen Abtastwerte, eine logische „0” in das Differenzfehlerregister geschoben wird.
  10. Verfahren nach Anspruch 9, wobei das Aufsummieren ferner ein Zählregister umfasst, welches die Anzahl der Nichtübereinstimmungen von entsprechenden Abtastwerten in dem Differenzfehlerregister erfasst, indem bei: – jeder in das Differenzfehlerregister geschobenen logischen „1” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „0” das Zählregister erhöht wird; – jeder in das Differenzfehlerregister geschobenen logischen „0” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „0” oder jeder in das Differenzfehlerregister geschobenen logischen „1” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „1” das Zählregister unverändert bleibt; – jeder in das Differenzfehlerregister geschobenen logischen „0” und gleichzeitig aus dem Differenzfehlerregister geschobenen logischen „1” das Zählregister erniedrigt wird.
  11. Verfahren nach einem der Ansprüche 9 oder 10, wobei das Differenzfehlerregister 32 Bit tief ist.
  12. Schaltung zur Steuerung der Abtastphase eines durch Abtastung zu regenerierenden Signals umfassend: – Mittel zum Überabtasten des Signals zur Ermittlung von Abtastwerten des Signals bei vorbestimmten Abtastphasen, wobei jeder Abtastwert entweder einen Wert logisch ”1” oder logisch ”0” aufweist; – Mittel zum Ermitteln von Differenzfehlern zwischen wenigstens zwei Abtastwerten bei unterschiedlichen der vorbestimmten Abtastphasen, wobei ermittelt wird, dass ein Differenzfehler vorliegt, wenn die wenigstens zwei Abtastwerte keinen übereinstimmenden logischen Wert ”1” oder ”0” aufweisen; – Mittel, welche basierend auf den ermittelten Differenzfehlern eingerichtet sind, eine Differenzfehlerrate zwischen den Abtastwerten bei wenigstens einer ersten und wenigstens einer zweiten Abtastphase zu bestimmen, das heißt eine Differenzfehlerrate bezogen auf ein vorbestimmtes Abtastphasenpaar zu bestimmen; – Mittel zum Vergleich wenigstens zweier Differenzfehlerraten bezogen auf wenigstens zwei unterschiedliche Abtastphasenpaare zur Ermittlung einer Entscheidung, welche der vorbestimmten Abtastphasen als Referenzabtastphase zur korrekten Regenerierung des Signals auszuwählen ist.
DE201110116585 2011-10-20 2011-10-20 Verfahren und Vorrichtung zur Regelung der Abtastphase Active DE102011116585B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE201110116585 DE102011116585B4 (de) 2011-10-20 2011-10-20 Verfahren und Vorrichtung zur Regelung der Abtastphase
CN201210399559.7A CN103067153B (zh) 2011-10-20 2012-10-19 用于调节采样相位的方法和装置
US13/655,933 US9065629B2 (en) 2011-10-20 2012-10-19 Method and apparatus for regulating the sampling phase

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201110116585 DE102011116585B4 (de) 2011-10-20 2011-10-20 Verfahren und Vorrichtung zur Regelung der Abtastphase

Publications (2)

Publication Number Publication Date
DE102011116585A1 DE102011116585A1 (de) 2013-04-25
DE102011116585B4 true DE102011116585B4 (de) 2015-05-13

Family

ID=48051264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201110116585 Active DE102011116585B4 (de) 2011-10-20 2011-10-20 Verfahren und Vorrichtung zur Regelung der Abtastphase

Country Status (3)

Country Link
US (1) US9065629B2 (de)
CN (1) CN103067153B (de)
DE (1) DE102011116585B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017202879A1 (de) 2017-02-22 2018-08-23 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur drathlosen seriellen Datenübertragung

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9274545B2 (en) * 2013-10-24 2016-03-01 Globalfoundries Inc. Apparatus and method to recover a data signal
US9866323B2 (en) * 2015-12-29 2018-01-09 Intel Corporation Techniques for optical wireless communication
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US10002650B1 (en) * 2016-12-21 2018-06-19 Mediatek Inc. Signal quality detection circuit for generating signal quality detection result according to two-dimensional nominal sampling point pattern and associated signal quality detection method
US9923638B1 (en) 2016-12-22 2018-03-20 Intel Corporation Clock tracking algorithm for twinkle VPPM in optical camera communication systems
KR102022377B1 (ko) * 2017-12-18 2019-09-18 주식회사 포인투테크놀로지 위상 동기화 장치
US10897275B2 (en) * 2018-12-27 2021-01-19 Intel Corporation Polar modulation systems and methods
CN114840464A (zh) * 2021-02-01 2022-08-02 武汉杰开科技有限公司 调整波特率的方法、电子设备及计算机存储介质
CN114003530B (zh) * 2021-10-29 2023-04-11 上海大学 一种基于fpga的串行差分通信数据采集系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230337T2 (de) * 1991-07-02 2000-06-08 British Telecomm Taktrück gewinnung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174736A (ja) * 1998-12-08 2000-06-23 Sharp Corp ビット同期回路
US7642566B2 (en) * 2006-06-12 2010-01-05 Dsm Solutions, Inc. Scalable process and structure of JFET for small and decreasing line widths
DE10203596C1 (de) 2002-01-30 2003-08-14 Infineon Technologies Ag Verfahren zur Abtastphasenregelung
US8374075B2 (en) * 2006-06-27 2013-02-12 John W. Bogdan Phase and frequency recovery techniques
US7502076B2 (en) * 2005-04-28 2009-03-10 Texas Instruments Incorporated Method and apparatus for a digital display
TWI274469B (en) * 2005-09-29 2007-02-21 Sunplus Technology Co Ltd System capable of executing preamble detection, symbol time sequence recovery and frequency offset estimation, and its method
EP2122835A1 (de) * 2007-01-11 2009-11-25 Freescale Semiconductor, Inc. Kommunikationseinrichtung, integrierte schaltung und verfahren dafür
JP2009038422A (ja) * 2007-07-31 2009-02-19 Nec Electronics Corp 同期回路、及び、データ受信方法
US7701374B2 (en) * 2008-02-26 2010-04-20 Conexant Systems, Inc. Method and apparatus for automatic optimal sampling phase detection
EP2405577B1 (de) * 2010-07-06 2019-04-24 Cisco Technology, Inc. Phasenbestimmungsverfahren und Schaltung
CN101938347B (zh) 2010-08-23 2013-01-16 华亚微电子(上海)有限公司 定时误差提取装置及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69230337T2 (de) * 1991-07-02 2000-06-08 British Telecomm Taktrück gewinnung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017202879A1 (de) 2017-02-22 2018-08-23 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur drathlosen seriellen Datenübertragung
DE102017202879B4 (de) 2017-02-22 2021-11-04 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zur drathlosen seriellen Datenübertragung

Also Published As

Publication number Publication date
US20130101075A1 (en) 2013-04-25
DE102011116585A1 (de) 2013-04-25
CN103067153B (zh) 2016-03-23
US9065629B2 (en) 2015-06-23
CN103067153A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
DE102011116585B4 (de) Verfahren und Vorrichtung zur Regelung der Abtastphase
DE60120426T2 (de) Datenrückgewinnung mit nachführung des datenaugenmusters
DE3308903C2 (de)
EP0978176B1 (de) Verfahren zur datenregeneration
EP2191607B1 (de) Verfahren und vorrichtung zur taktrückgewinnung
DE3728022A1 (de) Analoge phasenverriegelte schleife
DE2114250C3 (de) Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung
DE19907529B4 (de) Vorrichtung und Verfahren zum adaptiven Ausgleichen von Arbeitszyklusstörungen
DE60213443T2 (de) Speicherschaltung und schaltung zur erkennung eines gültigen überganges
DE3442613A1 (de) Synchronisierstufe zur gewinnung eines synchronisiersignals mit geringem jitter aus einer biternaeren datenfolge
EP0471207B1 (de) Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signals
DE10121757B4 (de) Datenregenerator mit einstellbarer Entscheiderschwelle und einstellbarem Abtastzeitpunkt
DE112007000767T5 (de) Datenentscheidungsvorrichtung und Fehlermessvorrichtung
DE2021381A1 (de) Nachrichtenuebertragungsvorrichtung
DE60123599T2 (de) Messung der Augenöffnung eines Signales
DE10241848A1 (de) Verfahren zur Erfassung von optischen bzw. elektrischen Signalfolgen und Augenmonitor zur Erfassung und Darstellung von Signalfolgen
EP0332642B1 (de) Verfahren und schaltungsanordnung zur adaptiven entzerrung von impulssignalen
WO2008116517A1 (de) Verfahren zur erzeugung einer taktfrequenz
DE10215087B4 (de) Verfahren und Vorrichtung zur Phasendetektion
DE2853058A1 (de) Einrichtung zur taktrueckgewinnung in einer empfangsstation eines digitalen datenuebertragungssystems
DE10207315B4 (de) Vorrichtung zur Datenrückgewinnung aus einem empfangenen Datensignal
DE102017202879B4 (de) Verfahren zur drathlosen seriellen Datenübertragung
DE19735752A1 (de) Verfahren zur Störunterdrückung eines bipolaren Datenstroms und Schaltungsanordnung zur Durchführung des Verfahrens
DE4434803C1 (de) Verfahren und Anordnung zur Abtastung eines seriellen Bitstromes
DE60201030T2 (de) Empfänger mit einer rückgewinnungsschaltung mittels überabtastung und mehrheitsentscheidung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative