CN105791850B - 一种编码器及其编码方法、解码器及其解码方法 - Google Patents

一种编码器及其编码方法、解码器及其解码方法 Download PDF

Info

Publication number
CN105791850B
CN105791850B CN201610137574.2A CN201610137574A CN105791850B CN 105791850 B CN105791850 B CN 105791850B CN 201610137574 A CN201610137574 A CN 201610137574A CN 105791850 B CN105791850 B CN 105791850B
Authority
CN
China
Prior art keywords
voltage
data line
mark
input
leading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610137574.2A
Other languages
English (en)
Other versions
CN105791850A (zh
Inventor
代磊
金兑炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610137574.2A priority Critical patent/CN105791850B/zh
Priority to US15/214,353 priority patent/US10333546B2/en
Publication of CN105791850A publication Critical patent/CN105791850A/zh
Application granted granted Critical
Publication of CN105791850B publication Critical patent/CN105791850B/zh
Priority to US16/410,891 priority patent/US10862506B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种编码器及其编码方法、解码器及其解码方法，用以减少了数据传输时所需要的数据线的个数，以及在数量相同的数据线中可以更快以及更多的传输数据，提高了数据传输的效率。所述编码器，包括：两个输入端、四个输出端子，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；所述两个输入端用于同时接收两个输入信号；所述四个输出端子用于根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子输出信号。

Description

一种编码器及其编码方法、解码器及其解码方法
技术领域
本发明涉及显示技术领域，尤其涉及一种编码器及其编码方法、解码器及其解码方法。
背景技术
随着显示行业的日益发展，显示器也逐渐向大型化，高解析度方向快速发展，因此显示面板中像素数量日益增多，对接口传输数据信号的要求也越来越高。
由于接口的速度存在物理性的限制因素，只有通过增加接口的数量来满足需求，但在这种情况下增加连接线的引脚数会影响费用层面的增加，在印制电路板(PrintedCircuit Board，PCB)和柔性电路板(Flexible Printed Circuit Board，FPC)基板上增加的走线数量增加了显示面板所占的面积。
其中，通常集成电路(integrated circuit，IC)内的数据(data)处理方式从绝缘栅型场效应管(MOS)的特性上来说，用0和1来表现的二进制方式在处理数据；若采用多进制的方式处理data需要类似的电路，且电路会变得复杂，出现由于噪声(noise)而导致的错误电流和高电压引起的转换(switching)速度问题等等，因此通常都是使用传统MOS的二进制方式。
例如，参见图1，通过移动产业处理器接口(Mobile Industry ProcessorInterface，MIPI)进行数据的传输，有一对的CLK(+)/(-)和4对的D0、D1、D2、D3线构成，用此来传输显示数据(display data)和控制信号(command set)。其中，D0、D1、D2、D3分别包括一对的数据线，分别表示正向电压(+)和负向电压(-)，当(+)线为正电压，(-)线为负电压时，代表二进制显示数据为1；当(+)线为负电压，(-)线为正电压时，代表二进制显示数据为0。因此，现有技术中采用这种方法将数据传输到时序控制器(timing controller)中。
从图1的处理方式中可以看出，一组的数据线处理一次的数据，4组的数据线可以处理4bit的数据。通常情况下我们所使用的8bit的数据处理需要4组数据线做两次处理。而且一根数据线只能输出一个二进制数据，但是在高速的数据传输时数据线反复发送1和0，这样消耗电流会增加，波形随之扭曲，同时会由于噪声问题发送错误的信号。
综上，现有技术中的数据传输方法中，数据传输时所需要的数据线的个数较多，降低了数据传输的效率。
发明内容
本发明提供了一种编码器及其编码方法、解码器及其解码方法，用以减少了数据传输时所需要的数据线的个数，以及在数量相同的数据线中可以更快以及更多的传输数据，提高了数据传输的效率。
本发明实施例提供了一种编码器，所述编码器包括：
两个输入端、四个输出端子，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；
所述两个输入端用于同时接收两个输入信号；
所述四个输出端子用于根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子输出信号。
相应地，本发明实施例提供了一种本发明提供的编码器的编码方法，该方法包括：
在一帧的时间内：
同时接收两个输入信号；
根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子并输出信号；
其中，每一输出端子包括标识正电压的数据线和标识负电压的数据线。
在一种可能的实施方式中，本发明实施例提供的上述编码器的编码方法中，所述两个输入信号，包括：
由0和/或1组成的两位二进制数据，包括00、01、10或11；
其中0表示低电平，1表示高电平。
在一种可能的实施方式中，本发明实施例提供的上述编码器的编码方法中，根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子并输出信号，包括：
不同的两个输入信号，所对应的输出信号的输出端子不同。
在一种可能的实施方式中，本发明实施例提供的上述编码器的编码方法中，确定所述两个输入信号所对应的一个输出端子并输出信号，包括：
若所述两个输入信号为00，第一输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压；
若所述两个输入信号为01，第二输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；
若所述两个输入信号为10，第三输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；
若所述两个输入信号为11，第四输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压。
在一种可能的实施方式中，本发明实施例提供的上述编码器的编码方法中，确定所述两个输入信号所对应的一个输出端子并输出信号，还包括：
若所述两个输入信号为01，第一输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；
若所述两个输入信号为10，第二输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；
若所述两个输入信号为11，第三输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压；
若所述两个输入信号为00，第三输出端子的标识正电压的数据线和标识负电压的数据线输出负电压。
本发明实施例提供了一种解码器，所述解码器包括：
两个输入端和两个输出端；
所述两个输入端用于同时接收标识正电压的数据线的电压信号和标识负电压的数据线的电压信号；
所述两个输出端用于根据所述输入端接收的电压信号，确定两个二进制数据的输出信号。
在一种可能的实施方式中，本发明实施例提供的上述解码器中，所述解码器还包括：
连接第一输入端和第二输入端的一个电流表；
连接第一输入端和地的第一电压表；
连接第二输入端和地的第二电压表；其中所述两个输入端包括第一输入端和第二输入端。
相应地，本发明实施例还提供了一种本发明提供的解码器的解码方法，该方法包括：
在一帧的时间内：
接收标识正电压的数据线的电压信号和标识负电压的数据线的电压信号；
根据所述电压信号，确定两个二进制数据的输出信号。
在一种可能的实施方式中，本发明实施例提供的上述解码器的解码方法中，根据所述电压信号，确定两个二进制数据的输出信号，具体包括：
当电流表的值为零，则确定输出信号为00或11；
当电流表的值为负，则确定输出信号为01；
当电流表的值为正，则确定输出信号为10。
在一种可能的实施方式中，本发明实施例提供的上述解码器的解码方法中，当电流表的值为零，则确定输出信号为00或11，具体包括：
当电流表的值为零，且第一电压表或者第二电压表的值为零，则确定输出信号为00；
当电流表的值为零，且第一电压表或者第二电压表的值为正，则确定输出信号为11。
本发明有益效果如下：
本发明实施例提供的上述编码器及其编码方法、解码器及其解码方法，所述编码器包括：两个输入端、四个输出端子，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；所述两个输入端用于同时接收两个输入信号；所述四个输出端子用于根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子并输出信号。因此，本发明实施例提供的编码器，在一帧的时间内，同时接收两个输入信号，且在一个输出端子输出信号，即在传输8位的数据信号时，仅通过8个数据线就能实现数据的传输。相比现有技术中，在一帧的时间内，接收一个输入信号，且在一个输出端子输出信号，在传输8位的数据信号时，需要16根的数据线实现数据的传输。显然，本发明实施例提供的编码器减少了数据传输时所需要的数据线的个数，以及在数量相同的数据线中可以更快以及更多的传输数据，提高了数据传输的效率。
附图说明
图1为现有技术提供的一种数据传输方法的示意图；
图2为本发明实施例提供的一种编码器的结构示意图；
图3为本发明实施例提供的一种编码器的编码方法的流程示意图；
图4为本发明实施例提供的一种解码器的结构示意图；
图5为本发明实施例提供的一种解码器的解码方法的流程示意图；
图6为本发明实施例提供的一种包括解码器和编码器的系统图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明提供了一种编码器及其编码方法、解码器及其解码方法，用以减少了数据传输时所需要的数据线的个数，以及在数量相同的数据线中可以更快以及更多的传输数据，提高了数据传输的效率。
下面结合附图，对本发明实施例提供的编码器及其编码方法、解码器及其解码方法的具体实施方式进行详细地说明。
需要说明的是，本发明实施例中通过将现有技术中在数据传输时的数据线分为标识正电压的数据线(+)和标识负电压的数据线(-)两种，其中，两个数据线可以选择正电压+Vdd和负电压-Vdd。即将8根数据线分为四组，每一组数据线包括标识正电压的数据线和标识负电压的数据线，其中，每组数据线对应一个输出端子。
参见图2，本发明实施例提供的一种编码器，包括：
两个输入端INPUT、四个输出端子OUTPUT，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；
两个输入端INPUT用于同时接收两个输入信号；
四个输出端子OUTPUT用于根据两个输入信号，确定两个输入信号所对应的一个输出端子输出信号。
在具体实施例中，本发明实施例提供的上述编码器，参见图2，两个输入端INPUT分别定义为第一输入端INPUT1和第二输入端INPUT2，四个输出端子OUTPUT分别定义为D0、D1、D2和D3。该编码器根据输入端INPUT1和INPUT2接收的两个二进制数据，确定D0、D1、D2和D3中的一个输出端子输出数据。当需要传输8个二进制数据时，仅需要四个输出端子的八根数据线，因此，本发明实施例提供的编码器减少了在数据传输时所需要的数据线的个数。
本发明实施例提供的上述编码器，所述编码器包括：两个输入端、四个输出端子，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；两个输入端用于同时接收两个输入信号；四个输出端子用于根据两个输入信号，确定两个输入信号所对应的一个输出端子并输出信号。因此，本发明实施例提供的编码器，在一帧的时间内，同时接收两个输入信号，且在一个输出端子输出信号，即在传输8位的数据信号时，仅通过8个数据线就能实现数据的传输。而现有技术中，在一帧的时间内，接收一个输入信号，且在一个输出端子输出信号，在传输8位的数据信号时，需要16根的数据线实现数据的传输。显然，本发明实施例提供的编码器减少了数据传输时所需要的数据线的个数，同时在数量相同的数据线中可以更快以及更多的传输数据，提高了数据传输的效率。
参见图3，本发明实施例提供的一种编码器的编码方法，该方法包括：
S301、在一帧的时间内，同时接收两个输入信号；
S302、根据两个输入信号，确定两个输入信号所对应的一个输出端子并输出信号；其中，每一输出端子包括标识正电压的数据线和标识负电压的数据线。
需要说明的是，本发明实施例提供的编码器的编码方法，通过采用多进制的方式，实现数据的传输。具体地，参见表1，0-255的数据采用二进制、三进制以及四进制的方式进行数据传输时需要的数据线的示例表。其中采用二进制方式进行数据传输需要8根数据线进行数据传输，采用三进制方式进行数据传输需要6根数据线，采用四进制方式进行数据传输需要4根数据线。可见采用多进制方式进行数据传输，需要的数据线的个数较少，可以提高数据传输的效率。
表1
在具体实施例中，本发明实施例提供的上述编码器的编码方法中，两个输入信号，包括：
由0和/或1组成的两位二进制数据，包括00、01、10或11；
其中0表示低电平，1表示高电平。
具体地，每个输入端接收的输入信号均为0或1，则两个输入端接收的输入信号则包括00、01、10或11。例如，当输入信号为01时，表示第一输入端的输入信号为0，第二输入端的输入信号为1。当输入信号为10时，表示第一输入端的输入信号为1，第二输入端的输入信号为0。在数据传输时，编码器的输入端结构的输入信号均为二进制的数字信号，且0表示低电平，1表示高电平。
在具体实施例中，本发明实施例提供的上述编码器的编码方法中，根据两个输入信号，确定两个输入信号所对应的一个输出端子并输出信号，包括：
不同的两个输入信号，所对应的输出信号的输出端子不同。
具体地，根据不同的输入端信号，选择不同的输出端子输出信号，且不同的输出端子输出的信号所对应的二进制数据不同。因此，若在相邻的几帧内，输入不同的输入信号，则可以在不同的输出端子输出信号，从而避免了在高速的数据传输时数据线反复发送1和0，产生的电流消耗增加以及产生的波形随之扭曲，同时避免了由于noise问题发送错误的信号的问题。
在具体实施例中，本发明实施例提供的上述编码器的编码方法中，确定两个输入信号所对应的一个输出端子并输出信号，具体包括：
若两个输入信号为00，第一输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压；若两个输入信号为01，第二输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；若两个输入信号为10，第三输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；若两个输入信号为11，第四输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压。
具体地，若第一输入端和第二输入端的输入信号均为0时，则在编码器的第一输出端子D0输出高电平，即第一输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压；若第一输入端的输入信号为0，第二输入端的输入信号为1时，则在编码器的第二输出端子D1输出高电平，即第二输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；若第一输入端的输入信号为1，第二输入端的输入信号为0时，则在编码器的第三输出端子D2输出高电平，即第三输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；若第一输入端和第二输入端的输入信号均为1时，则在编码器的第四输出端子D3输出高电平，即第四输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压。
在具体实施例中，根据输入端的两个输入信号，在不同的输出端子输出信号，其中在输出端子输出高电平时，不同的输出端子所对应的标识正电压的数据线和标识负电压的数据线输出的信号有所不同。例如，在第一输出端子D0所对应的输出端子输出高电平时，第一输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压，即表示成二进制数据为0；编码器的第二输出端子D1输出高电平，即第二输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压，即表示成二进制数据为1；编码器的第三输出端子D2输出高电平，即第三输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压，即表示成二进制数据为2；编码器的第四输出端子D3输出高电平，即第四输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压，即表示成二进制数据为3。因此，通过本发明实施例提供的编码器的编码方法是通过四进制数据进行数据传输，且在数据传输时需要的数据线个数比现有技术有中数据传输需要的数据线个数少。
在具体实施例中，本发明实施例提供的上述编码器的编码方法中，确定两个输入信号所对应的一个输出端子并输出信号，还包括：
若两个输入信号为01，第一输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；若两个输入信号为10，第二输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；若两个输入信号为11，第三输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压；若两个输入信号为00，第三输出端子的标识正电压的数据线和标识负电压的数据线输出负电压。
具体地，若第一输入端和第二输入端输入的二进制数据相同时，即第一输入端和第二输入端均输入1，或者均输入0时，第三输出端子输出高电平；具体地，当第一输入端和第二输入端均输入1时，第三输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压，当第一输入端和第二输入端均输入0时，第三输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压；若第一输入端的输入信号为0，第二输入端的输入信号为1时，则在编码器的第一输出端子D0输出高电平，即第一输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；若第一输入端的输入信号为1，第二输入端的输入信号为0时，则在编码器的第二输出端子D1输出高电平，即第二输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压。
在具体实施例中，根据输入端的两个输入信号，在不同的输出端子输出信号，其中在输出端子输出高电平时，不同的输出端子所对应的标识正电压的数据线和标识负电压的数据线输出的信号有所不同。例如，在第一输出端子D0所对应的输出端子输出高电平时，第一输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压，即表示成二进制数据为0；编码器的第二输出端子D1输出高电平，即第二输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压，即表示成二进制数据为1；编码器的第三输出端子D2输出高电平，即第三输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压，即表示成二进制数据为2。因此，通过本发明实施例提供的编码器的编码方法是通过三进制数据进行数据传输，且在数据传输时需要的数据线个数比现有技术有中数据传输需要的数据线个数少。
参见图4，本发明实施例提供的一种解码器，包括：
两个输入端INPUT和两个输出端OUTPUT；
两个输入端INPUT用于同时接收标识正电压的数据线的电压信号和标识负电压的数据线的电压信号；
两个输出端OUTPUT用于根据输入端接收的电压信号，确定两个二进制数据的输出信号。
在具体实施例中，本发明实施例提供的上述解码器，参见图4，两个输入端INPUT分别定义为第一输入端INPUT1和第二输入端INPUT2，两个输出端OUTPUT分别定义为D0和D1。该解码器根据两个输入端输入的标识正电压的数据线的电压信号和标识负电压的数据线的电压信号，确定D0和D1需要输出的二进制数据。从而使得该解码器完成了将多进制数据解码成二进制数据的目的。
在具体实施例中，参见图4，本发明实施例提供的上述解码器中，解码器还包括：
连接第一输入端INPUT1和第二输入端INPUT2的一个电流表A；
连接第一输入端INPUT1和地GND的第一电压表V1；
连接第二输入端INPUT2和地GND的第二电压表V2；其中两个输入端包括第一输入端INPUT1和第二输入端INPUT2。
具体地，通过根据电流表A、第一电压表V1和第二电压表V2的值确定电流的流向，并确定输出端输出的二进制数据。
需要说明的是，本发明实施例提供的解码器，是与本发明实施例提供的编码器一一对应的。
相应地，参见图5，本发明实施例还提供了一种本发明提供的解码器的解码方法，该方法包括：
S601、在一帧的时间内：接收标识正电压的数据线的电压信号和标识负电压的数据线的电压信号；
S602、根据电压信号，确定两个二进制数据的输出信号。
需要说明的是，通过本发明实施例提供的解码器的解码方法，将多进制数据转换为二进制数据，完成数据的传输。
在具体实施例中，本发明实施例提供的上述解码器的解码方法中，根据电压信号，确定两个二进制数据的输出信号，具体包括：
当电流表的值为零，则确定输出信号为00或11；
当电流表的值为负，则确定输出信号为01；
当电流表的值为正，则确定输出信号为10。
在具体实施例中，参见图5所示，当电流表A的值为零，说明第一输入端INPUT1和第二输入端INPUT2输入的电压信号的值相等，使得电流表的两端没有形成电压，电流表的值为零，即说明两个输入端输入的标识正电压的数据线的电压信号和标识负电压的数据线的电压信号均为负或者均为正，相应地，输出端输出的数据为00或11；当电流表A的值为负，说明第一输入端INPUT1输入的电压信号的值小于第二输入端INPUT2输入的电压信号的值，使得电流从第二输入端流向第一输入端，电流表的值为负，即说明第一输入端INPUT1输入的标识正电压的数据线的电压信号为负，第二输入端INPUT2输入的标识负电压的数据线的电压信号为正，相应地，输出端输出的数据为01；当电流表A的值为正，说明第一输入端INPUT1输入的电压信号的值大于第二输入端INPUT2输入的电压信号的值，使得电流从第一输入端流向第二输入端，电流表的值为正，即说明第一输入端INPUT1输入的标识正电压的数据线的电压信号为正，第二输入端INPUT2输入的标识负电压的数据线的电压信号为负，相应地，输出端输出的数据为10。因此，该方式为通过编码器编码后的数据输入给解码器时采用三进制的方法进行数据传输。
在具体实施例中，本发明实施例提供的上述解码器的解码方法中，当电流表的值为零，则确定输出信号为00或11，具体包括：
当电流表的值为零，且第一电压表或者第二电压表的值为零，则确定输出信号为00；
当电流表的值为零，且第一电压表或者第二电压表的值为正，则确定输出信号为11。
进一步地，参见图4所示，通过电流表A、第一电压表V1和第二电压表V2的值确定当电流表A的值为零时的情况。具体地，当电流表A的值为零，第一电压表V1的值为正，或者第二电压表的值为正，则确定第一输入端INPUT1和第二输入端INPUT2输入的电压信号均为正，即说明输出端输出的数据为11；当电流表A的值为零，第一电压表V1的值为负，或者第二电压表的值为负，则确定第一输入端INPUT1和第二输入端INPUT2输入的电压信号均为负，即说明输出端输出的数据为00。因此，该方式为通过编码器编码后的数据输入给解码器时采用四进制的方法进行数据传输。
综上，本发明实施例提供的解码器及其解码方法，均是与本发明实施例提供的编码器及其编码方法一一对应。其中编码器实现了将需要传输的数据通过三进制或者四进制的方式传输给解码器，解码器根据接收到的数据解码成二进制数据完成数据的传输。其中，解码器中通过电流的方向以及电压的值确定输出端输出的数据，即使在有噪音的情况下，也能较为容易地确定电流的方向，从而提高了解码器的稳定性。
需要说明的是，本发明中仅是以三进制、四进制的编码和解码方式作为较佳的实施例进行详细说明，但不限于仅以三进制、四进制的编码和解码方式进行数据传输，可以采用更多的多进制方式进行数据传输，从而减少数据传输占用的数据线个数，并提高数据传输的效率，本发明实施例不做具体限定。
在实际应用中，主服务器(Host Device)是多种整合系统中控制所有单元的系统，本地服务器(Local Device)是负责具体某一单元的系统。
举例来说，在手机中应用处理器(Application Process，AP)就作为Host Device，来整体管理并控制液晶显示屏(Liquid Crystal Display，LCD)，内容服务提供者(Telematics Service Provider，TSP)，麦克风(microphone，mic)，话筒speaker等；而LCD、TSP之类的单元都作为Local device来负责LCD的画面显示，TSP负责触控Touch动作的正常运行。因此，在系统中设备(Device)与Device之间进行数据传输时，采用本发明实施例提供的编码器和解码器的原理以及方法，可以减少数据线占用的个数，以及提高数据传输的效率。
具体地，参见图6，在主服务器中包括主处理器71和编码器72，在本地服务器中包括本地处理器73和解码器74。其中，编码器72和解码器74均为本发明实施例提供的编码器和解码器。且编码器和解码器之间进行数据传输时，采用本发明实施例提供的编码方法和解码方法中的多进制进行传输，从而减少了数据传输时占用的数据线个数，且简化了电路的复杂程度，提高了数据传输的效率。
在电子产品中，集成电路(IC)虽然只占很小一部分的区域，且设备与设备之间的数据传输主要在印制电路板(PCB)上实现，通过本发明实施例提供的编码器和解码器，减少了PCB上的信号线的长度以及个数，避免了PCB上信号线所占的区域超过IC区域而引发noise。
另外，为了进一步避免PCB上信号线所占的区域超过IC区域而引发noise，在画IC内部线路时，线间距一般保持20nm，PCB上的线间距是120um。
本发明实施例提供的上述编码器及其编码方法、解码器及其解码方法，所述编码器包括：两个输入端、四个输出端子，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；所述两个输入端用于同时接收两个输入信号；所述四个输出端子用于根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子并输出信号。因此，本发明实施例提供的编码器，在一帧的时间内，同时接收两个输入信号，且在一个输出端子输出信号，即在传输8位的数据信号时，仅通过8个数据线就能实现数据的传输。相比现有技术中，在一帧的时间内，接收一个输入信号，且在一个输出端子输出信号，在传输8位的数据信号时，需要16根的数据线实现数据的传输。显然，本发明实施例提供的编码器减少了数据传输时所需要的数据线的个数，以及在数量相同的数据线中可以更快以及更多的传输数据，提高了数据传输的效率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种编码器，其特征在于，所述编码器包括：
两个输入端、四个输出端子，其中每一输出端子包括标识正电压的数据线和标识负电压的数据线；
所述两个输入端用于分别接收一个输入信号；
所述四个输出端子用于根据所述两个输入端的两个输入信号，确定所述两个输入信号所对应的一个输出端子并输出信号。
2.一种权利要求1所述的编码器的编码方法，其特征在于，该方法包括：
在一帧的时间内：
同时接收两个输入信号；
根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子并输出信号；
其中，每一输出端子包括标识正电压的数据线和标识负电压的数据线。
3.根据权利要求2所述的方法，其特征在于，所述两个输入信号，包括：
由0和/或1组成的两位二进制数据，包括00、01、10或11；
其中0表示低电平，1表示高电平。
4.根据权利要求3所述的方法，其特征在于，根据所述两个输入信号，确定所述两个输入信号所对应的一个输出端子输出信号，包括：
不同的两个输入信号，所对应的输出信号的输出端子不同。
5.根据权利要求4所述的方法，其特征在于，确定所述两个输入信号所对应的一个输出端子并输出信号，包括：
若所述两个输入信号为00，第一输出端子的标识正电压的数据线和标识负电压的数据线均输出负电压；
若所述两个输入信号为01，第二输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；
若所述两个输入信号为10，第三输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；
若所述两个输入信号为11，第四输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压。
6.根据权利要求4所述的方法，其特征在于，确定所述两个输入信号所对应的一个输出端子并输出信号，还包括：
若所述两个输入信号为01，第一输出端子的标识正电压的数据线输出负电压，标识负电压的数据线输出正电压；
若所述两个输入信号为10，第二输出端子的标识正电压的数据线输出正电压，标识负电压的数据线输出负电压；
若所述两个输入信号为11，第三输出端子的标识正电压的数据线和标识负电压的数据线均输出正电压；
若所述两个输入信号为00，第三输出端子的标识正电压的数据线和标识负电压的数据线输出负电压。
7.一种解码器，其特征在于，所述解码器包括：
两个输入端和两个输出端；
所述两个输入端包括第一输入端和第二输入端，所述第一输入端用于接收标识正电压的数据线的电压信号，所述第二输入端用于接收标识负电压的数据线的电压信号；
所述两个输出端用于根据所述输入端接收的电压信号，确定两个二进制数据的输出信号。
8.根据权利要求7所述的解码器，其特征在于，所述解码器还包括：
连接第一输入端和第二输入端的一个电流表；
连接第一输入端和地的第一电压表；
连接第二输入端和地的第二电压表。
9.一种权利要求7或8权项所述的解码器的解码方法，其特征在于，该方法包括：
在一帧的时间内：
接收标识正电压的数据线的电压信号和标识负电压的数据线的电压信号；
根据所述电压信号，确定两个二进制数据的输出信号。
10.根据权利要求9所述的方法，其特征在于，根据所述电压信号，确定两个二进制数据的输出信号，具体包括：
当电流表的值为零，则确定输出信号为00或11；
当电流表的值为负，则确定输出信号为01；
当电流表的值为正，则确定输出信号为10。
11.根据权利要求9所述的方法，其特征在于，当电流表的值为零，则确定输出信号为00或11，具体包括：
当电流表的值为零，且第一电压表或者第二电压表的值为零，则确定输出信号为00；
当电流表的值为零，且第一电压表或者第二电压表的值为正，则确定输出信号为11。
CN201610137574.2A 2016-03-10 2016-03-10 一种编码器及其编码方法、解码器及其解码方法 Expired - Fee Related CN105791850B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610137574.2A CN105791850B (zh) 2016-03-10 2016-03-10 一种编码器及其编码方法、解码器及其解码方法
US15/214,353 US10333546B2 (en) 2016-03-10 2016-07-19 Encoder, encoding method, decoder, decoding method, and codec system
US16/410,891 US10862506B2 (en) 2016-03-10 2019-05-13 Encoder, encoding method, decoder, decoding method, and codec system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610137574.2A CN105791850B (zh) 2016-03-10 2016-03-10 一种编码器及其编码方法、解码器及其解码方法

Publications (2)

Publication Number Publication Date
CN105791850A CN105791850A (zh) 2016-07-20
CN105791850B true CN105791850B (zh) 2018-08-03

Family

ID=56392402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610137574.2A Expired - Fee Related CN105791850B (zh) 2016-03-10 2016-03-10 一种编码器及其编码方法、解码器及其解码方法

Country Status (2)

Country Link
US (2) US10333546B2 (zh)
CN (1) CN105791850B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
CN109308885A (zh) * 2018-12-11 2019-02-05 惠科股份有限公司 提升信号传输速率的方法及显示面板
CN115206226B (zh) * 2022-09-07 2023-01-24 惠科股份有限公司 显示驱动电路和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU372722A1 (ru) * 1970-06-15 1973-03-01 УСТРОЙСТВО дл ФОРМИРОВАНИЯ СИГНАЛОВ ЧЕТВЕРИЧНЫХ КОДОВ
GB1586271A (en) * 1978-05-10 1981-03-18 British Broadcasting Corp 2-4 channel decoding matrix for regenerating quadrophonic signals
CN101431335A (zh) * 2007-11-07 2009-05-13 国际商业机器公司 用于调制编码和解码的方法、装置和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646550A (en) * 1969-12-24 1972-02-29 Ibm Magnetic decoder network with multidimensional selection capability
JP4401378B2 (ja) * 2006-11-02 2010-01-20 Ｎｅｃエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
US8644417B2 (en) * 2012-05-08 2014-02-04 Au Optronics Corporation Methods and systems for multi-level data transmission
US8781022B1 (en) * 2013-03-01 2014-07-15 Au Optronics Corporation Methods for multi-level data transmission
US9722824B2 (en) * 2015-12-30 2017-08-01 Texas Instruments Incorporated Embedded clock in communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU372722A1 (ru) * 1970-06-15 1973-03-01 УСТРОЙСТВО дл ФОРМИРОВАНИЯ СИГНАЛОВ ЧЕТВЕРИЧНЫХ КОДОВ
GB1586271A (en) * 1978-05-10 1981-03-18 British Broadcasting Corp 2-4 channel decoding matrix for regenerating quadrophonic signals
CN101431335A (zh) * 2007-11-07 2009-05-13 国际商业机器公司 用于调制编码和解码的方法、装置和系统

Also Published As

Publication number Publication date
US20190268015A1 (en) 2019-08-29
US10333546B2 (en) 2019-06-25
US20170264906A1 (en) 2017-09-14
US10862506B2 (en) 2020-12-08
CN105791850A (zh) 2016-07-20

Similar Documents

Publication Publication Date Title
JP6310048B2 (ja) シグナリング電力を低減するための方法および装置
KR102083044B1 (ko) N-상 극성 출력 pin 모드 멀티플렉서
EP2965216B1 (en) Voltage mode driver circuit for n-phase systems
CN103198807B (zh) 显示信号处理系统、电路板及液晶显示装置
CN105791850B (zh) 一种编码器及其编码方法、解码器及其解码方法
CN106416159B (zh) 用于仿真数字系统的装置和方法
CN104133799A (zh) 一种多网卡ncsi管理系统
JP2005520458A (ja) 低い電力を消費するパラレルデータ通信
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN104467865B (zh) 串行通信协议控制器、字节拆分电路及8b10b编码器
CN105208021A (zh) 一种数据通讯方法及其系统
CN103218981B (zh) 数据传输方法、装置、控制器、驱动装置及显示装置
US9519604B2 (en) Systems and methods for frequency control on a bus through superposition
CN203707381U (zh) 一种lvds信号的传送装置
CN104111904A (zh) 通信装置与设置数据传输的方法
US8941434B1 (en) Bus encoding scheme based on non-uniform distribution of power delivery network components among I/O circuits
KR100986042B1 (ko) 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템
CN117857730A (zh) 延迟控制方法、装置、接口芯片及显示系统
CN107689535B (zh) 转接卡设备和电子设备
TW202301849A (zh) 板對板橋接信號傳輸系統
CN114024857A (zh) 带宽切换电路、系统及电子设备
CN109962865A (zh) 一种实现网络环通传输的显示模块及显示系统
CN105159854A (zh) 用于计算机与机顶盒通讯的电平转换电路及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180803