CN117857730A - 延迟控制方法、装置、接口芯片及显示系统 - Google Patents
延迟控制方法、装置、接口芯片及显示系统 Download PDFInfo
- Publication number
- CN117857730A CN117857730A CN202211214652.6A CN202211214652A CN117857730A CN 117857730 A CN117857730 A CN 117857730A CN 202211214652 A CN202211214652 A CN 202211214652A CN 117857730 A CN117857730 A CN 117857730A
- Authority
- CN
- China
- Prior art keywords
- delay value
- delay
- sampling
- data
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000005070 sampling Methods 0.000 claims abstract description 178
- 238000012216 screening Methods 0.000 claims abstract description 8
- 238000012163 sequencing technique Methods 0.000 claims description 8
- 230000011218 segmentation Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 42
- 238000004891 communication Methods 0.000 abstract description 27
- 230000008569 process Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 15
- 238000004590 computer program Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 230000011664 signaling Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Abstract
本申请公开了一种延迟控制方法、装置、接口芯片及显示系统。其中,该方法包括:确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;控制在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。本申请解决了由于相关技术中为了确保可平稳采集数据,在数据传输的过程中通过新增通信接口,或者以固定速率进行数据采集存在需要额外增加硬件开销,浪费硬件资源,以及LVDS传输的灵活性较差的技术问题。
Description
技术领域
本申请涉及LED显示领域,具体而言,涉及一种延迟控制方法、装置、接口芯片及显示系统。
背景技术
LED显示屏因其成本低、功耗小、可视性高、组装自由等优点被应用到各种领域。常见的LED显示屏控制系统主要由视频源、发送卡、接收卡以及LED显示屏组成,一个LED显示屏一般由多个LED模组拼接而成。
目前,接收卡和显示屏的LED模组之间的连接是接收卡通过排线和模组连接,该方法不但传输速率比较低,且接线复杂,为了解决该问题,业内采用低压差分信号差分信号(Low-Voltage Differential Signaling,LVDS)进行传输,LVDS接口作为数据高速率传输的一种有效手段,能够有效的提高系统之间传输的效率;但在高速的LVDS传输过程中,随着数据速率不断提升,数据的有效窗口持续减小,如何保证接收端能够正确并稳定的采样到发送端的数据,是使用LVDS过程中必须要解决的问题。
相关技术中,为了克服上述问题,接收端在接收数据时,根据当前已知LVDS的传输速率,对数据进行一定时限内的延迟,然后以一定的机制动态调节采样时钟的延迟,最终使得采样点稳定的保持在数据的中间点。需要说明的是,该方案在进行数据延迟时一般通过其他的通信接口进行传输,例如I2C、SPI等低速率的通信接口,需要额外的增加硬件开销:此外,通信双方需要约定固定LVDS传输速率进行数据传输,在传输过程中传输速率只能是固定的,该方法降低了LVDS传输的灵活性。
针对上述的问题,目前尚未提出有效的解决方案。
发明内容
本申请实施例提供了一种延迟控制方法、装置、接口芯片及显示系统,以至少解决由于相关技术中为了确保可平稳采集数据,在数据传输的过程中通过新增通信接口,或者以固定速率进行数据采集存在需要额外增加硬件开销,浪费硬件资源,以及LVDS传输的灵活性较差的技术问题。
根据本申请实施例的一个方面,提供了一种延迟控制方法,包括:确定多个采样延迟值,其中,多个采样延迟值中每个采样延迟值对应的延迟时长不同;在每个采样延迟值下均对预定数量的特征码进行采集,确定在每个采样延迟值对应的误码率;根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。通过上述技术方案,无需增加额外的通信接口,接收端也无需获取当前发送端发送的线速率,即可实现对时钟通路以及数据通路进行自适应采集的技术效果,保证接收端能够正确且稳定采集有效数据的目的。
可选地,根据每个采样值对应的误码率筛选出最佳延迟值,包括:获取在每个采样延迟值下误码率小于预设值的抽头编号集合,其中,抽头编号集合为对预定数量的特征码基于不同位置抽取分段数据转换时,起始分段位置对应的编号集合;从抽头编号集合中确定目标抽头编号,根据目标抽头编号确定最佳延迟值。通过确定各个采样延迟值下抽头编号的方式,可以对整个传输数据进行有效划分,达到仅需要关注抽头即可确定最佳延迟值的目的。
可选地,从抽头编号集合中确定目标抽头编号,根据目标抽头编号确定最佳延迟值,包括:确定在抽头编号集合中出现次数最多的抽头编号为目标抽头编号;确定目标抽头编号对应的目标采样延迟值集合;根据目标采样延迟值集合确定最佳延迟值。通过选取抽头编号集合中出现次数最多的抽头编号可以得到最佳延迟值对应的初始范围,进而基于该初始范围作进一步处理,达到节省确定最佳延迟值的耗时,提高确定最佳延迟值的处理效率的目的。
可选地,根据目标采样延迟值集合确定最佳延迟值,包括:获取目标采样延迟值集合中所包括的各个目标采样延迟值;按照预定顺序对各个目标采样延迟值进行排序,得到排序结果;确定排序结果中的中位数为最佳延迟值。通过排序的方式可以快速查找到目标采样延迟值集合中的最佳延迟值。
可选地,根据目标采样延迟值集合确定最佳延迟值,包括:获取目标采样延迟值集合中所包括的各个目标采样延迟值;确定各个目标采样延迟值的平均值,将平均值作为最佳延迟值。同理,通过确定目标采样延迟值集合中各个目标采样延迟值的平均值,将该平均值作为最佳延迟值,同样达到了快速确定最佳延迟值的目的。
可选地,在存在多个数据通路的情况下,当对数据通路传输的数据进行延迟控制时,将最佳延迟值对数据通路传输的数据进行延迟控制,包括:确定各个数据通路对应的各个目标最佳延迟值,基于各个目标最佳延迟值对各个数据通路传输的数据进行延迟控制。通过上述技术方案,可以实现对各个数据通路的自适应控制,无需再对各个数据对应的数据总线做等长处理。
可选地,各个数据通路对应的各个目标最佳延迟值大小不同。
可选地,在每个采样延迟值均对预定数量的特征码进行采集,包括:确定在多个采样延迟值中每个采样延迟值下待接收的第一字节数,其中,第一字节数为发送端发送至接收端的以用于参与最佳延迟值判断的字节数;获取特征码对应的第二字节数;根据第一字节数与第二字节数的比值得到预定数量的特征码;控制在每个采样延迟值所对应的延迟时长内均对预定数量的特征码进行采集。通过上述技术方案可以实现每个采样延迟值均对预定数量的特征码进行采集,达到了对采样延迟值做统一处理,得到在同一尺度下不同采样延迟值对应误码率的目的,便于基于同一维度对不同采样延迟值的采集效果进行比较的技术效果。
可选地,控制在每个采样延迟值所对应的延迟时长内均对预定数量的特征码进行采集,包括:依次对每个采样延迟值进行遍历,在当前采样延迟值下已经采集到的特征码的数量达到预定数量的情况下,采用当期采样延迟值的下一个采样延迟值采集特征码,直到下一个采样延迟值采集的特征码的数量达到预定数量,依次类推,直到每个采样延迟值全部遍历完毕。采用遍历的形式,控制每个采样延迟值对预定数量的特征码进行采集,可以在上一个采样延迟值采样完成后,直接轮换到下一个采样延迟值,实现自动轮询遍历,使得在各个采样延迟值下可快速对相同数量的特征码进行采集的技术效果。
根据本申请实施例的另一方面,还提供了一种确定延迟控制装置,包括:第一确定模块,用于确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;第二确定模块,用于在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;控制模块,用于根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。
根据本申请实施例的另一方面,还提供了一种接口芯片,该接口芯片包括上述延迟控制装置。
根据本申请实施例的另一方面,还提供了一种显示系统,该显示系统包括上述接口芯片。
根据本申请实施例的另一方面,还提供了一种非易失性存储介质,存储介质包括存储的程序,其中,在程序运行时控制存储介质所在设备执行任意一种延迟控制方法。
根据本申请实施例的另一方面,还提供了一种电子设备,包括:处理器;用于存储处理器可执行指令的存储器;其中,处理器被配置为执行指令,以实现任意一种延迟控制方法。
在本申请实施例中,采用通过特征码确定最佳延迟值的方式,通过确定多个采样延迟值,并在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;然后,根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制,达到了在LVDS线速率可变的情况下,无需增加额外的通信接口,接收端也无需获取当前发送端发送的线速率,即可实现对时钟进行自适应延迟,确保时钟对数据的采样保持在数据的中心点,保证LVDS接收端能够正确且稳定采集有效数据的目的,从而实现了避免硬件资源浪费,保证LVDS传输具有较高灵活性的技术效果,进而解决了由于相关技术中为了确保可平稳采集数据,在数据传输的过程中通过新增通信接口,或者以固定速率进行数据采集存在需要额外增加硬件开销,浪费硬件资源,以及LVDS传输的灵活性较差的技术问题。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1(a)是相关技术中,DataN端增加1/2个UI的延迟的波形示意图;
图1(b)是相关技术中,当采样到的数据结果P/N不同时,减小i_clk延迟的波形示意图;
图1(c)是相关技术中,当采样到的数据结果P/N相同时,增大i_clk延迟的示意图;
图2是根据本申请实施例的一种可选的延迟控制方法的流程示意图;
图3是本申请一示例性实施例中的电路结构的系统框图;
图4是本申请另一示例性实施例中的电路结构的系统框图;
图5是本申请另一示例性实施例中的电路结构的系统框图;
图6是本申请另一示例性实施例中的电路结构的系统框图;
图7是本申请一可选实施例中系统控制延迟的状态机流程图;
图8是本申请一示例性实施例中,当i_clk的延迟Delay Tap为0时,输入时钟和数据的关系示意图;
图9是本申请一示例性实施例中,当i_clk的延迟Delay Tap为31时,输入时钟和数据的关系示意图;
图10是本申请一示例性实施例中,用于示意采样延迟值与抽头编号对应关系的示意图;
图11是根据本申请实施例的一种可选的确定延迟控制装置的结构示意图;
图12示出了可以用来实施本申请的实施例的示例电子设备800的示意性框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于本领域技术人员更好的理解本申请相关实施例,现将本申请可能涉及的技术术语或者部分名词解释如下:
LVDS(Low-Voltage Differential Signaling)低电压差分信号,是一种低功耗、低误码率、低串扰和低辐射的差分信号技术,这种传输技术可以达到155Mbps以上,LVDS技术的核心是采用极低的电压摆幅高速差动传输数据,可以实现点对点或一点对多点的连接,其传输介质可以是铜质的PCB连线,也可以是平衡电缆。
8B/10B编码是1983年由IBM公司的Al Widmer和PeterFranaszek所提出的数据传输编码标准,目前已经被广泛应用到高速串行总线。8B/10B编码将待发送的8位数据转换成10位代码组,其目的是保证直流平衡,以及足够密集的电平转换。8bit原始数据可以分成两部分:低位的5bit EDCBA(设其十进制数值为X)和高位的3bit HGF(设其十进制数值为Y),则该8bit数据可以记为D.X.Y。10bit数据有1024种,可以从中选择出一部分表示8bit数据,所选的码型中0和1的个数应尽量相等。
8B/10B编码中将K28.1、K28.5和K28.7作为K码的控制字符,称为“comma”。在任意数据组合中,Comma码只作为控制字符出现,在数据负荷部分不会出现,所以使用comma码字符只是帧的开始和结束标志,或者修正和数据流对齐的控制字符。接收器在输入数据流中扫描搜寻特定的比特序列(comma),如果找到序列,解串器调整字符边界以匹配检测到的Comma字符序列。K码有多个,比如K28.0、K28.1、K28.5等,K码标志帧开始、帧结束、时钟修正和数据对其等功能,K指的是Comma码,K和小数点之间的数字指的是8位数据的后5位,小数点后面的数字指的是8位数据的前3位。
相关技术中,一种普遍使用的动态调节方案如下,接收端在LVDS数据输入的N端增加1/2个UI的延迟,然后以一定的机制动态调节采样时钟i_clk的延迟,最终可以使得采样点稳定的保持在数据P端的中心;动态调节的机制如下:
1)给DataN端增加1/2个UI的延迟,如图1(a)所示;
2)对i_clk进行动态延迟的调整,当采样到的数据结果P/N不同时,减小i_clk的延迟,如图1(b)所示;
3)当采样到的数据结果P/N相同时,增大i_clk的延迟;如图1(c)所示;
4)这样动态调节的最终结果,i_clk的上升沿将始终动态保持在DataP数据的中心位置,此时总是可以可靠稳定的对数据进行采样。
该方案需要接收端已知当前LVDS的线速率,进行1/2个UI的初始延迟设置;此延迟一般通过其他的通信接口进行传输,例如I2C、SPI等低速率的通信接口,需要额外的增加硬件开销;其次,通信双方以约定的固定LVDS速率进行数据传输,但这种方式在传输过程中不能改变线速率,大大降低了LVDS传输的灵活性。
为了解决相关技术中,在应用LVDS低压电差分信号传输模式的过程中存在的技术问题,根据本申请实施例,提供了一种延迟控制方法实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
图2是根据本申请实施例的延迟控制方法,如图2所示,该方法包括如下步骤:
步骤S202,确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;
在步骤S202中,该方法是应用在接口芯片中,接口芯片作为接收端,接收前端时序控制器(Timing Control,TCON)或者显示控制器例如接收卡的数据,而TCON芯片或者显示控制器作为发送端向接口芯片发送显示屏显示时的数据,因此上述采样延迟值可以根据接收卡的实施需求配置采样延迟值,也可以是根据接口芯片的实施需求配置,此处并不做具体限制,例如,可设置10个,12个,32个,其中,每个采样延迟值对应的延迟时长可设置为递增关系,例如,有32个延迟值,分别编号为R0、R1、R2、R3、R4……R31,其中,每个编号对应的延迟时长可以分别为0ps、100ps、200ps、300ps、400ps……3100ps。
步骤S204,在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;
在步骤S204的技术方案中,可在不同延迟值下均采集同等数量的特征码,然后,将采集到的数据与发送端发送的特征码进行比对,进而得到误码率,需要说明的是,上述特征码可以为采用8B/10B进行编码的Comma码(又称K码),其中,K码有多个,例如K28.0、K28.1、K28.5等。
步骤S206,根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制;
作为一种可选的应用场景,在显示图像的过程中,TCON芯片或显示控制器作为发送端向接口芯片向显示屏显示待显示数据时,接口芯片接收该待显示数据,然后通过驱动芯片在显示屏上进行显示,即接口芯片可通过上述延迟控制方法对来自TCON芯片或显示控制器的待显示数据进行接收,进而可以使得接口芯片在LVDS传输模式下,信号传输质量更加流畅,画面输出更加稳定。
需要说明的的是,在不同的数据传输场景中,上述延迟控制方法可同样适用于发送卡、接收卡,驱动芯片等各种装置,例如,当发送卡接收来自接收卡传输的数据时,同样可以采用上述延迟控制方法进行控制。
可选地,根据每个采样值对应的误码率筛选出最佳延迟值,包括:获取在每个采样延迟值下误码率小于预设值的抽头编号集合,其中,抽头编号集合为对预定数量的特征码基于不同位置抽取分段数据转换时,起始分段位置对应的编号集合;从抽头编号集合中确定目标抽头编号,根据目标抽头编号确定最佳延迟值。通过确定各个采样延迟值下抽头编号的方式,可以对整个传输数据进行有效划分,达到仅需要关注抽头即可确定最佳延迟值的目的。
可以理解的,因为8B/10B下Comma的长度为10bit,因此首先需要进行10:1的字节转换,即将采样到的1bit数据进行10:1的串并转换,容易注意到的是,进行10:1串化的过程中,总共会有10种情况,因此,可记录下这10种情况的误码率,上述这10种情况对应10个抽头,编号可记为抽头0到9,上述10种情况,实际上仅有一种情况能够采样到有效的Comma;即实际上只有一种情况的误码率会小于10%,记录下误码率小于10%的抽头编号,因此可得到上述抽头编号集合。
该方法中,通过确定多个采样延迟值,并控制在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;然后,根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制,达到了在LVDS线速率可变的情况下,无需增加额外的通信接口,接收端也无需获取当前发送端发送的线速率,即可实现对时钟进行自适应延迟,确保时钟对数据的采样保持在数据的中心点,保证LVDS接收端能够正确且稳定采集有效数据的目的,从而实现了避免硬件资源浪费,保证LVDS传输具有较高灵活性的技术效果,进而解决了由于相关技术中为了确保可平稳采集数据,在数据传输的过程中通过新增通信接口,或者以固定速率进行数据采集存在需要额外增加硬件开销,浪费硬件资源,以及LVDS传输的灵活性较差的技术问题。
作为一种可选的实施方式,从抽头编号集合中确定目标抽头编号,根据目标抽头编号确定最佳延迟值,可以通过如下方式实现:确定在抽头编号集合中出现次数最多的抽头编号为目标抽头编号;确定目标抽头编号对应的目标采样延迟值集合;根据目标采样延迟值集合确定最佳延迟值。
以下结合表1对上述确定最佳延迟值的过程进行说明:
采样延迟值 | R0 | R1 | R2 | R3 | R4 | R5 | R6 | R7 | R8 | R9 |
抽头编号 | 1 | 3 | 5 | 5 | 5 | 5 | 5 | 5 | 5 | 6 |
如上表所示,假设有10个延迟阶数,即有10个采样延迟值,这10个采样延迟值对应的采样编号分别为R0、R1、R2、R3、R4、R5、R6、R7、R8、R9,其中,R0、R1、R2、R3、R4、R5、R6、R7、R8、R9对应的延迟时长分别为0ps、100ps、200ps、300ps、400ps、500ps、600ps、700ps、800ps、900ps,结合表1可知,采样编号R0、R1、R2、R3、R4、R5、R6、R7、R8、R9对应的抽头编号集合为{1、3、5、5、5、5、5、5、5、6},即R2、R3、R4、R5、R6、R7、R8均是在抽头编号为5的情况下采集到的特征码的误码率小于10%,则由于编号5出现的次数最多,则确定抽头编号5为目标抽头编号,进而可以确定目标采样延迟集合为{200ps、300ps、400ps、500ps、600ps、700ps、800ps}。通过选取抽头编号集合中出现次数最多的抽头编号可以得到最佳延迟值对应的初始范围,例如,上述举例中的最佳延迟值对应的初始范围为{200ps、300ps、400ps、500ps、600ps、700ps、800ps},进而基于该初始范围作进一步处理,达到节省确定最佳延迟值的耗时,提高确定最佳延迟值的处理效率的目的。
本申请一些实施例中,根据目标采样延迟值集合确定最佳延迟值,可以通过如下方式实现,具体的,可获取目标采样延迟值集合中所包括的各个目标采样延迟值;按照预定顺序对各个目标采样延迟值进行排序,得到排序结果;确定排序结果中的中位数为最佳延迟值。举例而言,仍以采样编号R0、R1、R2、R3、R4、R5、R6、R7、R8、R9对应的抽头编号集合为{1、3、5、5、5、5、5、5、5、6}为例,通过上文可知,其得到的目标采样延迟集合为{200ps、300ps、400ps、500ps、600ps、700ps、800ps},显而易见的,目标采样延迟值集合中所包括的各个目标采样延迟值分别为200ps、300ps、400ps、500ps、600ps、700ps、800ps,且其是按照从小到大的顺序进行排列的,则为确定中位数为采样编号R5对应的500ps为最佳延迟值。
本申请另一些可选的实施例中,根据目标采样延迟值集合确定最佳延迟值,还可以为获取目标采样延迟值集合中所包括的各个目标采样延迟值;确定各个目标采样延迟值的平均值,将平均值作为最佳延迟值。
可以理解的,上述通过确定标采样延迟值集合中所包括的各个目标采样延迟值的平均值的方式,适合抽头编号集合中出现次数最多的抽头编号为偶数的情况,以下结合表2对上述基于平均值确定最佳延迟值的方式进行说明:
采样延迟值 | R0 | R1 | R2 | R3 | R4 | R5 | R6 | R7 | R8 | R9 |
抽头编号 | 1 | 3 | 5 | 5 | 5 | 5 | 5 | 5 | 6 | 6 |
如上表所示,假设有10个延迟阶数,即有10个采样延迟值,这10个采样延迟值对应的采样编号分别为R0、R1、R2、R3、R4、R5、R6、R7、R8、R9,其中,R0、R1、R2、R3、R4、R5、R6、R7、R8、R9对应的延迟时长分别为0ps、100ps、200ps、300ps、400ps、500ps、600ps、700ps、800ps、900ps,结合表2可知,采样编号R0、R1、R2、R3、R4、R5、R6、R7、R8、R9对应的抽头编号集合为{1、3、5、5、5、5、5、5、6、6},即R2、R3、R4、R5、R6、R7均是在抽头编号为5的情况下(即抽头编号5出现的次数为偶数)采集到的特征码的误码率小于10%,则由于编号5出现的次数最多,则确定抽头编号5为目标抽头编号,进而可以确定目标采样延迟集合为{200ps、300ps、400ps、500ps、600ps、700ps}。则最佳延迟值为{200ps、300ps、400ps、500ps、600ps、700ps}的平均值,最佳延迟值为(200ps+300ps+400ps+500ps+600ps+700ps)/6=450ps。
本申请一些实施例中,在存在多个数据通路的情况下,当对数据通路传输的数据进行延迟控制时,将最佳延迟值对数据通路传输的数据进行延迟控制,包括:确定各个数据通路对应的各个目标最佳延迟值,基于各个目标最佳延迟值对各个数据通路传输的数据进行延迟控制。可以理解的,通过上述技术方案,可以实现对各个数据通路的自适应控制,无需再对各个数据对应的数据总线做等长处理。可选地,各个数据通路对应的各个目标最佳延迟值大小可以不同。
具体的,作为一种可选的实施方式,在存在多个数据通路的情况下,当对数据通路传输的数据进行延迟控制时,将最佳延迟值对数据通路传输的数据进行延迟控制,可以通过如下方式实现:
可确定各个数据通路对应的各个目标最佳延迟值;将目标最佳延迟值写入至各个数据通路对应的延迟单元中,其中,延迟单元与数据通路一一对应。
需要说明的是,也可将将延迟单元设置在时钟通路上,通过控制时钟信号达到有效采样的目的,但是这种方式在有多路数据传输的情况下,需要对多路数据的传输线(数据总线)做物理上的等长处理,即将通信线设置等长长度,在而在本申请中,可将延迟单元配置在数据通路,在有多路数据的场景下,其可根据每路数据对应的最佳延迟值,将最佳延迟值通过软件信号的形式配置给各个数据通路对应的延迟单元。
图3是本申请一示例性实施例中的系统框图示意图,如图3所示,该实施例中只有一路数据通路,将延迟单元设置在数据通路上,其中,延迟单元可包括延迟控制单元(Delay_Ctrl)与延迟执行单元(Delay_Cell)。
图4是本申请另一示例性实施例中的电路结构系统框图,如图4所示,该实施例中存在多路数据,其中,每一路数据通路均设置有延迟单元,通过该方式可对多路数据分别进行延迟自适应的控制,而无需对多路数据的传输线做物理上的等长处理。
图5是本申请另一示例性实施例中的电路结构系统框图,如图5所示,该实施例中也存在多路数据,但多路数据在硬件上做等长处理(即将通信线设置为等长长度),因此,对其中一路数据进行了延迟自适应后,其结果对所有的多路数据都适用,容易注意到的,该实施例和图4所示的实施例的区别在于,图4所示的实施例的通信线之间可以不等长,但是本实施例需要等长。
本申请一示例性实施例中,在确定每个采样延迟值对应的误码率之前,需要先确定待接收到的特征码的数量,上述特征码的数量,可通过如下方式确定:
可先确定多个采样延迟值中每个采样延迟值下待接收的第一字节数,其中,第一字节数为发送端发送至接收端的以用于参与最佳延迟值判断的字节数,然后,获取特征码对应的第二字节数;根据第一字节数与第二字节数的比值得到预定数量的特征码;控制在每个采样延迟值所对应的延迟时长内对预定数量的特征码进行采集。例如,发送端发送至接收端的用于参与最佳延迟值判断的字节数为10000字节,而上述特征码为K码,单独一个K码的字节为10字节,因此,需要发送10000/10=1000个K码。
可选地,控制在每个采样延迟值所对应的延迟时长内均对预定数量的特征码进行采集,包括:依次对每个采样延迟值进行遍历,在当前采样延迟值下已经采集到的特征码的数量达到预定数量的情况下,采用当期采样延迟值的下一个采样延迟值采集特征码,直到下一个采样延迟值采集的特征码的数量达到预定数量,依次类推,直到每个采样延迟值全部遍历完毕。
现结合一具体实施方式,对本申请的上述技术方案作进一步详细说明。
图6是该示例性实施例的电路结构系统框图,如图6所示,可在接收端给时钟通路中增加一个Delay_Cell的单元用来执行对LVDS_CLK的延迟,其中Delay_Ctrl单元用来控制Delay_Cell的延迟的大小。当系统首次上电,或者切换线速率后,发送端首先发送一段特征码,例如8B10B中的Comma(K28.5)或者其他特征码,接收端利用这一段时间的特征码,对接收到的数据和特征码进行对比,同时对系统的Delay_Cell进行动态的配置,以测试不同的Delay值下,接收到特征码的误码率,最终训练出最佳的Delay值;之后系统以最佳的Delay值进行工作,进行LVDS的数据的接收。
图7是该实施例中系统控制延迟的状态机流程图,如图7所示,该流程包括:
S0:系统上电后的初始状态;
S1:配置Delay Cell的Tap值(采样延迟值)为初始值0;
S2:由于8B10B下Comma的长度为10bit,因此系统首先需要进行10:1将采样到的1bit数据进行10:1的串并转换,在进行10:1串化时总共会有10种情况,记录下这10种情况的误码率;(这10种情况称为10个抽头,编号记为抽头0到9)
上述10种情况,实际上仅有一种情况能够采样到有效的Comma;也就是说实际上只有一种情况的误码率会小于10%,记录下误码率小于10%的抽头编号;可见,误码率的判断总量(即发送端发送至接收端的以用于参与最佳延迟值判断的第一字节数)为10000bit,8B10B下Comma的长度为10bit(即第二字节数),也就是1000个Comma(根据第一字节数与第二字节数的比值得到预定数量的特征码),在本状态会持续的等待发送端发送够10000bit数据;
S3:本状态判断系统设计的32个延迟值(即32个采样延迟值)是否全部遍历完毕,可以理解的,可根据自身的需求灵活设计延迟阶数的数量,且总延迟最好能够达到一个数据UI的2倍;
S4:将时钟的延迟值进行+1操作;
S5:状态机进入到本状态时已经完成了预设的32个延迟Tap的测试,每个Tap对应了一个误码率小于10%的抽头编号,将每个Tap对应编号记录为R0、R1……R31。
假如当i_clk的延迟Delay Tap为0时,输入时钟和数据的关系如图8所示,当i_clk的延迟Delay Tap为31时,输入时钟和数据的关系如图9所示,上述情况下,32个采样延迟值对应的Bitslip_num抽头编号如图10所示,需要说明的是,这里无需关心具体的编号的数值,其需要关注的是各抽头编号的起始点和持续的长度,即出现的次数,从图10可以看出,即目标抽头编号为6出现的次数最多,因此最佳采样点,即在目标抽头编号6的中心点,从图10可以看出,目标抽头编号6对应的目标采样延迟值集合包括:R2-R26,因此,其中心点为R14,因此,Delay Tap为14时,i_clk处在最佳的采样点;
S6:进入到本状态时,系统已经统计出了最佳的采样点,因此,将此最佳采样点写入到DelayCell中进行业务数据的采样接收;并可持续检测系统的LVDS是否发生了中断或者线速率发生了变化,在LVDS发生了中断或者线速率的情况下进行下一次的检测。
图11是根据本申请实施例的一种确定延迟控制装置,如图11所示,该装置包括:
第一确定模块40,用于确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;
第二确定模块42,用于控制在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;
控制模块44,用于根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。
该装置中,第一确定模块40,用于确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;第二确定模块42,用于控制在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;控制模块44,用于根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制,达到了在LVDS线速率可变的情况下,无需增加额外的通信接口,接收端也无需获取当前发送端发送的线速率,即可实现对时钟进行自适应延迟,确保时钟对数据的采样保持在数据的中心点,保证LVDS接收端能够正确且稳定采集有效数据的目的,从而实现了避免硬件资源浪费,保证LVDS传输具有较高灵活性的技术效果,进而解决了由于相关技术中为了确保可平稳采集数据,在数据传输的过程中通过新增通信接口,或者以固定速率进行数据采集存在需要额外增加硬件开销,浪费硬件资源,以及LVDS传输的灵活性较差的技术问题。
延迟控制装置的具体实施方式可以参考上述延迟控制方法的实施方式,在此不再赘述。
根据本申请实施例的另一方面,还提供了一种接口芯片,该接口芯片包括上述延迟控制装置。
根据本申请实施例的另一方面,还提供了一种显示系统,该显示系统包括上述接口芯片。
根据本申请实施例的另一方面,还提供了一种非易失性存储介质,存储介质包括存储的程序,其中,在程序运行时控制存储介质所在设备执行任意一种延迟控制方法。
具体地,上述存储介质用于存储以下功能的程序指令,实现以下功能:
确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。
可选地,在本实施例中,上述存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。上述存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
在本申请一示例性实施例中,还提供了一种计算机程序产品,包括计算机程序,计算机程序在被处理器执行时实现上述任一项的延迟控制方法。
可选地,该计算机程序在被处理器执行时可实现如下步骤:
确定多个采样延迟值,其中,多个采样延迟值中每个延迟值对应的延迟时长不同;在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。
根据本申请的实施例提供了一种电子设备,该电子设备包括:至少一个处理器;以及与至少一个处理器通信连接的存储器;其中,存储器存储有可被至少一个处理器执行的指令,指令被至少一个处理器执行,以使至少一个处理器能够执行上述任一项的延迟控制方法。
可选地,上述电子设备还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入设备输出设备和上述处理器连接。
图12示出了可以用来实施本申请的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本申请的实现。
如图12所示,设备800包括计算单元801,其可以根据存储在只读存储器(ROM)802中的计算机程序或者从存储单元808加载到随机访问存储器(RAM)803中的计算机程序,来执行各种适当的动作和处理。在RAM 803中,还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。
设备800中的多个部件连接至I/O接口805,包括:输入单元806,例如键盘、鼠标等;输出单元807,例如各种类型的显示器、扬声器等;存储单元808,例如磁盘、光盘等;以及通信单元809,例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理,例如延迟控制方法。例如,在一些实施例中,延迟控制方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元808。在一些实施例中,计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时,可以执行上文描述的延迟控制方法的一个或多个步骤。备选地,在其他实施例中,计算单元801可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行延迟控制方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本申请的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本申请的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
在本申请相关实施例中,采用通过特征码确定最佳延迟值的方式,通过确定多个采样延迟值,并控制在每个采样延迟值下均对预定数量的特征码进行采集,确定每个采样延迟值对应的误码率;然后,确定在每个采样延迟值下误码率小于预设值的抽头编号集合,从抽头编号集合中确定目标抽头编号,最后,根据目标抽头编号确定最佳延迟值,达到了在LVDS线速率可变的情况下,无需增加额外的通信接口,接收端也无需获取当前发送端发送的线速率,即可实现对时钟进行自适应延迟,确保时钟对数据的采样保持在数据的中心点,保证LVDS接收端能够正确且稳定采集有效数据的目的,从而实现了避免硬件资源浪费,保证LVDS传输具有较高灵活性的技术效果,进而解决了由于相关技术中为了确保可平稳采集数据,在数据传输的过程中通过新增通信接口,或者以固定速率进行数据采集存在需要额外增加硬件开销,浪费硬件资源,以及LVDS传输的灵活性较差的技术问题。
上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
在本申请的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本申请的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (12)
1.一种延迟控制方法,其特征在于,包括:
确定多个采样延迟值,其中,所述多个采样延迟值中每个采样延迟值对应的延迟时长不同;
在每个采样延迟值下均对预定数量的特征码进行采集,确定所述每个采样延迟值对应的误码率;
根据每个采样延迟值对应的所述误码率筛选出最佳延迟值,基于所述最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和所述数据通路传输的数据同时进行延迟控制。
2.根据权利要求1所述的延迟控制方法,其特征在于,根据每个采样延迟值对应的所述误码率筛选出最佳延迟值,包括:
获取在所述每个采样延迟值下误码率小于预设值的抽头编号集合,其中,所述抽头编号集合为对所述预定数量的特征码基于不同位置抽取分段数据转换时,起始分段位置对应的编号集合;
从所述抽头编号集合中确定目标抽头编号,根据所述目标抽头编号确定最佳延迟值。
3.根据权利要求2所述的方法,其特征在于,从所述抽头编号集合中确定目标抽头编号,根据所述目标抽头编号确定最佳延迟值,包括:
确定所述抽头编号集合中出现次数最多的抽头编号为目标抽头编号;
确定所述目标抽头编号对应的目标采样延迟值集合;
根据所述目标采样延迟值集合确定所述最佳延迟值。
4.根据权利要求3所述的方法,其特征在于,根据所述目标采样延迟值集合确定所述最佳延迟值,包括:
获取所述目标采样延迟值集合中所包括的各个目标采样延迟值;
按照预定顺序对所述各个目标采样延迟值进行排序,得到排序结果;
确定所述排序结果中的中位数为所述最佳延迟值。
5.根据权利要求3所述的方法,其特征在于,根据所述目标采样延迟值集合确定所述最佳延迟值,包括:
获取所述目标采样延迟值集合中所包括的各个目标采样延迟值;
确定所述各个目标采样延迟值的平均值,将所述平均值作为所述最佳延迟值。
6.根据权利要求1所述的方法,其特征在于,在存在多个数据通路的情况下,当对数据通路传输的数据进行延迟控制时,将所述最佳延迟值对所述数据通路传输的数据进行延迟控制,包括:
确定各个数据通路对应的各个目标最佳延迟值;
基于所述各个目标最佳延迟值对所述各个数据通路传输的数据进行延迟控制。
7.根据权利要求6所述的方法,其特征在于,所述各个数据通路对应的各个目标最佳延迟值的大小不同。
8.根据权利要求1所述的方法,其特征在于,在每个采样延迟值下均对预定数量的特征码进行采集,包括:
确定在所述多个采样延迟值中每个采样延迟值下待接收的第一字节数,其中,所述第一字节数为用于参与最佳延迟值判断的字节数;
获取所述特征码对应的第二字节数;
根据所述第一字节数与所述第二字节数的比值得到预定数量的特征码;
控制在每个采样延迟值所对应的延迟时长内均对所述预定数量的特征码进行采集。
9.根据权利要求8所述的方法,其特征在于,控制在每个采样延迟值所对应的延迟时长内均对所述预定数量的特征码进行采集,包括:
依次对所述每个采样延迟值进行遍历,在当前采集延迟值下已经采集到的特征码的数量达到所述预定数量的情况下,采用所述当前采样延迟值的下一个采样延迟值采集特征码,直到所述下一个采样延迟值采集的特征码的数量达到所述预定数量,依次类推,直到所述每个采样延迟值全部遍历完毕。
10.一种延迟控制装置,其特征在于,包括:
第一确定模块,用于确定多个采样延迟值,其中,所述多个采样延迟值中每个延迟值对应的延迟时长不同;
第二确定模块,用于在每个采样延迟值下均对预定数量的特征码进行采集,确定所述每个采样延迟值对应的误码率;
控制模块,用于根据每个采样延迟值对应的误码率筛选出最佳延迟值,基于最佳延迟值对数据通路传输的数据或者对时钟通路传输的数据和数据通路传输的数据同时进行延迟控制。
11.一种接口芯片,其特征在于,包括:所述接口芯片包括权利要求10所述的延迟控制装置。
12.一种显示系统,其特征在于,包括:所述显示系统包括权利要求11所述的接口芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211214652.6A CN117857730A (zh) | 2022-09-30 | 2022-09-30 | 延迟控制方法、装置、接口芯片及显示系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211214652.6A CN117857730A (zh) | 2022-09-30 | 2022-09-30 | 延迟控制方法、装置、接口芯片及显示系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117857730A true CN117857730A (zh) | 2024-04-09 |
Family
ID=90542327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211214652.6A Pending CN117857730A (zh) | 2022-09-30 | 2022-09-30 | 延迟控制方法、装置、接口芯片及显示系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117857730A (zh) |
-
2022
- 2022-09-30 CN CN202211214652.6A patent/CN117857730A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6433973B2 (ja) | データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク | |
US10652008B2 (en) | Overclocked line rate for communication with PHY Interfaces | |
US8996740B2 (en) | N-phase polarity output pin mode multiplexer | |
EP0853852B1 (en) | Block coding for digital video transmission | |
US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
US9673961B2 (en) | Multi-lane N-factorial (N!) and other multi-wire communication systems | |
CN104980679B (zh) | 基于纯差分信号的mipi dsi/csi-2接收器系统 | |
CN107534548B (zh) | 用于基于脉冲的多线链路的时钟和数据恢复 | |
US10148508B1 (en) | Method and system for ethernet transceiver rate control | |
JP2017512436A (ja) | 複数のワイヤデータ信号のためのクロック復元回路 | |
US9990330B2 (en) | Simultaneous edge toggling immunity circuit for multi-mode bus | |
US10467161B2 (en) | Dynamically-tuned interrupt moderation | |
US8098768B2 (en) | Compensation of ethernet transmit baseline wander | |
CN109286839B (zh) | eDP接口驱动方法与FPGA主控芯片 | |
CN105208021A (zh) | 一种数据通讯方法及其系统 | |
US20050220232A1 (en) | Circuit arrangement and a method to transfer data on a 3-level pulse amplitude modulation (PAM-3) channel | |
CN105791850B (zh) | 一种编码器及其编码方法、解码器及其解码方法 | |
CN117857730A (zh) | 延迟控制方法、装置、接口芯片及显示系统 | |
CN109729102B (zh) | 一种实现异构协议自协商的方法 | |
US11615047B2 (en) | Packet based communication using low voltage drive circuits | |
US5959601A (en) | Method and apparatus for parallel in serial out transmission | |
CN106797357A (zh) | 高速串行信号的处理方法和装置 | |
US7991096B1 (en) | Data sampling method and apparatus using through-transition counts to reject worst sampling position | |
CN104050119A (zh) | 用于数据总线的考虑串扰的解码 | |
US9519604B2 (en) | Systems and methods for frequency control on a bus through superposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |