JP2018166320A - シリアル伝送信号を復号するための復号装置およびその方法 - Google Patents

シリアル伝送信号を復号するための復号装置およびその方法 Download PDF

Info

Publication number
JP2018166320A
JP2018166320A JP2017126028A JP2017126028A JP2018166320A JP 2018166320 A JP2018166320 A JP 2018166320A JP 2017126028 A JP2017126028 A JP 2017126028A JP 2017126028 A JP2017126028 A JP 2017126028A JP 2018166320 A JP2018166320 A JP 2018166320A
Authority
JP
Japan
Prior art keywords
value
phase
values
edge
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017126028A
Other languages
English (en)
Other versions
JP6401828B1 (ja
Inventor
忠和 陳
Zhong-Ho Chen
忠和 陳
天與 張
Tien-Yu Chang
天與 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andes Technology Corp
Original Assignee
Andes Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andes Technology Corp filed Critical Andes Technology Corp
Application granted granted Critical
Publication of JP6401828B1 publication Critical patent/JP6401828B1/ja
Publication of JP2018166320A publication Critical patent/JP2018166320A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00Conversion of the form of the representation of individual digits
    • H03M5/02Conversion to or from representation by pulses
    • H03M5/04Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/08Code representation by pulse width
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】シリアル伝送信号を復号するためのデータ復号装置および方法であって、送信機の周波数を知る必要がないデータ復号装置、および方法を提供すること。【解決手段】シリアル伝送信号を復号するための方法であって、シリアル伝送信号をサンプリングして、サンプリング周期に応じて複数のサンプル値を取得するステップと、サンプル値の遷移状態に応じて、シリアル伝送信号の周期を取得するステップと、周期およびサンプル値の遷移状態に応じて、複数の位相値を計算するステップと、位相値に応じて、複数の境界を取得するステップと、境界および遷移状態に応じて、復号済みデータを出力するステップとを含む方法が提供される。【選択図】図3

Description

本発明は、シリアル伝送信号を復号するためのデータ復号装置、およびその方法に関する。特に、本発明は、シリアル伝送信号を符号化するための送信機のクロック周波数についての情報なしにシリアル伝送信号の複数の境界を検出するための方法に関する。
シリアル伝送信号でデータを送信するために、従来技術では、同期データ伝送方式および非同期データ伝送方式が提供される。図1Aおよび図1Bを参照されたい。ここで図1Aは同期データ伝送方式のブロック図を示し、図1Bは非同期データ伝送方式のブロック図を示す。図1Aでは、送信機110および受信機120が提供され、送信機110は受信機120に接続される。送信機110は、クロック信号CLKおよびシリアル伝送信号DSを受信機120に送信する。シリアル伝送信号DSおよびクロック信号CLKは同期しており、受信機120は、シリアル伝送信号DS上で搬送されるデータを、クロック信号CLKに応じて復号することができる。
図1Bにおいて、図1Bは、送信機130および受信機140を提供する。送信機130は受信機140に接続され、送信機130は、シリアル伝送信号DSを生成するために、クロック信号CLKTに応じて送信データを符号化する。送信機130は、シリアル伝送信号DSを受信機140に送信する。受信機140は、シリアル伝送信号DSを復号してクロックCLKRに応じて送信データを取得することができる。ここで、受信機140のクロックCLKRは、送信機130のクロック信号CLKTのクロック周波数に応じて生成されることに留意すべきである。
したがって、従来技術の同期データ伝送方式と非同期データ伝送方式の両方では、受信機は、送信機のクロック信号のクロック周波数を知る必要がある。さらに、送信機が高いビット・レート精度を有していることが必要とされる。特に、高速ユニバーサル・シリアル・バス(USB)では、必要とされる送信機の精度は、480Mbps±0.05%(500ppm)である。
本発明は、シリアル伝送信号を復号するためのデータ復号装置および方法を対象とし、そのデータ復号装置は、送信機の周波数を知る必要がない。
本開示は、シリアル伝送信号を復号するための方法であって、シリアル伝送信号をサンプリングして、サンプリング周期に応じて複数のサンプル値を取得するステップと、サンプル値の遷移状態に応じて、シリアル伝送信号の周期を取得するステップと、周期およびサンプル値の遷移状態に応じて、複数の位相値を計算するステップと、位相値に応じて、複数の境界を取得するステップと、境界および遷移状態に応じて、復号済みデータを出力するステップとを含む方法を提供する。
本開示は、信号サンプリング装置とコントローラとを含むデータ復号装置を提供する。信号サンプリング装置は、シリアル伝送信号をサンプリングして、サンプリング周期に応じて複数のサンプル値を取得する。コントローラは信号サンプリング装置に接続され、コントローラは、サンプル値の遷移状態に応じて、シリアル伝送信号の周期を取得し、周期およびサンプル値の遷移状態に応じて、複数の位相値を計算し、位相値に応じて、複数の境界を取得し、境界および遷移状態に応じて、復号済みデータを出力するように構成される。
本発明は、シリアル伝送信号を復号してシリアル伝送信号の複数の境界を検出するための方法を提供し、その境界を参照することによって複数の出力データが生成され得る。したがって、シリアル伝送信号を符号化するための送信機のクロック周波数は、データ復号装置にとって予め必要ではない。
本発明の上記および他の特徴および利点を理解しやすくするために、図面が添付された、いくつかの例示的な実施形態が以下で詳細に記述される。
添付図面は、本発明のさらなる理解をもたらすために含まれており、本明細書に組み込まれ、本発明の一部を構成する。図面は、本発明の実施形態を示し、記述と併せて本発明の原理を説明する役割を果たす。
同期データ伝送方式のブロック図である。
非同期データ伝送方式のブロック図である。
本開示の一実施形態によるシリアル伝送信号の波形プロットである。
一実施形態による、シリアル伝送信号を復号するための方法のフローチャートである。
本開示の一実施形態による、シリアル伝送信号をサンプリングするための2つの波形プロットである。 本開示の別の一実施形態による、シリアル伝送信号をサンプリングするための2つの波形プロットである。
本開示の一実施形態による、シリアル伝送信号の所定のパターンの波形プロットである。
本開示の一実施形態による、シリアル伝送信号の周期を取得するための波形プロットである。
本開示の一実施形態による、シリアル伝送信号の位相値および境界を取得するための波形プロットである。
本開示の別の実施形態による、シリアル伝送信号の所定のパターンの波形プロットである。
本開示の一実施形態による、図8のシリアル伝送信号を復号するための波形プロットである。
本開示の一実施形態によるデータ復号装置の概略図である。
本開示の一実施形態によるコントローラの概略図である。
図2を参照されたい。図2は、本開示の一実施形態による、シリアル伝送信号の波形プロットを示す。図2では、シリアル伝送信号STSは、送信データDATAに応じて符号化され得る。送信データDATAを符号化するための符号化方法としては、非ゼロ復帰(NRZ)方式、マンチェスター方式、AMI(Alternate Mark Inversion:交番マーク反転)方式、MLT−3(Multilevel Transmission 3:多値伝送3)方式、および二位相符号化方式が含まれ得るが、これらには限定されない。図2では、送信データDATAは、非ゼロ復帰かつ1で反転(NRZI)の方式に応じて符号化され、シリアル伝送信号STSが取得され得る。ここで、送信データDATAが論理「1」である場合、対応するシリアル伝送信号STSの物理レベルは遷移され得、送信データDATAが論理「0」である場合、対応するシリアル伝送信号STSの物理レベルは遷移されない。
図3を参照されたい。図3は、一実施形態によるシリアル伝送信号を復号するための方法のフローチャートを示す。ステップS310において、シリアル伝送信号はサンプリングされ、サンプリング周期に応じて複数のサンプル値が取得され得る。詳細には、ステップS310に関して図4Aおよび図4Bを参照すると、図4Aおよび図4Bは、本開示の異なる実施形態による、シリアル伝送信号をサンプリングするためのそれぞれ2つの波形プロットを示す。図4Aでは、シリアル伝送信号STSは、複数のクロック信号CLK0、CLK90、CLK180、およびCLK270によってサンプリングされ得る。クロック信号CLK0、CLK90、CLK180、およびCLK270のクロック周波数は同じであってもよいが、クロック信号CLK0、CLK90、CLK180、およびCLK270の位相は異なっている。シリアル伝送信号STSは、それぞれクロック信号CLK0、CLK90、CLK180、およびCLK270の立ち上がりエッジ(または立ち下がりエッジ)によってサンプリングされ得、複数のサンプル値SVが取得され得る。この実施形態では、サンプリングされた周期はTCLK/4に等しく、TCLKは、クロック信号CLK0、CLK90、CLK180、およびCLK270のうちの1つの周期である。
図4Bでは、シリアル伝送信号STSは、単にクロック信号CLKXによってサンプリングされるだけであり得る。クロック信号CLKXのクロック周波数は、クロック信号CLK0より高くてもよい。シリアル伝送信号STSは、クロック信号CLKXの立ち上がりエッジ(または立ち下がりエッジ)によってサンプリングされ得、複数のサンプル値SVも取得され得る。
図5を参照されたい。図5は、本開示の一実施形態によるシリアル伝送信号の所定のパターンの波形プロットを示す。本開示では、シリアル伝送信号のすべてをサンプリングする必要はない。実際の用途では、複数の所定のパターンは、符号化動作中にシリアル伝送信号STSに挿入され得る。所定のパターンは、シリアル伝送信号STS上でデータを送る前に送られ、シリアル伝送信号STSのプリアンブルになる。ステップS310のサンプリング動作は、シリアル伝送信号STSの所定のパターンに対して動作されてもよい。
図5では、時点間0〜T、T〜2T、2T〜3T、または3T〜4T・・・の周期中、シリアル伝送信号STSの遷移時点のそれぞれは、対応する周期の半分の時点に生じている。例えば、データD0に対応する遷移時点は、時点T×1/2にあり、データD1に対応する遷移時点は、時点T×3/2にある。
シリアル伝送信号STSの周期Tは不明なので、したがって、ステップS320は、送信信号の周期をサンプル値の遷移状態に応じて取得するために動作される。図6を参照されたい。図6は、本開示の一実施形態によるシリアル伝送信号の周期を取得するための波形プロットを示す。図6では、図5のシリアル伝送信号STSが、1つまたは複数のクロック信号CLKSによってサンプリングされ、複数のサンプル値が取得され得る。サンプル値SVのそれぞれは、論理「1」または論理「0」を対象とすることができる。さらに、サンプル値SVは、複数の指標値を生成することによってそれぞれ指標付けされ得る。指標値は、それぞれサンプル値SVに対応しており、指標値は等差数列を形成し得る。
一方、複数のエッジ値EDGVは、すぐ隣同士にある2つのサンプル値の変動に応じて決定され得る。エッジ値EDGVは、シリアル伝送信号STSの遷移状態を表す。例えば、サンプル値SV1(=1)とサンプル値SV2(=0)は異なっている(変動している)ことから、値「f」を有する対応するエッジ値EG1が生成され得る。サンプル値SV3(=0)とサンプル値SV4(=1)は異なっている(変動している)ことから、値「r」を有する対応するエッジ値EG2が生成され得る。値「f」は、立ち下がりエッジに対応するエッジ値EG1を指示し、値「r」は、立ち上がりエッジに対応するエッジ値EG2を指示する。
次いで、2つのエッジ値が選択され得、2つの選択されたエッジ値(A番目のエッジ値とB番目のエッジ値)にそれぞれ対応する2つの指標値間の差分値が計算され得る。エッジ値EG1(B=1)およびEG3(A=5)を例に取ると、エッジ値EG1およびEG3に対応する指標値は、それぞれ3および21であり、差分値は21−3=18である。差分値(=18)はさらに、A−B=5−1=4で割られ、周期T=18/4=4.5が取得され得る。
再び図3を参照されたい。ステップS330は、周期およびサンプル値の遷移状態に応じて、複数の位相値を計算するために実行される。ステップS330の詳細において、図7を参照されたい。図7は、本開示の一実施形態による、シリアル伝送信号の位相値および境界を取得するための波形プロットを示す。
図7では、位相値は、周期Tおよびサンプル値SVの遷移状態(エッジ値EDGV)に応じて計算される。詳細には、位相値のそれぞれPHV(N)は、式(1)として表され得る。
PHV(N)
=1/2×T(対応するサンプル値がエッジである場合)
=(PHV(N−1)+1)%T(対応するサンプル値がエッジではない場合) (1)
ここで、式(1)において、除算式の剰余を得るために演算子%が使用される。
式(1)によれば、複数の位相値PHVが取得され得る。例えば、値「0」を有するサンプル値に対応する位相値PV1は、立ち下がりエッジであり、位相値PV1=1/2×4.5=2.25である。値「1」を有するサンプル値に対応する位相値PV5は、立ち上がりエッジであり、位相値PV5=1/2×4.5=2.25である。さらに、エッジではないサンプル値に対応する位相値PV2は、位相値PV2=(2.25+1)%4.5=3.25である。エッジではないサンプル値に対応する位相値PV4は、位相値PV4=(4.25+1)%4.5=0.75である。
再び図3を参照されたい。位相値PHVが決定された後、位相値PHVに応じて複数の境界を取得するために、ステップS340が実行される。図7を参照すると、境界BD1〜BDNのそれぞれは、位相値および周期Tのそれぞれに応じて決定され得る。位相値+1が周期T以上である場合、その位相値に対応する境界が決定され得る。例えば、位相値PV3+1=5.25は、周期T(4.5)よりも大きく、境界BD1が決定され得る。上述したのと同じ理由で、境界BD2〜BDNが、位相値PHVに応じて決定され得る。
境界が決定された後、境界および遷移状態に応じて、復号済みデータOUTを出力するために、図3のステップS350が実行され得る。ステップS350の詳細において、出力データOUTは、複数のデータ・ビットを含み、データ・ビットのそれぞれは、2つの連続した境界間でいずれかのエッジ値が生じたかどうかをチェックすることによって決定され得る。例えば、図7において、エッジ値「f」は境界BD1の前に生じ、論理「1」を有するデータ・ビットOT1が生成される。別のエッジ値「r」は、境界BD1とBD2の間に生じ、論理「1」を有する別のデータ・ビットOT2が生成される。さらに、境界BD5とBD6の間にはいずれのエッジ値も見つけることができず、論理「0」を有するデータ・ビットOT3が生成され得る。
図8を参照されたい。図8は、本開示の別の実施形態によるシリアル伝送信号の所定のパターンの波形プロットを示す。図5とは異なり、図7のシリアル伝送信号STSは、1つの周期の中央の時点で遷移していない。さらに、1つの周期の立ち上がりエッジと開始時点との間の第1の時間長さ(立ち上がり値Pr)と、1つの周期の立ち下がりエッジと開始時点との間の第2の時間長さ(立ち下がり値Pf)は、異なり得る。
図9を参照されたい。図9は、本開示の一実施形態による、図8のシリアル伝送信号を復号するための波形プロットを示す。図9では、シリアル伝送信号STSは、サンプリングされた周期を有する1つまたは複数のクロック信号CLKSによってサンプリングされて、複数のサンプル値SVが取得される。サンプル値SVは、指標値IDXによってそれぞれ指標付けされ得、シリアル伝送信号STSの遷移状態にある複数のエッジ値EDGVは、サンプル値SVに応じて決定され得る。
シリアル伝送信号STSの周期Tを計算するために、2つのエッジ値(エッジ値EG1およびEG5)が選択され得、選択された2つのエッジ値にそれぞれ対応する2つの指標値(3および20)間の差分値が計算され得る。したがって、周期T=(20−3)/(5−1)=4.25が取得され得る。
ここで、本実施形態では、立ち上がり値Prと立ち下がり値Pfが異なることから、立ち上がり値Prと立ち下がり値Pfが別々に計算され得ることに留意すべきである。ここで、立ち下がり値Pfは、C番目のエッジ値とD番目のエッジ値との間にある1の数を計算し、その1の数を(C−D)で割ることによって取得され、立ち上がり値Prは、C番目のエッジ値とD番目のエッジ値との間にある0の数を計算し、その0の数を(C−D)で割ることによって取得される。例えば、CおよびDがそれぞれ5および1である場合、立ち下がり値Pf=7/4=1.75、および立ち上がり値Pr=10/4=2.5である。
さらに、周期T、立ち上がり値Pr、立ち下がり値Pf、およびサンプル値SVの遷移状態(エッジ値EDGV)に応じて、位相値が計算される。詳細には、位相値のそれぞれPHV(N)は、式(2)として表され得る。
PHASE(N)=
Pr(対応するサンプル値が立ち上がりエッジである場合)
Pf(対応するサンプル値が立ち下がりエッジである場合)
(PHV(N−1)+1)%T(対応するサンプル値がエッジではない場合) (2)
ここで、式(2)において、除算式の剰余を得るために演算子%が使用される。
式(2)によれば、複数の位相値PHVが取得され得る。例えば、値「0」を有するサンプル値に対応する位相値PV1は立ち下がりエッジであり、位相値PV1=Pf=1.75である。値「1」を有するサンプル値に対応する位相値PV2は立ち上がりエッジであり、位相値PV2=(0.5+1)%4.5=1.5である。さらに、立ち上がりエッジであるサンプル値に対応する位相値PV2の次の位相値は、位相値=Pr=2.25である。エッジではないサンプル値に対応する位相値PV3は、位相値PV3=(3.50+1)%4.25=0.25である。
位相値PHVによれば、図3のステップS340を実行することによって境界BD1〜BDNが決定され得る。境界BD1〜BDNのそれぞれは、位相値および周期Tのそれぞれに応じて決定され得る。位相値+1が、周期T以上である場合には、位相値に対応する境界が決定され得る。境界が決定された後、境界および遷移状態に応じて復号済みデータOUTを出力するために、図3のステップS350が実行され得る。復号済み出力データOUTのデータ・ビットのそれぞれは、2つの連続した境界間にいずれかのエッジ値が生じたかどうかをチェックすることによって決定され得る。
図10を参照されたい。図10は、本開示の一実施形態によるデータ復号装置の概略図を示す。データ復号装置1000は、データ・サンプリング装置1010、およびコントローラ1020を含む。データ・サンプリング装置1010は、コントローラ1020に接続される。データ・サンプリング装置1010は、シリアル伝送信号STSを受信する。シリアル伝送信号STSは、送信機から送信され得、シリアル伝送信号STSは、送信データを符号化することによって得られる。データ・サンプリング装置1010は、シリアル伝送信号STSをサンプリングして、複数のサンプル値SVを取得する。データ・サンプリング装置1010は、1つまたは複数のクロック信号を使用して、サンプリング周期に応じてシリアル伝送信号STSをサンプリングする。ハードウエア構造においては、データ・サンプリング装置1010は、サンプリング動作を実行するための1つまたは複数のDタイプ・フリップ・フロップを含んでもよい。当然ながら、データ・サンプリング装置1010は、当業者により知られている任意の他のハードウエア構造によって実装されてもよい。
コントローラ1020はサンプル値SVを受信し、コントローラ1020は、図3に示されたステップS320〜S350を実行するように構成され得、復号済みデータOUTが生成され得る。
他方、コントローラ1020は、演算機能を有する回路とすることができる。回路は、デジタル回路、アナログ回路、または混合モード回路とすることができる。
図11を参照されたい。図11は、本開示の一実施形態によるコントローラの概略図を示す。コントローラ1100は、データ・サンプリング装置1101に接続され、エッジ検出器1110、位相計算器1130、周期計算器1120、境界検出器1140、およびデータ出力回路1150を含む。データ・サンプリング装置1101は、シリアル伝送信号STSをクロック信号CLKSによってサンプリングして、サンプル値SVを生成する。サンプル値SVは、位相検出器1130、エッジ検出器1110、および位相計算器1120に移され、位相検出器1130とエッジ検出器1110は、それぞれエッジ値EDGVと周期Tを生成し得る。位相計算器1120は、位相検出器1130およびエッジ検出器1110に接続されて、エッジ値EDGVおよび周期Tを受信する。位相計算器1120は、サンプル値SV、エッジ値EDGV、および周期Tに応じて、位相値PHVを生成する。
境界検出器1140は、位相計算器とデータ出力回路1150との間に接続される。境界検出器1140は、位相値PHVを受信し、境界BDxを生成する。データ出力回路1150は、境界BDxおよびエッジ値EDGVを受信し、境界BDxおよびエッジ値EDGVに応じて復号済み出力データOUTを生成する。
ここで、エッジ検出器1110、位相計算器1130、周期計算器1120、境界検出器1140、およびデータ出力回路1150の詳細な動作は、上記の実施形態に記述されていることに留意されたい。エッジ検出器1110、位相計算器1130、周期計算器1120、境界検出器1140、およびデータ出力回路1150の構造は、デジタル回路によって実装され得る。当業者は、ハードウエア記述言語(HDL)または任意の他のよく知られたデジタル回路設計方式を使用して、エッジ検出器1110、位相計算器1130、周期計算器1120、境界検出器1140、およびデータ出力回路1150を、対応する機能に応じて実装することができる。エッジ検出器1110、位相計算器1130、周期計算器1120、境界検出器1140、およびデータ出力回路1150の詳細な構造は、回路合成ツールによって得ることができ、固定されていない。
まとめると、本開示のデータ復号装置は、復号済みデータを符号化するためのクロック信号の情報を知る必要がない。データ復号装置は、サンプル値に応じて周期、位相値、エッジ値、および境界を計算することによって復号済みデータを復号することができる。したがって、送信機の高いビット・レート精度という要件は、必要ではない。
本発明の範囲または趣旨から逸脱することなく、本発明の構造に様々な修正および変更が加えられ得ることが、当業者には明らかであろう。上記に鑑み、本発明の修正および変更が添付の特許請求の範囲およびその均等物に含まれるならば、本発明はそれらを包含することが意図される。
本開示は、復号済みデータを符号化するためのクロック信号の情報なしに、シリアル伝送信号を復号するための方法を提供する。すなわち、復号済みデータは正確に符号化され得、高速伝送動作中であってもデータが正確に送信され得る。
110、130 送信機
120、140 受信機
CLK、CLKT、CLK0、CLK90、CLK180、CLK270、CLKX、CLKS クロック信号
CLKR クロック
DS、STS シリアル伝送信号
DATA 送信データ
S310〜S350 復号ステップ
T、2T、3T、4T、1/2T、3/2T 時点
D0、D1 データ
SV、SV1、SV2 サンプル値
EDGV、EG1、EG2、EG3 エッジ値
PHV(N)、PV1〜PV5 位相値
BD1〜BDN、BDx 境界
OUT 復号済みデータ
OT1〜OT3 データ・ビット
Pr 立ち上がり値
Pf 立ち下がり値
IDX 指標値
1000 データ復号装置
1010 データ・サンプリング装置
1100、1020 コントローラ
1130 位相検出器
1110 エッジ検出器
1120 位相計算器
T 周期
1140 境界検出器
1150 データ出力回路

Claims (18)

  1. シリアル伝送信号を復号するための方法であって、
    該シリアル伝送信号をサンプリングして、サンプリング周期に応じて複数のサンプル値を取得するステップと、
    該サンプル値の遷移状態に応じて、該シリアル伝送信号の周期を取得するステップと、
    該周期および該サンプル値の該遷移状態に応じて、複数の位相値を計算するステップと、
    該位相値に応じて、複数の境界を取得するステップと、
    該境界および該遷移状態に応じて、復号済みデータを出力するステップと
    を備える方法。
  2. 前記シリアル伝送信号をサンプリングして、前記サンプリング周期に応じて前記サンプル値を取得するステップが、
    該サンプリング周期を有するサンプリング・クロックによって、該シリアル伝送信号の複数の所定のパターンをサンプリングするステップを備え、
    該所定のパターンが、該シリアル伝送信号上でデータを送る前に送られる、
    請求項1に記載の方法。
  3. 前記シリアル伝送信号をサンプリングして、前記サンプリング周期に応じて前記サンプル値を取得するステップが、
    該シリアル伝送信号の複数の所定のパターンを、複数のサンプリング・クロックによってサンプリングするステップを備え、
    該所定のパターンが、該シリアル伝送信号上でデータを送る前に送られる、
    請求項1に記載の方法。
  4. 前記遷移状態が複数のエッジ値を備え、該エッジ値のそれぞれが、第1のサンプル値と第2のサンプル値との変動に応じて決定され、該第1のサンプル値が、該第2のサンプル値のすぐ隣にある、請求項1から3のいずれか一項に記載の方法。
  5. 前記シリアル伝送信号をサンプリングして、前記サンプリング周期に応じて前記サンプル値を取得するステップが、
    該サンプル値にそれぞれ対応する複数の指標値を生成するステップであって、該指標値が等差数列を形成する、生成するステップをさらに備え、
    前記サンプル値の前記遷移状態に応じて、前記シリアル伝送信号の前記周期を取得する前記ステップが、
    A番目のエッジ値およびB番目のエッジ値にそれぞれ対応する2つの指標値の差分値を計算するステップ、および該差分値を(A−B)で割って、該シリアル伝送信号の該周期を取得するステップを備える、請求項4に記載の方法。
  6. 前記周期および前記サンプル値の前記遷移状態に応じて、前記位相値を計算するステップが、
    該位相値のそれぞれPHASE(N)が、前記エッジ値のうちの1つに対応する場合には、該位相値のそれぞれPHASE(N)=前記シリアル伝送信号の該周期Tの2分の1、を設定するステップと、
    該位相値のそれぞれPHASE(N)に対応するエッジ値がない場合には、該位相値のそれぞれPHASE(N)=((PHASE(N−1)+1)/T)の剰余値、を設定するステップと
    を備える、請求項5に記載の方法。
  7. 前記周期および前記サンプル値の前記遷移状態に応じて、前記位相値を計算するステップが、
    C番目のエッジ値とD番目のエッジ値との間の1の数を計算し、該1の数を(C−D)で割って、下降値Pfを取得するステップと、
    該C番目のエッジ値と該D番目のエッジ値との間の0の数を計算し、該0の数を(C−D)で割って、立ち上がり値Prを取得するステップと、
    該位相値のそれぞれPHASE(N)に対応する前記エッジ値のうちの1つが立ち上がりエッジである場合には、該位相値のそれぞれPHASE(N)=Pr、を設定するステップと、
    該位相値のそれぞれPHASE(N)に対応する該エッジ値のうちの1つが立ち下がりエッジである場合には、該位相値のそれぞれPHASE(N)=Pf、を設定するステップと、
    該位相値のそれぞれPHASE(N)に対応するエッジ値がない場合には、該位相値のそれぞれPHASE(N)=((PHASE(N−1)+1)/T)の剰余値、を設定するステップと
    を備える、請求項5に記載の方法。
  8. 前記位相値に応じて、前記境界を取得するステップが、
    該位相値のそれぞれが前記シリアル伝送信号の前記周期よりも小さいかどうかをチェックすることによって、該境界のそれぞれを取得するステップを備える、請求項1から7のいずれか一項に記載の方法。
  9. 前記境界および前記遷移状態に応じて、前記復号済みデータを出力するステップが、
    該遷移状態にある複数のエッジ値のうちの1つが、2つの連続した境界間に生じたかどうかをチェックするステップを備える、請求項1から8のいずれか一項に記載の方法。
  10. シリアル伝送信号を復号するように構成されたデータ復号装置であって、
    該シリアル伝送信号をサンプリングして、サンプリング周期に応じて複数のサンプル値を取得する信号サンプリング装置と、
    該信号サンプリング装置に接続されたコントローラであって、
    該シリアル伝送信号の周期を、該サンプル値の遷移状態に応じて取得し、
    該周期および該サンプル値の該遷移状態に応じて、複数の位相値を計算し、
    該位相値に応じて、複数の境界を取得し、
    該境界および該遷移状態に応じて、復号済みデータを出力する
    ように構成されたコントローラと
    を備える、データ復号装置。
  11. 前記信号サンプリング装置が、前記サンプリング周期を有するサンプリング・クロックによって前記シリアル伝送信号の複数の所定のパターンをサンプリングし、
    該所定のパターンが、該シリアル伝送信号上でデータを送る前に送られる、請求項10に記載のデータ復号装置。
  12. 前記信号サンプリング装置が、複数のサンプリング・クロックによって、前記シリアル伝送信号の複数の所定のパターンをサンプリングし、
    該所定のパターンが、該シリアル伝送信号上でデータを送る前に送られる、請求項10に記載のデータ復号装置。
  13. 前記遷移状態が複数のエッジ値を備え、該エッジ値のそれぞれが、第1のサンプル値と第2のサンプル値との変動に応じて前記コントローラによって決定され、該第1のサンプル値が、該第2のサンプル値のすぐ隣にある、請求項10から12のいずれか一項に記載のデータ復号装置。
  14. 前記コントローラが、前記サンプル値にそれぞれ対応する複数の指標値であって、等差数列を形成する指標値を生成し、A番目のエッジ値およびB番目のエッジ値にそれぞれ対応する2つの指標値の差分値を計算し、該差分値を(A−B)で割って、前記シリアル伝送信号の前記周期を取得するようにさらに構成された、請求項13に記載のデータ復号装置。
  15. 前記コントローラが、
    前記位相値のそれぞれPHASE(N)が、前記エッジ値のうちの1つに対応する場合には、該位相値のそれぞれPHASE(N)=前記シリアル伝送信号の前記周期Tの2分の1、を設定し、
    該位相値のそれぞれPHASE(N)に対応するエッジ値がない場合には、該位相値のそれぞれPHASE(N)=((PHASE(N−1)+1)/T)の剰余値、を設定する
    ようにさらに構成された、請求項14に記載のデータ復号装置。
  16. 前記コントローラが、
    C番目のエッジ値とD番目のエッジ値との間の1の数を計算し、該1の数を(C−D)で割って下降値Pfを取得し、
    該C番目のエッジ値と該D番目のエッジ値との間の0の数を計算し、該0の数を(C−D)で割って立ち上がり値Prを取得し、
    前記位相値のそれぞれPHASE(N)に対応する前記エッジ値のうちの1つが立ち上がりエッジである場合には、該位相値のそれぞれPHASE(N)=Pr、を設定し
    該位相値のそれぞれPHASE(N)に対応する該エッジ値のうちの1つが立ち下がりエッジである場合には、該位相値のそれぞれPHASE(N)=Pf、を設定し、
    該位相値のそれぞれPHASE(N)に対応するエッジ値がない場合には、該位相値のそれぞれPHASE(N)=((PHASE(N−1)+1)/T)の剰余値、を設定する
    ようにさらに構成された、請求項14に記載のデータ復号装置。
  17. 前記コントローラが、
    前記位相値のそれぞれが前記シリアル伝送信号の前記周期よりも小さいかどうかをチェックすることによって、前記境界のそれぞれを取得する
    ようにさらに構成された、請求項10から16のいずれか一項に記載のデータ復号装置。
  18. 前記コントローラが、
    前記遷移状態にある複数のエッジ値のうちの1つが、2つの連続した境界間に生じたかどうかをチェックする
    ようにさらに構成された、請求項10から17のいずれか一項に記載のデータ復号装置。
JP2017126028A 2017-03-28 2017-06-28 シリアル伝送信号を復号するための復号装置およびその方法 Active JP6401828B1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/470,935 2017-03-28
US15/470,935 US9722630B1 (en) 2017-03-28 2017-03-28 Decoding apparatus and method for decoding a serially transmitted signal thereof

Publications (2)

Publication Number Publication Date
JP6401828B1 JP6401828B1 (ja) 2018-10-10
JP2018166320A true JP2018166320A (ja) 2018-10-25

Family

ID=59382681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126028A Active JP6401828B1 (ja) 2017-03-28 2017-06-28 シリアル伝送信号を復号するための復号装置およびその方法

Country Status (4)

Country Link
US (1) US9722630B1 (ja)
JP (1) JP6401828B1 (ja)
CN (1) CN108667562B (ja)
TW (1) TWI639313B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112821915B (zh) * 2019-10-31 2022-04-26 瑞昱半导体股份有限公司 数据处理装置与方法
CN112838868B (zh) * 2020-12-30 2022-09-09 天津瑞发科半导体技术有限公司 一种9b/10b编解码方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104741A (ja) * 1992-09-22 1994-04-15 Sony Corp ディジタルpll装置
JP2004328715A (ja) * 2003-04-09 2004-11-18 Sharp Corp 波形整形方法、波形整形装置、電子機器、波形整形プログラムおよび記録媒体
JP2008167058A (ja) * 2006-12-27 2008-07-17 Rohm Co Ltd 受信回路、受信方法およびそれらを利用した無線装置
JP2016171387A (ja) * 2015-03-11 2016-09-23 株式会社日立製作所 クロックデータリカバリ回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3238298A (en) * 1962-05-07 1966-03-01 Avco Corp Multiplex communication system with multiline digital buffer
US5742644A (en) * 1992-03-12 1998-04-21 Ntp Incorporated Receiving circuitry for receiving serially transmitted encoded information
US6198783B1 (en) * 1992-03-12 2001-03-06 Ntp Incorporated System for wireless serial transmission of encoded information
US5751773A (en) * 1992-03-12 1998-05-12 Ntp Incorporated System for wireless serial transmission of encoded information
US5761254A (en) 1996-01-31 1998-06-02 Advanced Micro Devices, Inc. Digital architecture for recovering NRZ/NRZI data
US6138190A (en) * 1997-09-16 2000-10-24 Cirrus Logic, Inc. Analog front end and digital signal processing device and method
US6081783A (en) * 1997-11-14 2000-06-27 Cirrus Logic, Inc. Dual processor digital audio decoder with shared memory data transfer and task partitioning for decompressing compressed audio data, and systems and methods using the same
US6944248B2 (en) 2001-05-17 2005-09-13 Bluebrook Associates Llc Data rate calibration for asynchronous serial communications
US6611219B1 (en) 2002-05-01 2003-08-26 Macronix International Co., Ltd. Oversampling data recovery apparatus and method
CN1234219C (zh) * 2003-01-29 2005-12-28 北京邮电大学 一种基于循环前缀的调制系统的符号同步及载波同步方法
US8140931B2 (en) 2003-07-03 2012-03-20 Dtvg Licensing, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
US8396180B2 (en) * 2008-12-18 2013-03-12 Kawasaki Microelectronics America Inc. High jitter tolerant phase comparator
US8594262B2 (en) 2010-06-17 2013-11-26 Transwitch Corporation Apparatus and method thereof for clock and data recovery of N-PAM encoded signals using a conventional 2-PAM CDR circuit
US9461812B2 (en) 2013-03-04 2016-10-04 Blackberry Limited Increased bandwidth encoding scheme
DE102014119071A1 (de) * 2014-12-18 2016-06-23 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104741A (ja) * 1992-09-22 1994-04-15 Sony Corp ディジタルpll装置
JP2004328715A (ja) * 2003-04-09 2004-11-18 Sharp Corp 波形整形方法、波形整形装置、電子機器、波形整形プログラムおよび記録媒体
JP2008167058A (ja) * 2006-12-27 2008-07-17 Rohm Co Ltd 受信回路、受信方法およびそれらを利用した無線装置
JP2016171387A (ja) * 2015-03-11 2016-09-23 株式会社日立製作所 クロックデータリカバリ回路

Also Published As

Publication number Publication date
TWI639313B (zh) 2018-10-21
JP6401828B1 (ja) 2018-10-10
CN108667562B (zh) 2021-02-26
CN108667562A (zh) 2018-10-16
TW201838347A (zh) 2018-10-16
US9722630B1 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
CN107623520B (zh) 改善时钟恢复的方法及相关装置
JP6461018B2 (ja) 状態周期ごとに状態を変えるとともにデータのレーン間スキューおよびデータ状態遷移グリッチに
JP6158447B1 (ja) 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ
CN112100108B (zh) 用于多个串行通信信号的异步串行化的方法和系统
JPH0661992A (ja) 位相ロックループ発振器を使用せずに直列に伝送されたデータを回復するための装置および方法
JP2009232462A (ja) クロック情報とデータを伝送する装置及び方法
JP5202115B2 (ja) 伝送システム、受信装置および伝送方法
US8077063B2 (en) Method and system for determining bit stream zone statistics
JP6401828B1 (ja) シリアル伝送信号を復号するための復号装置およびその方法
TWI436219B (zh) 串列資料流的取樣時脈選擇模組
JP5751290B2 (ja) データ受信装置及び受信ビット列の同一値ビット長判定方法
JP5369524B2 (ja) クロック・データ・リカバリ回路
IL259732A (en) Serial data multiplication
JP2016171387A (ja) クロックデータリカバリ回路
KR100899781B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
JP5633132B2 (ja) データ伝送システム及び方法、データ送信装置及び受信装置
JP5923730B2 (ja) クロックデータ復元装置
TWI818521B (zh) 測量裝置及測量方法
JP3371913B2 (ja) 波形歪補正装置
JP7647067B2 (ja) 光トランシーバおよび光トランシーバの制御方法
US20220271911A1 (en) Clock and data recovery processor, measurement device and method
JP2008283539A (ja) 多値信号用クロック再生装置
JP2003524970A (ja) 2相コード化データ信号におけるデータ及びクロックのリカバリのための方法及び装置
JP2017103548A (ja) 送信装置、受信装置、通信システム及び通信方法
KR20160069092A (ko) 클럭 데이터 리커버리 회로 및 이를 이용하는 시스템

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180907

R150 Certificate of patent or registration of utility model

Ref document number: 6401828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250