TWI706634B - 訊號接收電路、記憶體儲存裝置及訊號接收方法 - Google Patents

訊號接收電路、記憶體儲存裝置及訊號接收方法 Download PDF

Info

Publication number
TWI706634B
TWI706634B TW108146821A TW108146821A TWI706634B TW I706634 B TWI706634 B TW I706634B TW 108146821 A TW108146821 A TW 108146821A TW 108146821 A TW108146821 A TW 108146821A TW I706634 B TWI706634 B TW I706634B
Authority
TW
Taiwan
Prior art keywords
signal
filter
pattern filter
signal pattern
comparison result
Prior art date
Application number
TW108146821A
Other languages
English (en)
Other versions
TW202125983A (zh
Inventor
孫世洋
陳聖文
林彥博
林柏境
鄭柏旻
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW108146821A priority Critical patent/TWI706634B/zh
Priority to US16/779,666 priority patent/US10965438B1/en
Application granted granted Critical
Publication of TWI706634B publication Critical patent/TWI706634B/zh
Publication of TW202125983A publication Critical patent/TW202125983A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03146—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本發明的範例實施例一種訊號接收電路、記憶體儲存裝置及訊號接收方法。所述訊號接收電路包括等化器模組、時脈資料回復電路及控制器。所述等化器模組用以接收第一訊號並對所述第一訊號進行補償以產生第二訊號。所述時脈資料回復電路用以對所述第二訊號執行相位鎖定。所述控制器用以根據所述第二訊號開啟或關閉所述時脈資料回復電路的一訊號樣式過濾器，且所述訊號樣式過濾器用以過濾所述第二訊號中具有一特定樣式的訊號。

Description

訊號接收電路、記憶體儲存裝置及訊號接收方法
本發明是有關於一種訊號接收技術，且特別是有關於一種訊號接收電路、記憶體儲存裝置及訊號接收方法。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，為了克服訊號傳輸時的通道損耗，訊號的接收端電路會使用等化器對接收到的訊號進行補償並使用時脈資料回復電路來對訊號進行相位鎖定。此外，在某些接收端電路中，為了改善特定樣式的訊號對相位鎖定造成的不良影響，時脈資料 回復電路可能會對特定樣式的訊號進行過濾。但是，在某些情況下，根據通道狀態不同，對特定樣式的訊號進行過濾反而會降低時脈資料回復電路的相位鎖定效率，進而可能降低接收端電路的整體訊號接收能力。
本發明提供一種訊號接收電路、記憶體儲存裝置及訊號接收方法，可有效針對不同通道狀態提高或維持對於訊號的接收能力。
本發明的範例實施例提供一種訊號接收電路，其包括等化器模組、時脈資料回復電路及控制器。所述等化器模組用以接收第一訊號並對所述第一訊號進行補償以產生第二訊號。所述時脈資料回復電路耦接至所述等化器模組並用以對所述第二訊號執行相位鎖定。所述控制器耦接至所述等化器模組與所述時脈資料回復電路。所述控制器用以根據所述第二訊號開啟或關閉所述時脈資料回復電路的訊號樣式過濾器，且所述訊號樣式過濾器用以過濾所述第二訊號中具有特定樣式的訊號。
在本發明的一範例實施例中，所述控制器更用以根據對所述訊號樣式過濾器的控制調整所述等化器模組的設定參數。
本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組、訊號接收電路及記憶體控制電路單元。所述連接介面單元用以耦接至主機系 統。所述訊號接收電路設置於所述連接介面單元。所述記憶體控制電路單元耦接至所述連接介面單元、所述可複寫式非揮發性記憶體模組及所述訊號接收電路。所述訊號接收電路用以接收第一訊號並對所述第一訊號進行補償以產生第二訊號。所述訊號接收電路更用以對所述第二訊號執行相位鎖定。所述訊號接收電路更用以根據所述第二訊號開啟或關閉訊號樣式過濾器，且所述訊號樣式過濾器用以過濾所述第二訊號中具有特定樣式的訊號。
在本發明的一範例實施例中，在所述訊號樣式過濾器被開啟後，所述訊號接收電路中的時脈資料回復電路僅處理所述第二訊號中具有所述特定樣式的所述訊號。
在本發明的一範例實施例中，根據所述第二訊號開啟或關閉所述訊號樣式過濾器之操作包括：分析所述第二訊號以獲得評估參數，其中所述評估參數反映所述訊號接收電路中的等化器模組的收斂狀態與所述第一訊號傳輸時的通道損耗狀況的至少其中之一。
在本發明的一範例實施例中，根據所述第二訊號開啟或關閉所述訊號樣式過濾器之操作更包括：根據所述評估參數與臨界值的比較結果決定開啟或關閉所述訊號樣式過濾器。
在本發明的一範例實施例中，根據所述評估參數與所述臨界值的所述比較結果決定開啟或關閉所述訊號樣式過濾器之操作包括：若所述比較結果符合預設條件，開啟所述訊號樣式過濾器；以及若所述比較結果不符合所述預設條件，關閉所述訊號樣 式過濾器。
在本發明的一範例實施例中，若所述比較結果符合所述預設條件，開啟所述訊號樣式過濾器的操作包括：若所述比較結果符合第一預設條件，開啟第一訊號樣式過濾器，其中所述第一訊號樣式過濾器用以過濾所述第二訊號中具有第一樣式的訊號；以及若所述比較結果符合第二預設條件，開啟第二訊號樣式過濾器，其中所述第二訊號樣式過濾器用以過濾所述第二訊號中具有第二樣式的訊號，且所述第一樣式不同於所述第二樣式。
在本發明的一範例實施例中，所述訊號接收電路更用以根據對所述訊號樣式過濾器的控制調整等化器模組的設定參數。
本發明的範例實施例另提供一種訊號接收方法，其用於記憶體儲存裝置。所述訊號接收方法包括：接收第一訊號並對所述第一訊號進行補償以產生第二訊號；對所述第二訊號執行相位鎖定；以及根據所述第二訊號開啟或關閉訊號樣式過濾器，其中所述訊號樣式過濾器用以過濾所述第二訊號中具有特定樣式的訊號。
在本發明的一範例實施例中，在所述訊號樣式過濾器被開啟後，所述記憶體儲存裝置中的時脈資料回復電路僅處理所述第二訊號中具有所述特定樣式的所述訊號。
在本發明的一範例實施例中，根據所述第二訊號開啟或關閉所述訊號樣式過濾器之步驟包括：分析所述第二訊號以獲得評估參數，其中所述評估參數反映所述記憶體儲存裝置中的等化 器模組的收斂狀態與所述第一訊號傳輸時的通道損耗狀況的至少其中之一。
在本發明的一範例實施例中，根據所述第二訊號開啟或關閉所述訊號樣式過濾器之步驟更包括：根據所述評估參數與臨界值的比較結果決定開啟或關閉所述訊號樣式過濾器。
在本發明的一範例實施例中，根據所述評估參數與所述臨界值的所述比較結果決定開啟或關閉所述訊號樣式過濾器之操作包括：若所述比較結果符合預設條件，開啟所述訊號樣式過濾器；以及若所述比較結果不符合所述預設條件，關閉所述訊號樣式過濾器。
在本發明的一範例實施例中，若所述比較結果符合所述預設條件，開啟所述訊號樣式過濾器的操作包括：若所述比較結果符合第一預設條件，開啟第一訊號樣式過濾器，其中所述第一訊號樣式過濾器用以過濾所述第二訊號中具有第一樣式的訊號；以及若所述比較結果符合第二預設條件，開啟第二訊號樣式過濾器，其中所述第二訊號樣式過濾器用以過濾所述第二訊號中具有第二樣式的訊號，且所述第一樣式不同於所述第二樣式。
在本發明的一範例實施例中，所述的訊號接收方法更包括：根據對所述訊號樣式過濾器的控制調整所述記憶體儲存裝置中的等化器模組的設定參數。
基於上述，在對第一訊號進行補償以產生第二訊號後，根據所述第二訊號，時脈資料回復電路中用於過濾具有特定樣式 之訊號的訊號樣式過濾器可被動態地開啟或關閉。藉此，可有效針對不同通道狀態提高或維持訊號接收端對於訊號的接收能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、30:訊號接收電路
11、31:等化器模組
12、32:時脈資料回復電路
13、33:控制器
101、301:訊號樣式過濾器
S1、S2、S3、P1、P2、C1、C2、C3:訊號
VTH1、VTH2、VTH3:臨界值
VC1、VC2、VC3、VC1’、VC2’、VC3’:收斂值
311:線性等化器
312:決策回授等化器
331:等化器控制器
332:訊號樣式過濾器控制器
40、60:記憶體儲存裝置
41、61:主機系統
410:系統匯流排
411:處理器
412:隨機存取記憶體
413:唯讀記憶體
414:資料傳輸介面
42:輸入/輸出(I/O)裝置
520:主機板
501:隨身碟
502:記憶卡
503:固態硬碟
504:無線記憶體儲存裝置
505:全球定位系統模組
506:網路介面卡
507:無線傳輸裝置
508:鍵盤
509:螢幕
510:喇叭
62:SD卡
63:CF卡
64:嵌入式儲存裝置
641:嵌入式多媒體卡
642:嵌入式多晶片封裝儲存裝置
702:連接介面單元
704:記憶體控制電路單元
706:可複寫式非揮發性記憶體模組
S801:步驟(接收第一訊號並對所述第一訊號進行補償以產生第二訊號)
S802:步驟(對所述第二訊號執行相位鎖定)
S803:步驟(根據所述第二訊號開啟或關閉訊號樣式過濾器，其中所述訊號樣式過濾器用以過濾所述第二訊號中具有特定樣式的訊號)
圖1是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。
圖2是根據本發明的一範例實施例所繪示的根據評估參數來調整等化器模組的設定參數與控制訊號樣式過濾器的示意圖。
圖3是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。
圖4是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。
圖5是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
圖6是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖7是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
圖8是根據本發明的一範例實施例所繪示的訊號接收方法的 流程圖。
以下提出多個範例實施例來說明本發明，然而本發明不僅限於所例示的多個範例實施例。又範例實施例之間也允許有適當的結合。在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。此外，「訊號」一詞可指至少一電流、電壓、電荷、溫度、資料、或任何其他一或多個訊號。
圖1是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。請參照圖1，訊號接收電路10包括等化器模組11、時脈資料回復電路12及控制器13。等化器模組11用以接收訊號(亦稱為第一訊號)S1並對訊號S1進行補償以產生訊號(亦稱為第二訊號)S2。例如，等化器模組11可包括線性等化器、連續時間線性等化器(Continuous-Time Linear Equalizer,CTLE)、無限脈衝響應電路(Infinite Impulse Response,IIR)及決策回授等化器(Decision Feedback Equalizer,DFE)的至少其中之一。等化器模組11可根據當前的通道狀態對訊號S1進行補償(例如放大)以產生訊號S2。
時脈資料回復電路12耦接至等化器模組11。時脈資料回 復電路12用以接收訊號S2並對訊號S2執行相位鎖定以產生訊號S3(亦稱為第三訊號)。例如，時脈資料回復電路12可包括相位偵測電路(未繪示)、充電電路(未繪示)及壓控振盪器(未繪示)。藉由相位偵測電路、充電電路及壓控振盪器的共同運作，時脈資料回復電路12可逐漸將訊號S2的相位與訊號S3的相位保持同步。當訊號S2的相位發生變化時，時脈資料回復電路12可再次將訊號S2的相位與訊號S3的相位保持同步。在一範例實施例中，使訊號S2的相位與訊號S3的相位保持同步之操作亦稱為相位鎖定。
須注意的是，時脈資料回復電路12更包括訊號樣式過濾器(亦稱為樣式過濾器)101。訊號樣式過濾器101可被動態地啟動或關閉。在啟動訊號樣式過濾器101後，訊號樣式過濾器101可用以過濾訊號S2中具有特定樣式(pattern)的訊號，且時脈資料回復電路12可僅對訊號S2中具有此特定樣式的訊號進行處理(例如執行相位鎖定)。例如，假設此特定樣式對應於位元“001”，則在啟動訊號樣式過濾器101後，訊號樣式過濾器101可用以過濾訊號S2中帶有位元“001”的訊號，且時脈資料回復電路12只針對訊號S2中帶有位元“001”的訊號進行處理。此外，若訊號樣式過濾器101未被啟動(即被關閉)，則訊號樣式過濾器101可不過濾訊號S2中具有特定樣式的訊號，且時脈資料回復電路12可對訊號S2中不具有特定樣式的訊號或所有訊號進行處理。
控制器13耦接至等化器模組11與時脈資料回復電路12。控制器13用以根據訊號S2來開啟或關閉訊號樣式過濾器 101。例如，控制器13可包括可程式化之一般用途或特殊用途的微處理器、嵌入式控制器、數位訊號處理器(Digital Signal Processor,DSP)、可程式化控制器、特殊應用積體電路(Application Specific Integrated Circuits,ASIC)、可程式化邏輯裝置(Programmable Logic Device,PLD)或其他類似裝置或這些裝置的組合。此外，控制器13更用以根據訊號S2來決定或調整等化器模組11的設定參數。
在一範例實施例中，控制器13可根據訊號S2與S3來發送訊號(亦稱為第一控制訊號)P1至等化器模組11以藉由訊號P1來調整等化器模組11的設定參數。例如，等化器模組11對於訊號S1的補償能力可藉由調整等化器模組11的設定參數來進行調整。等化器模組11可根據此設定參數來持續對訊號S1進行補償並產生訊號S2。
在一範例實施例中，控制器13可根據訊號S2來發送訊號(亦稱為第二控制訊號)P2至時脈資料回復電路12。時脈資料回復電路12可根據訊號P2來開啟或關閉訊號樣式過濾器101。例如，訊號P2可指示開啟或關閉訊號樣式過濾器101中的特定訊號樣式過濾器。
在一範例實施例中，控制器13可分析訊號S2以獲得至少一評估參數。在一範例實施例中，此評估參數可反映等化器模組11的收斂狀態。在一範例實施例中，此評估參數可反映與訊號S1有關的通道狀態。在一範例實施例中，此評估參數可反映等化器模組11的收斂狀態與接收訊號S1時的通道損耗狀況的至少其 中之一。
在一範例實施例中，控制器13可根據此評估參數來調整等化器模組11的設定參數及/或開啟(或關閉)訊號樣式過濾器101。例如，在一範例實施例中，若此評估參數反映等化器模組11的收斂狀態不好及/或通道狀態較差(例如訊號S1的通道損耗較大)時，控制器13可調整等化器模組11的設定參數及/或可開啟訊號樣式過濾器101。或者，在一範例實施例中，若此評估參數反映等化器模組11的收斂狀態很好及/或通道狀態較佳(例如訊號S1的通道損耗較小)時，控制器13可不調整等化器模組11的設定參數及/或可關閉訊號樣式過濾器101。
在一範例實施例中，控制器13可根據此評估參數與至少一個臨界值的比較結果決定開啟或關閉訊號樣式過濾器101。在一範例實施例中，假設訊號樣式過濾器101的數目為一個。若比較結果符合一預設條件，控制器13可開啟訊號樣式過濾器101。然而，若比較結果不符合此預設條件，則控制器13可關閉訊號樣式過濾器101。
在一範例實施例中，假設訊號樣式過濾器101的數量為多個，且此些訊號樣式過濾器101可用以過濾訊號S2中具有不同樣式的訊號。例如，假設訊號樣式過濾器101包括第一訊號樣式過濾器與第二訊號樣式過濾器。第一訊號樣式過濾器用以過濾訊號S2中具有第一樣式的訊號。第二訊號樣式過濾器用以過濾訊號S2中具有第二樣式的訊號。第一樣式不同於第二樣式。例如，第 一樣式可對應位元“001”及/或第二樣式可對應位元“010”。第一訊號樣式過濾器與第二訊號樣式過濾器可擇一或同時被開啟(或關閉)。
在一範例實施例中，臨界值至少包括第一臨界值與第二臨界值。控制器13可將所獲得的評估參數與第一臨界值及/或第二臨界值進行比較。若比較結果符合一預設條件(亦稱為第一預設條件)，控制器13可開啟第一訊號樣式過濾器且不開啟第二訊號樣式過濾器。或者，若比較結果符合另一預設條件(亦稱為第二預設條件)，控制器13可開啟第二訊號樣式過濾器且不開啟第一訊號樣式過濾器。或者，若比較結果符合另一預設條件(亦稱為第三預設條件)，控制器13可同時開啟第一訊號樣式過濾器與第二訊號樣式過濾器。或者，若比較結果符合另一預設條件(亦稱為第四預設條件)，控制器13可同時關閉第一訊號樣式過濾器與第二訊號樣式過濾器。
在一範例實施例中，控制器13可根據當前對於訊號樣式過濾器101的控制(例如開啟或關閉)來調整等化器模組11的設定參數。例如，若控制器13決定開啟訊號樣式過濾器101中的某一個訊號樣式過濾器，則控制器13可同步調整等化器模組11的設定參數。例如，控制器13可指示等化器模組11採用與訊號樣式過濾器101中被開啟的訊號樣式過濾器相互匹配的設定參數。例如，當控制器13指示開啟第一訊號樣式過濾器時，控制器13可同步指示等化器模組11採用與第一訊號樣式過濾器相互匹配的設 定參數。或者，當控制器13指示開啟第二訊號樣式過濾器時，控制器13可同步指示等化器模組11採用與第二訊號樣式過濾器相互匹配的設定參數。或者，當控制器13指示同步開啟第一訊號樣式過濾器與第二訊號樣式過濾器時，控制器13可同步指示等化器模組11採用與第一訊號樣式過濾器與第二訊號樣式過濾器之同步開啟相互匹配的設定參數。
圖2是根據本發明的一範例實施例所繪示的根據評估參數來調整等化器模組的設定參數與控制訊號樣式過濾器的示意圖。須注意的是，圖2的曲線圖中的橫軸為時間，而縱軸為評估參數。
請參照圖2，訊號C1的邏輯低表示某一個訊號樣式過濾器處於關閉狀態，且訊號C1的邏輯高表示此訊號樣式過濾器處於開啟狀態。訊號C2用以指示在此訊號樣式過濾器處於開啟狀態之期間，此訊號樣式過濾器可過濾的特定樣式(例如位元“001”與“110”)。此外，訊號C3用以指示在此訊號樣式過濾器處於開啟狀態之期間，圖1的等化器模組11所採用的設定參數。
在圖2的範例實施例中，假設一開始訊號C1是處於邏輯低，故對應於訊號C1的訊號樣式過濾器處於關閉狀態。在此訊號樣式過濾器處於關閉狀態之期間，3個評估參數被持續獲得直到分別收斂至收斂值VC1~VC3。在評估參數分別收斂至收斂值VC1~VC3後，收斂值VC1~VC3可分別與臨界值VTH1~VTH3進行比較。
在本範例實施例中，是假設比較結果為收斂值VC1大於臨界值VTH1、收斂值VC2大於臨界值VTH2、且收斂值VC3小於臨界值VTH3。根據此比較結果，圖1的控制器13可指示開啟訊號樣式過濾器101中可用於過濾帶有位元“001”或“110”之訊號的訊號樣式過濾器並指示等化器模組11採用對應於“Setting 2”的設定參數。例如，在開啟對應於訊號C1的訊號樣式過濾器(即訊號C1處於邏輯高)之期間，僅帶有位元“001”或“110”之訊號可被圖1的時脈資料回復電路12處理(例如執行相位鎖定)。
在開啟對應於訊號C1的訊號樣式過濾器(即訊號C1處於邏輯高)並重新運行圖1的等化器模組11與時脈資料回復電路12後，3個評估參數可被重新獲得並分別收斂至新的收斂值VC1’~VC3’。新的收斂值VC1’~VC3’分別高於臨界值VTH1~VTH3。
須注意的是，在圖2的範例實施例中，是假設當前的通道狀態較差(例如圖1中訊號S1的通道損耗較大)。因此，在開啟對應於訊號C1的訊號樣式過濾器之前(即訊號C1處於邏輯低)，收斂值VC1~VC3反映圖1的等化器模組11的收斂狀態不好。然而，在開啟對應於訊號C1的訊號樣式過濾器之後(即訊號C1處於邏輯高)，藉由過濾特定樣式的訊號，新的收斂值VC1’~VC3’反映等化器模組11的收斂狀態(例如收斂速度)被顯著提升。此外，等化器模組11所採用的新的設定參數“Setting 2”也可能對於等化器模組11的收斂狀態提升有所幫助。
須注意的是，圖2的範例實施例是以收斂值VC1~VC3中的至少一者越大代表圖1的等化器模組11的收斂狀態越好(及/或通道狀態較好)，但本發明不限於此。在另一範例實施例中，亦可以是以收斂值VC1~VC3中的至少一者越小代表圖1的等化器模組11的收斂狀態越好(及/或通道狀態較好)，視實務需求而定。
此外，在圖2的另一範例實施例，若所述比較結果反映收斂值VC1~VC3中的至少一者與相應的臨界值VTH1~VTH3之間的數值關係發生變化，則圖1的訊號樣式過濾器101中的一或多個訊號樣式過濾器可被對應地開啟或關閉，及/或不同的設定參數可以被套用至圖1的等化器模組11。
圖3是根據本發明的一範例實施例所繪示的訊號接收電路的示意圖。請參照圖3，在本範例實施例中，訊號接收電路30包括等化器模組31、時脈資料回復電路32及控制器33。
等化器模組31包括線性等化器311與決策回授等化器(DFE)312。在訊號S1可依序經過線性等化器311與決策回授等化器312的處理(例如補償)以產生訊號S2。須注意的是，在另一範例實施例中，決策回授等化器312亦可替換為連續時間線性等化器(CTLE)或其他類型的等化器。
時脈資料回復電路32可對訊號S2執行相位鎖定以產生訊號S3。此外，時脈資料回復電路32包括訊號樣式過濾器301。訊號樣式過濾器301可被動態地開啟或關閉以決定是否過濾訊號S2中具有特定樣式的訊號。在訊號樣式過濾器301開啟後，時脈 資料回復電路32可對通過訊號樣式過濾器301的訊號進行處理(例如執行相位鎖定)。
控制器33包括等化器控制器331與訊號樣式過濾器控制器332。等化器控制器331用以接收並分析訊號S2與S3。等化器控制器331可根據分析結果產生訊號P1，以藉由訊號P1控制或調整等化器控制器331及/或訊號樣式過濾器控制器332的設定參數。訊號樣式過濾器控制器332可根據等化器控制器331的分析結果產生訊號P2，以藉由訊號P2控制訊號樣式過濾器301的開啟或關閉。此外，訊號樣式過濾器控制器332也可根據訊號樣式過濾器301的開啟或關閉指示等化器控制器331同步調整等化器控制器331及/或訊號樣式過濾器控制器332的設定參數。
在一範例實施例中，等化器控制器331可分析訊號S2以獲得所述評估參數。訊號樣式過濾器控制器332可根據此評估參數來控制訊號樣式過濾器301的開啟或關閉。此外，訊號樣式過濾器控制器332也可根據此評估參數來指示等化器控制器331同步調整等化器控制器331及/或訊號樣式過濾器控制器332的設定參數。例如，可將與訊號樣式過濾器301相匹配的特定設定參數套用至等化器控制器331及/或訊號樣式過濾器控制器332。
須注意的是，關於根據此評估參數來控制訊號樣式過濾器301的開啟或關閉以及根據評估參數來同步調整等化器控制器331及/或訊號樣式過濾器控制器332的設定參數的操作細節皆已詳述於上，在此便不贅述。
須注意的是，在前述範例實施例中，是假設被訊號樣式過濾器過濾的訊號會被輸入至時脈資訊回復電路(即被訊號樣式過濾器過濾的訊號會通道訊號樣式過濾器)進行處理。然而，在另一範例實施例中，亦可以是假設被訊號樣式過濾器過濾的訊號不會被輸入至時脈資訊回復電路(即被訊號樣式過濾器過濾的訊號無法通道訊號樣式過濾器)，只要可以達到優化等化器模組及/或時脈資訊回復電路的運作效能即可。
在一範例實施例中，圖1的訊號接收電路10及/或圖3的訊號接收電路30可設置於記憶體儲存裝置中。在另一範例實施例中，圖1的訊號接收電路10及/或圖3的訊號接收電路30亦可設置於其他類型的電子裝置中，而不限於記憶體儲存裝置。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖4是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖5是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖4與圖5，主機系統41一般包括處理器411、隨機存取記憶體(random access memory,RAM)412、唯讀記憶體 (read only memory,ROM)413及資料傳輸介面414。處理器411、隨機存取記憶體412、唯讀記憶體413及資料傳輸介面414皆耦接至系統匯流排(system bus)410。
在本範例實施例中，主機系統41是透過資料傳輸介面414與記憶體儲存裝置40耦接。例如，主機系統41可經由資料傳輸介面414將資料儲存至記憶體儲存裝置40或從記憶體儲存裝置40中讀取資料。此外，主機系統41是透過系統匯流排410與I/O裝置42耦接。例如，主機系統41可經由系統匯流排410將輸出訊號傳送至I/O裝置42或從I/O裝置42接收輸入訊號。
在本範例實施例中，處理器411、隨機存取記憶體412、唯讀記憶體413及資料傳輸介面414可設置在主機系統41的主機板520上。資料傳輸介面414的數目可以是一或多個。透過資料傳輸介面414，主機板520可以經由有線或無線方式耦接至記憶體儲存裝置40。記憶體儲存裝置40可例如是隨身碟501、記憶卡502、固態硬碟(Solid State Drive,SSD)503或無線記憶體儲存裝置504。無線記憶體儲存裝置504可例如是近距離無線通訊(Near Field Communication,NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板520也可以透過系統匯流排410耦接至全球定位系統(Global Positioning System,GPS)模組505、網路介面卡506、無線傳輸裝置507、鍵盤508、螢幕509、喇叭510等各 式I/O裝置。例如，在一範例實施例中，主機板520可透過無線傳輸裝置507存取無線記憶體儲存裝置504。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖6是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖6，在另一範例實施例中，主機系統61也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置60可為其所使用的安全數位(Secure Digital,SD)卡62、小型快閃(Compact Flash,CF)卡63或嵌入式儲存裝置64等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置64包括嵌入式多媒體卡(embedded Multi Media Card,eMMC)641及/或嵌入式多晶片封裝(embedded Multi Chip Package,eMCP)儲存裝置642等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖7是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。請參照圖7，記憶體儲存裝置40包括連接介面單元702、記憶體控制電路單元704與可複寫式非揮發性記憶體模組706。
連接介面單元702用以將記憶體儲存裝置40耦接至主機系統41。記憶體儲存裝置40可透過連接介面單元702與主機系統41通訊。在本範例實施例中，連接介面單元702是相容於序列先 進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元702亦可以是符合並列先進附件(Parallel Advanced Technology Attachment,PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、SD介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。連接介面單元702可與記憶體控制電路單元704封裝在一個晶片中，或者連接介面單元702是佈設於一包含記憶體控制電路單元704之晶片外。
記憶體控制電路單元704用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統41的指令在可複寫式非揮發性記憶體模組706中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組706是耦接至記憶體控制電路單元704並且用以儲存主機系統41所寫入之資料。可複寫式非揮發性記憶體模組706可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell,MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組706中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組1006中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組706的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以 上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte,B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
在一範例實施例中，圖7的可複寫式非揮發性記憶體模 組706亦稱為快閃記憶體模組。在一範例實施例中，圖7的記憶體控制電路單元704亦稱為用於控制快閃記憶體模組的快閃記憶體控制器。
在一範例實施例中，圖1的訊號接收電路10及/或圖3的訊號接收電路30可設置於圖7的連接介面單元702，以接收並處理來自主機系統41的訊號S1。例如，訊號S1可包括來自主機系統41的資料訊號。在另一範例實施例中，圖1的訊號接收電路10及/或圖3的訊號接收電路30可設置於圖7的記憶體控制電路單元704及/或可複寫式非揮發性記憶體模組706。
圖8是根據本發明的一範例實施例所繪示的訊號接收方法的流程圖。請參照圖8，在步驟S801中，接收第一訊號並對所述第一訊號進行補償以產生第二訊號。在步驟S802中，對所述第二訊號執行相位鎖定。在步驟S803中，根據所述第二訊號開啟或關閉訊號樣式過濾器，其中所述訊號樣式過濾器用以過濾所述第二訊號中具有特定樣式的訊號。
然而，圖8中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖8中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖8的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，在對第一訊號進行補償以產生第二訊號後，根據所述第二訊號，時脈資料回復電路中用於過濾具有特定樣式之訊號的訊號樣式過濾器可被動態地開啟或關閉。例如，當通道 狀態較差時，一或多個訊號樣式過濾器可被開啟，以使時脈資料回復電路僅針對特定樣式的訊號進行處理，以嘗試提高等化器模組及/或時脈資訊回復電路的運作效能。待通道狀態變好後，先前開啟的訊號樣式過濾器可被關閉。藉此，可有效針對不同通道狀態提高或維持訊號接收端對於訊號的接收能力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:訊號接收電路
11:等化器模組
12:時脈資料回復電路
13:控制器
101:訊號樣式過濾器
S1、S2、S3、P1、P2:訊號

Claims (21)

  1. 一種訊號接收電路，包括： 一等化器模組，用以接收一第一訊號並對該第一訊號進行補償以產生一第二訊號； 一時脈資料回復電路，耦接至該等化器模組並用以對該第二訊號執行一相位鎖定；以及 一控制器，耦接至該等化器模組與該時脈資料回復電路， 其中該控制器用以根據該第二訊號開啟或關閉該時脈資料回復電路的一訊號樣式過濾器，且該訊號樣式過濾器用以過濾該第二訊號中具有一特定樣式的訊號。
  2. 如申請專利範圍第1項所述的訊號接收電路，其中在該訊號樣式過濾器被開啟後，該時脈資料回復電路僅處理該第二訊號中具有該特定樣式的該訊號。
  3. 如申請專利範圍第1項所述的訊號接收電路，其中根據該第二訊號開啟或關閉該時脈資料回復電路的該訊號樣式過濾器之操作包括： 分析該第二訊號以獲得一評估參數，其中該評估參數反映該等化器模組的一收斂狀態與該第一訊號傳輸時的一通道損耗狀況的至少其中之一。
  4. 如申請專利範圍第3項所述的訊號接收電路，其中根據該第二訊號開啟或關閉該時脈資料回復電路的該訊號樣式過濾器之操作更包括： 根據該評估參數與一臨界值的一比較結果決定開啟或關閉該訊號樣式過濾器。
  5. 如申請專利範圍第4項所述的訊號接收電路，其中根據該評估參數與該臨界值的該比較結果決定開啟或關閉該訊號樣式過濾器之操作包括： 若該比較結果符合一預設條件，開啟該訊號樣式過濾器；以及 若該比較結果不符合該預設條件，關閉該訊號樣式過濾器。
  6. 如申請專利範圍第5項所述的訊號接收電路，其中若該比較結果符合該預設條件，開啟該訊號樣式過濾器的操作包括： 若該比較結果符合一第一預設條件，開啟一第一訊號樣式過濾器，其中該第一訊號樣式過濾器用以過濾該第二訊號中具有一第一樣式的訊號；以及 若該比較結果符合一第二預設條件，開啟一第二訊號樣式過濾器，其中該第二訊號樣式過濾器用以過濾該第二訊號中具有一第二樣式的訊號，且該第一樣式不同於該第二樣式。
  7. 如申請專利範圍第1項所述的訊號接收電路，其中該控制器更用以根據對該訊號樣式過濾器的控制調整該等化器模組的一設定參數。
  8. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組； 一訊號接收電路，設置於該連接介面單元；以及 一記憶體控制電路單元，耦接至該連接介面單元、該可複寫式非揮發性記憶體模組及該訊號接收電路， 其中該訊號接收電路用以接收一第一訊號並對該第一訊號進行補償以產生一第二訊號， 該訊號接收電路更用以對該第二訊號執行一相位鎖定， 該訊號接收電路更用以根據該第二訊號開啟或關閉一訊號樣式過濾器，且該訊號樣式過濾器用以過濾該第二訊號中具有一特定樣式的訊號。
  9. 如申請專利範圍第8項所述的記憶體儲存裝置，其中在該訊號樣式過濾器被開啟後，該訊號接收電路中的一時脈資料回復電路僅處理該第二訊號中具有該特定樣式的該訊號。
  10. 如申請專利範圍第8項所述的記憶體儲存裝置，其中根據該第二訊號開啟或關閉該訊號樣式過濾器之操作包括： 分析該第二訊號以獲得一評估參數，其中該評估參數反映該訊號接收電路中的一等化器模組的一收斂狀態與該第一訊號傳輸時的一通道損耗狀況的至少其中之一。
  11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中根據該第二訊號開啟或關閉該訊號樣式過濾器之操作更包括： 根據該評估參數與一臨界值的一比較結果決定開啟或關閉該訊號樣式過濾器。
  12. 如申請專利範圍第11項所述的記憶體儲存裝置，其中根據該評估參數與該臨界值的該比較結果決定開啟或關閉該訊號樣式過濾器之操作包括： 若該比較結果符合一預設條件，開啟該訊號樣式過濾器；以及 若該比較結果不符合該預設條件，關閉該訊號樣式過濾器。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中若該比較結果符合該預設條件，開啟該訊號樣式過濾器的操作包括： 若該比較結果符合一第一預設條件，開啟一第一訊號樣式過濾器，其中該第一訊號樣式過濾器用以過濾該第二訊號中具有一第一樣式的訊號；以及 若該比較結果符合一第二預設條件，開啟一第二訊號樣式過濾器，其中該第二訊號樣式過濾器用以過濾該第二訊號中具有一第二樣式的訊號，且該第一樣式不同於該第二樣式。
  14. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該訊號接收電路更用以根據對該訊號樣式過濾器的控制調整一等化器模組的一設定參數。
  15. 一種訊號接收方法，用於一記憶體儲存裝置，且該訊號接收方法包括： 接收一第一訊號並對該第一訊號進行補償以產生一第二訊號； 對該第二訊號執行一相位鎖定；以及 根據該第二訊號開啟或關閉一訊號樣式過濾器，其中該訊號樣式過濾器用以過濾該第二訊號中具有一特定樣式的訊號。
  16. 如申請專利範圍第15項所述的訊號接收方法，其中在該訊號樣式過濾器被開啟後，該記憶體儲存裝置中的一時脈資料回復電路僅處理該第二訊號中具有該特定樣式的該訊號。
  17. 如申請專利範圍第15項所述的訊號接收方法，其中根據該第二訊號開啟或關閉該訊號樣式過濾器之步驟包括： 分析該第二訊號以獲得一評估參數，其中該評估參數反映該記憶體儲存裝置中的一等化器模組的一收斂狀態與該第一訊號傳輸時的一通道損耗狀況的至少其中之一。
  18. 如申請專利範圍第17項所述的訊號接收方法，其中根據該第二訊號開啟或關閉該訊號樣式過濾器之步驟更包括： 根據該評估參數與一臨界值的一比較結果決定開啟或關閉該訊號樣式過濾器。
  19. 如申請專利範圍第18項所述的訊號接收方法，其中根據該評估參數與該臨界值的該比較結果決定開啟或關閉該訊號樣式過濾器之操作包括： 若該比較結果符合一預設條件，開啟該訊號樣式過濾器；以及 若該比較結果不符合該預設條件，關閉該訊號樣式過濾器。
  20. 如申請專利範圍第19項所述的訊號接收方法，其中若該比較結果符合該預設條件，開啟該訊號樣式過濾器的操作包括： 若該比較結果符合一第一預設條件，開啟一第一訊號樣式過濾器，其中該第一訊號樣式過濾器用以過濾該第二訊號中具有一第一樣式的訊號；以及 若該比較結果符合一第二預設條件，開啟一第二訊號樣式過濾器，其中該第二訊號樣式過濾器用以過濾該第二訊號中具有一第二樣式的訊號，且該第一樣式不同於該第二樣式。
  21. 如申請專利範圍第15項所述的訊號接收方法，更包括： 根據對該訊號樣式過濾器的控制調整該記憶體儲存裝置中的一等化器模組的一設定參數。
TW108146821A 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法 TWI706634B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108146821A TWI706634B (zh) 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法
US16/779,666 US10965438B1 (en) 2019-12-20 2020-02-03 Signal receiving circuit, memory storage device and signal receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108146821A TWI706634B (zh) 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法

Publications (2)

Publication Number Publication Date
TWI706634B true TWI706634B (zh) 2020-10-01
TW202125983A TW202125983A (zh) 2021-07-01

Family

ID=74091648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108146821A TWI706634B (zh) 2019-12-20 2019-12-20 訊號接收電路、記憶體儲存裝置及訊號接收方法

Country Status (2)

Country Link
US (1) US10965438B1 (zh)
TW (1) TWI706634B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI768275B (zh) * 2019-12-20 2022-06-21 群聯電子股份有限公司 訊號接收電路、記憶體儲存裝置及訊號接收方法
US12021538B2 (en) * 2022-05-20 2024-06-25 Apple Inc. Clock frequency limiter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467314B1 (en) * 2015-07-31 2016-10-11 Phison Electronics Corp. Signal modulation method, adaptive equalizer and memory storage device
US9836121B2 (en) * 2015-07-28 2017-12-05 Phison Electronics Corp. Eye-width detector, memory storage device and eye-width detection method of data signal
TW201916013A (zh) * 2017-10-13 2019-04-16 群聯電子股份有限公司 等化器調校方法、訊號接收電路及記憶體儲存裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8208591B2 (en) * 2010-06-21 2012-06-26 Synopsys, Inc. Method and apparatus for performing adaptive equalization
US9325489B2 (en) * 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
CN110830399B (zh) * 2018-08-10 2022-04-15 扬智科技股份有限公司 信号接收装置与其均衡器调校方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9836121B2 (en) * 2015-07-28 2017-12-05 Phison Electronics Corp. Eye-width detector, memory storage device and eye-width detection method of data signal
US9467314B1 (en) * 2015-07-31 2016-10-11 Phison Electronics Corp. Signal modulation method, adaptive equalizer and memory storage device
TW201916013A (zh) * 2017-10-13 2019-04-16 群聯電子股份有限公司 等化器調校方法、訊號接收電路及記憶體儲存裝置

Also Published As

Publication number Publication date
US10965438B1 (en) 2021-03-30
TW202125983A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
TWI649754B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI642063B (zh) 等化器調校方法、訊號接收電路及記憶體儲存裝置
TWI628927B (zh) 等化器調校方法、可適性等化器及記憶體儲存裝置
TWI731338B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI692206B (zh) 時脈資料回復電路、記憶體儲存裝置及快閃記憶體控制器
US10627851B2 (en) Reference clock signal generation method, memory storage device and connection interface unit
US9892799B1 (en) Read voltage tracking method, memory storage device and memory control circuit unit
TWI706634B (zh) 訊號接收電路、記憶體儲存裝置及訊號接收方法
TWI717816B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI700896B (zh) 訊號校正電路、記憶體儲存裝置及訊號校正方法
US11206157B1 (en) Signal receiving circuit, memory storage device and calibration method of equalizer circuit
TWI613660B (zh) 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
CN113129977B (zh) 信号接收电路、存储器存储装置及信号接收方法
US20230021668A1 (en) Temperature control method, memory storage apparatus, and memory control circuit unit
CN109698003B (zh) 等化器调校方法、信号接收电路及存储器存储装置
TWI727656B (zh) 時脈資料回復電路、記憶體儲存裝置及訊號調整方法
CN111724834B (zh) 均衡器电路、存储器存储装置及信号调整方法
TWI722490B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN108363453B (zh) 参考时脉信号产生方法、存储器存储装置和连接接口单元
CN111654266B (zh) 时脉数据回复电路、存储器存储装置及快闪存储器控制器
TW202103007A (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US9613707B1 (en) Data programming method for avoiding unavailability of rewritable non-volatile memory module due to higher erase count of part of physical erasing units, and memory control circuit unit and memory storage device using the same
CN111585547B (zh) 信号校正电路、存储器存储装置及信号校正方法
TWI726541B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN112019225B (zh) 信号接收电路、存储器存储装置及均衡器电路的校准方法