TW202103007A

TW202103007A - 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Info

Publication number: TW202103007A
Application number: TW108123692A
Authority: TW
Inventors: 朱啟傲; 張靜; 王鑫; 朱凱迪
Original assignee: 大陸商合肥兆芯電子有限公司
Priority date: 2019-07-05
Filing date: 2019-07-05
Publication date: 2021-01-16
Also published as: TWI712886B

Abstract

一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：從主機系統接收第一寫入指令；根據所述第一寫入指令指示可複寫式非揮發性記憶體模組執行第一寫入操作；獲得對應於所述第一寫入操作的第一效能資訊；以及根據所述第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型。

Description

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。

數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)(例如，快閃記憶體)具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。

在記憶體管理技術中，許多操作都會根據所儲存之資料的特性及/或類型來執行。例如，在資料整併程序(或稱為垃圾收集程序)中，有效資料可被劃分為冷資料與熱資料。屬於冷資料的有效資料可優先被收集並集中儲存，從而提高資料整併程序的效能。或者，不同特性及/或類型的資料也可使用不同的資料管理機制或資料保護機制來進行管理，以提高對於記憶體儲存裝置的資料維護能力。因此，如何對特定資料進行分類有效影響記憶體儲存裝置的系統效能。

本發明提供一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可提高對於資料的分類效率。

本發明的範例實施例提供一種記憶體管理方法，其用於可複寫式非揮發性記憶體模組，且所述記憶體管理方法包括：從主機系統接收第一寫入指令；根據所述第一寫入指令指示所述可複寫式非揮發性記憶體模組執行第一寫入操作；獲得對應於所述第一寫入操作的第一效能資訊；以及根據所述第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型。

在本發明的一範例實施例中，根據所述第一效能資訊更新所述臨界資訊之步驟包括：從所述主機系統接收第二寫入指令；根據所述第二寫入指令指示所述可複寫式非揮發性記憶體模組執行第二寫入操作；獲得對應於所述第二寫入操作的第二效能資訊；以及根據所述第一效能資訊與所述第二效能資訊更新所述臨界資訊。

在本發明的一範例實施例中，根據所述第一效能資訊更新所述臨界資訊之步驟包括：獲得所述第一效能資訊與第二效能資訊之間的差值；以及根據所述差值更新所述臨界資訊。

在本發明的一範例實施例中，根據所述差值更新所述臨界資訊之步驟包括：若所述差值符合預設條件，提高所述臨界資訊的數值；以及若所述差值不符合所述預設條件，降低所述臨界資訊的所述數值。

在本發明的一範例實施例中，所述的記憶體管理方法更包括：根據所述臨界資訊決定所述目標資料為第一類資料或第二類資料，其中所述第一類資料的資料更新頻率不同於所述第二類資料的資料更新頻率。

在本發明的一範例實施例中，根據所述臨界資訊決定所述目標資料為所述第一類資料或所述第二類資料之步驟包括：將所述目標資料的資料量與所述臨界資訊進行比較；若所述目標資料的所述資料量小於所述臨界資訊，判定所述目標資料為所述第一類資料；以及若所述目標資料的所述資料量不小於所述臨界資訊，判定所述目標資料為所述第二類資料。

在本發明的一範例實施例中，根據所述臨界資訊決定所述目標資料為所述第一類資料或所述第二類資料之步驟包括：將所述目標資料的邏輯範圍與所述臨界資訊進行比較；若所述目標資料的所述邏輯範圍小於所述臨界資訊，判定所述目標資料為所述第一類資料；以及若所述目標資料的所述邏輯範圍不小於所述臨界資訊，判定所述目標資料為所述第二類資料。

在本發明的一範例實施例中，所述可複寫式非揮發性記憶體模組包括多個實體單元，所述多個實體單元包括第一實體單元與第二實體單元，且所述記憶體管理方法更包括：若所述目標資料為第一類資料，發送第一寫入指令序列以指示將所述目標資料寫入至所述第一實體單元；以及若所述目標資料為第二類資料，發送第二寫入指令序列以指示將所述目標資料寫入至所述第二實體單元，其中所述第一實體單元不同於所述第二實體單元。

本發明的範例實施例另提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以從所述主機系統接收第一寫入指令。所述記憶體控制電路單元更用以根據所述第一寫入指令指示所述可複寫式非揮發性記憶體模組執行第一寫入操作。所述記憶體控制電路單元更用以獲得對應於所述第一寫入操作的第一效能資訊。所述記憶體控制電路單元更用以根據所述第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型。

在本發明的一範例實施例中，所述記憶體控制電路單元根據所述第一效能資訊更新所述臨界資訊之操作包括：從所述主機系統接收第二寫入指令；根據所述第二寫入指令指示所述可複寫式非揮發性記憶體模組執行第二寫入操作；獲得對應於所述第二寫入操作的第二效能資訊；以及根據所述第一效能資訊與所述第二效能資訊更新所述臨界資訊。

在本發明的一範例實施例中，所述記憶體控制電路單元根據所述第一效能資訊更新所述臨界資訊之操作包括：獲得所述第一效能資訊與第二效能資訊之間的差值；以及根據所述差值更新所述臨界資訊。

在本發明的一範例實施例中，所述記憶體控制電路單元根據所述差值更新所述臨界資訊之操作包括：若所述差值符合預設條件，提高所述臨界資訊的數值；以及若所述差值不符合所述預設條件，降低所述臨界資訊的所述數值。

在本發明的一範例實施例中，所述記憶體控制電路單元更用以根據所述臨界資訊決定所述目標資料為第一類資料或第二類資料，其中所述第一類資料的資料更新頻率不同於所述第二類資料的資料更新頻率。

在本發明的一範例實施例中，所述記憶體控制電路單元根據所述臨界資訊決定所述目標資料為所述第一類資料或所述第二類資料之操作包括：將所述目標資料的資料量與所述臨界資訊進行比較；若所述目標資料的所述資料量小於所述臨界資訊，判定所述目標資料為所述第一類資料；以及若所述目標資料的所述資料量不小於所述臨界資訊，判定所述目標資料為所述第二類資料。

在本發明的一範例實施例中，所述記憶體控制電路單元根據所述臨界資訊決定所述目標資料為所述第一類資料或所述第二類資料之操作包括：將所述目標資料的邏輯範圍與所述臨界資訊進行比較；若所述目標資料的所述邏輯範圍小於所述臨界資訊，判定所述目標資料為所述第一類資料；以及若所述目標資料的所述邏輯範圍不小於所述臨界資訊，判定所述目標資料為所述第二類資料。

在本發明的一範例實施例中，所述可複寫式非揮發性記憶體模組包括多個實體單元，所述多個實體單元包括第一實體單元與第二實體單元。若所述目標資料為第一類資料，所述記憶體控制電路單元更用以發送第一寫入指令序列以指示將所述目標資料寫入至所述第一實體單元。若所述目標資料為第二類資料，所述記憶體控制電路單元更用以發送第二寫入指令序列以指示將所述目標資料寫入至所述第二實體單元，其中所述第一實體單元不同於所述第二實體單元。

本發明的範例實施例另提供一種記憶體控制電路單元，其用於控制可複寫式非揮發性記憶體模組，且所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以從所述主機系統接收第一寫入指令。所述記憶體管理電路更用以根據所述第一寫入指令指示所述可複寫式非揮發性記憶體模組執行第一寫入操作。所述記憶體管理電路更用以獲得對應於所述第一寫入操作的第一效能資訊。所述記憶體管理電路更用以根據所述第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型。

在本發明的一範例實施例中，所述記憶體管理電路根據所述第一效能資訊更新所述臨界資訊之操作包括：從所述主機系統接收第二寫入指令；根據所述第二寫入指令指示所述可複寫式非揮發性記憶體模組執行第二寫入操作；獲得對應於所述第二寫入操作的第二效能資訊；以及根據所述第一效能資訊與所述第二效能資訊更新所述臨界資訊。

在本發明的一範例實施例中，所述記憶體管理電路根據所述第一效能資訊更新所述臨界資訊之操作包括：獲得所述第一效能資訊與第二效能資訊之間的差值；以及根據所述差值更新所述臨界資訊。

在本發明的一範例實施例中，所述記憶體管理電路根據所述差值更新所述臨界資訊之操作包括：若所述差值符合預設條件，提高所述臨界資訊的數值；以及若所述差值不符合所述預設條件，降低所述臨界資訊的所述數值。

在本發明的一範例實施例中，所述第一效能資訊包括寫入放大參數，且所述寫入放大參數反映所述第一寫入操作引起的寫入放大比例。

在本發明的一範例實施例中，所述記憶體管理電路更用以根據所述臨界資訊決定所述目標資料為第一類資料或第二類資料，其中所述第一類資料的資料更新頻率不同於所述第二類資料的資料更新頻率。

在本發明的一範例實施例中，所述記憶體管理電路根據所述臨界資訊決定所述目標資料為所述第一類資料或所述第二類資料之操作包括：將所述目標資料的資料量與所述臨界資訊進行比較；若所述目標資料的所述資料量小於所述臨界資訊，判定所述目標資料為所述第一類資料；以及若所述目標資料的所述資料量不小於所述臨界資訊，判定所述目標資料為所述第二類資料。

在本發明的一範例實施例中，所述記憶體管理電路根據所述臨界資訊決定所述目標資料為所述第一類資料或所述第二類資料之操作包括：將所述目標資料的邏輯範圍與所述臨界資訊進行比較；若所述目標資料的所述邏輯範圍小於所述臨界資訊，判定所述目標資料為所述第一類資料；以及若所述目標資料的所述邏輯範圍不小於所述臨界資訊，判定所述目標資料為所述第二類資料。

在本發明的一範例實施例中，所述可複寫式非揮發性記憶體模組包括多個實體單元，所述多個實體單元包括第一實體單元與第二實體單元。若所述目標資料為第一類資料，所述記憶體管理電路更用以發送第一寫入指令序列以指示將所述目標資料寫入至所述第一實體單元。若所述目標資料為第二類資料，所述記憶體管理電路更用以發送第二寫入指令序列以指示將所述目標資料寫入至所述第二實體單元，其中所述第一實體單元不同於所述第二實體單元。

基於上述，在接收到來自主機系統的第一寫入指令後，可複寫式非揮發性記憶體模組可根據此第一寫入指令執行第一寫入操作且對應於第一寫入操作的第一效能資訊可被獲得。接著，根據第一效能資訊，臨界資訊可被更新並用以決定目標資料的類型。藉此，可有效提高對於記憶體儲存裝置中的資料分類效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。

請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。

在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。

在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。

在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。

圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。

連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。記憶體儲存裝置10可透過連接介面單元402與主機系統11通訊。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。

記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。

可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、三階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、四階記憶胞(Quad Level Cell，QLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存4個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。

在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞可構成多個實體程式化單元，並且此些實體程式化單元可構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞可組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元可至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。

在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元可為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元可包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。

圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。

記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。

在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。

在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。

此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或記憶胞群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。

主機介面504是耦接至記憶體管理電路502。記憶體管理電路502可透過主機介面504與主機系統11通訊。主機介面504可用以接收與識別主機系統11所傳送的指令與資料。例如，主機系統11所傳送的指令與資料可透過主機介面504來傳送至記憶體管理電路502。此外，記憶體管理電路502可透過主機介面504將資料傳送至主機系統11。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。

在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。

錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。

緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。

在一範例實施例中，圖4的可複寫式非揮發性記憶體模組406亦稱為快閃(flash)記憶體模組，且記憶體控制電路單元404亦稱為用於控制快閃記憶體模組的快閃記憶體控制器。在一範例實施例中，圖5的記憶體管理電路502亦稱為快閃記憶體管理電路。

圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。請參照圖6，記憶體管理電路502可將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)邏輯地分組至儲存區601與替換區602。儲存區601中的實體單元610(0)~610(A)是用以儲存資料，而替換區602中的實體單元610(A+1)~610(B)則是用以替換儲存區601中損壞的實體單元。例如，若從某一個實體單元中讀取的資料所包含的錯誤過多而無法被更正時，此實體單元會被視為是損壞的實體單元。須注意的是，若替換區602中沒有可用的實體抹除單元，則記憶體管理電路502可能會將整個記憶體儲存裝置10宣告為寫入保護(write protect)狀態，而無法再寫入資料。

在本範例實施例中，每一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以是指一個實體位址、一個實體程式化單元或由多個連續或不連續的實體位址組成。記憶體管理電路502會配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元610(0)~610(A)。在本範例實施例中，每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一者可被映射至一或多個實體單元。

記憶體管理電路502可將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體位址映射關係)記錄於至少一邏輯-實體位址映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體位址映射表來執行對於記憶體儲存裝置10的資料存取操作。

圖7是根據本發明的一範例實施例所繪示的資料儲存操作的示意圖。請參照圖7，假設記憶體管理電路502從主機系統11接收到指示儲存資料(亦稱為目標資料)701的至少一寫入指令。記憶體管理電路502可將此寫入指令與資料701暫存於緩衝記憶體510。記憶體管理電路502可從緩衝記憶體510中讀取臨界資訊。記憶體管理電路502可根據此臨界資訊決定資料701的類型。

在一範例實施例中，記憶體管理電路502可根據此臨界資訊判斷資料701為第一類資料或第二類資料。若資料701為第一類資料，記憶體管理電路502可發送至少一寫入指令序列(亦稱為第一寫入指令序列)以指示可複寫式非揮發性記憶體模組406將緩衝記憶體510中的資料701儲存至實體單元(亦稱為第一實體單元)710。或者，若資料701為第二類資料，則記憶體管理電路502可發送至少一寫入指令序列(亦稱為第二寫入指令序列)以指示可複寫式非揮發性記憶體模組406將資料701儲存至實體單元(亦稱為第二實體單元)720。須注意的是，實體單元710與720為不同的兩個實體單元。例如，圖6的儲存區601中可包含多個閒置實體單元。每一個閒置實體單元皆未儲存有效資料。例如，在抹除某一個實體單元後，被抹除的實體單元可成為一個新的閒置實體單元。實體單元710與720可從此些閒置實體單元中進行選取。

在一範例實施例中，不同類型的資料具有不同的資料更新頻率。例如，第一類資料的資料更新頻率可高於第二類資料的資料更新頻率。因此，若資料701屬於第一類資料，表示資料701所屬的邏輯單元的資料更新頻率可能較高(例如高於一門檻值)。反之，若資料701屬於第二類資料，則表示資料701所屬的邏輯單元的資料更新頻率可能較低(例如低於一門檻值)。記憶體管理電路502可將第一類資料(即更新頻率較高的資料，亦稱為熱資料)集中儲存於實體單元710並將第二類資料(即更新頻率較低的資料，亦稱為冷資料)集中儲存於實體單元720。

在一範例實施例中，記憶體管理電路502可執行資料整併操作(例如垃圾回收操作)以釋放新的閒置實體單元。釋放新的閒置實體單元之操作包含將有效資料從選定的實體單元(亦稱為來源節點)中移除以及抹除此實體單元。在圖7的範例實施例中，更新頻率較高的第一類資料是集中儲存於實體單元710，故實體單元710中的資料很容易在經過多次寫入操作後即變成無效資料，從而減少實體單元710中有效資料的資料量。因此，在後續執行的資料整併操作中，若優先選擇實體單元710作為來源節點並從中收集有效資料，則可有效提高閒置實體單元的釋放效率。

在一範例實施例中，記憶體管理電路502可將資料701的資料量與臨界資訊進行比較。若資料701的資料量小於此臨界資訊，記憶體管理電路502可判定資料701為第一類資料。或者，若資料701的資料量大於(或不小於)此臨界資訊，則記憶體管理電路502可判定資料701為第二類資料。

圖8是根據本發明的一範例實施例所繪示的比較目標資料之資料量與臨界資訊的示意圖。請參照圖8，在一範例實施例中，假設資料801的資料量小於臨界資訊THR，則資料801可被識別為第一類資料。或者，在一範例實施例中，假設資料802的資料量不小於臨界資訊THR，則資料802可被識別為第二類資料。臨界資訊THR的數值可例如為4KB、8KB、16KB或其他數值。

須注意的是，在圖7的另一範例實施例中，記憶體管理電路502也可將資料701的邏輯範圍(即資料701所屬的至少一個邏輯單元的邏輯位址之範圍)與此臨界資訊進行比較。若資料701的邏輯範圍小於此臨界資訊，記憶體管理電路502可判定資料701屬於第一類資料(即熱資料)。或者，若資料701的邏輯範圍不小於此臨界資訊，記憶體管理電路502可判定資料701屬於第二類資料(即冷資料)。

須注意的是，在一範例實施例中，用於決定目標資料之類型的臨界資訊可能是一個定值。然而，對於不同型號及/或不同操作行為的記憶體儲存裝置來說，相同的臨界資訊對於目標資料之類型的識別的準確度可能不同。因此，若可在記憶體儲存裝置運作過程中動態地對臨界資訊的數值進行校正及/或最佳化，則可針對不同型號及/或不同操作行為的記憶體儲存裝置提供客製化的臨界資訊，進而提高對於目標資料之類型的識別效率。若對於目標資料之類型的識別效率提高，則後續對於記憶體儲存裝置的自動化管理之效能也可被提高。

在一範例實施例中，記憶體管理電路502可從主機系統11接收至少一寫入指令(亦稱為第一寫入指令)。第一寫入指令可指示將某一資料(亦稱為第一資料)儲存至至少一邏輯單元(亦稱為第一邏輯單元)。根據第一寫入指令，記憶體管理電路502可指示可複寫式非揮發性記憶體模組406執行某一寫入操作(亦稱為第一寫入操作)。在第一寫入操作中，可複寫式非揮發性記憶體模組406可將第一資料儲存至第一邏輯單元所映射的一或多個實體單元。在執行第一寫入操作後，記憶體管理電路502可獲得對應於第一寫入操作的效能資訊(亦稱為第一效能資訊)。第一效能資訊可反映第一寫入操作的執行效能。或者，記憶體管理電路502可藉由第一效能資訊評估第一寫入操作的效能。然後，記憶體管理電路502可根據第一效能資訊更新所述臨界資訊。

在一範例實施例中，第一效能資訊包括一個寫入放大參數(亦稱為第一寫入放大參數)。第一寫入放大參數可反映第一寫入操作引起的寫入放大比例。例如，假設第一資料的資料量為16KB，且在執行第一寫入操作之期間，第一寫入操作總共寫入了48KB的資料。也就是說，在用於儲存第一資料的第一資料寫入操作中，寫入的資料之資料量被放大了3倍(48/16=3)。例如，這48KB的資料可能包含至少一次的資料搬移及/或管理資訊之更新。例如，資料搬移可包含將第一資料從可複寫式非揮發性記憶體模組406中的暫存區搬移至主儲存區及/或可複寫式非揮發性記憶體模組406中部分有效資料之搬移。管理資訊之更新可包含邏輯-實體位址映射關係之更新等等。此外，此第一寫入放大參數的數值可負相關於第一寫入操作的執行效能。亦即，若第一寫入放大參數的數值越大，則表示第一寫入操作的執行效能越差。

在一範例實施例中，記憶體管理電路502可獲得第一效能資訊與另一效能資訊(亦稱為第二效能資訊)之間的差值。記憶體管理電路502可根據此差值更新所述臨界資訊。例如，記憶體管理電路502可判斷此差值是否符合預設條件。若此差值符合預設條件，記憶體管理電路502可提高所述臨界資訊之數值。或者，若此差值不符合預設條件，記憶體管理電路502可降低所述臨界資訊之數值。

在一範例實施例中，記憶體管理電路502可判斷此差值是否小於零。若此差值小於零，記憶體管理電路502可判定此差值符合預設條件並提高所述臨界資訊之數值。或者，若此差值不小於零(例如大於零)，則記憶體管理電路502可判定此差值不符合預設條件並降低所述臨界資訊之數值。

在一範例實施例中，記憶體管理電路502可從主機系統11接收至少一寫入指令(亦稱為第二寫入指令)。第二寫入指令可例如指示將某一資料(亦稱為第二資料)儲存至至少一邏輯單元(亦稱為第二邏輯單元)。根據第二寫入指令，記憶體管理電路502可指示可複寫式非揮發性記憶體模組406執行某一寫入操作(亦稱為第二寫入操作)。在第二寫入操作中，可複寫式非揮發性記憶體模組406可將第二資料儲存至第二邏輯單元所映射的一或多個實體單元。在執行第二寫入操作後，記憶體管理電路502可獲得對應於第二寫入操作的效能資訊(即第二效能資訊)。第二效能資訊可反映第二寫入操作的執行效能。或者，記憶體管理電路502可藉由第二效能資訊評估第二寫入操作的效能。然後，記憶體管理電路502可根據第一效能資訊與第二效能資訊更新所述臨界資訊。

在一範例實施例中，第二效能資訊也包括一個寫入放大參數(亦稱為第二寫入放大參數)。第二寫入放大參數可反映第二寫入操作引起的寫入放大比例。例如，假設第二資料的資料量為128KB，且在執行第二寫入操作之期間，第二寫入操作總共寫入了1024KB的資料。也就是說，在用於儲存第二資料的第二資料寫入操作中，寫入的資料之資料量被放大了8倍(1024/128=8)。例如，這1024KB的資料也可能包含至少一次的資料搬移及/或管理資訊之更新，在此不重複贅述。

須注意的是，雖然前述範例實施例皆是以寫入放大參數作為效能資訊之範例，然而，本發明並不限制反映寫入操作之效能的效能資訊之類型。例如，在另一範例實施例中，效能資訊還可以包括其他類型的參數，以反映用於執行某一寫入操作所需的時間長度等等。

圖9是根據本發明的一範例實施例所繪示的在不同時間點獲得效能資訊的示意圖。圖10是根據本發明的一範例實施例所繪示的用於更新臨界資訊的虛擬碼(pseudo code)的示意圖。

請參照圖9與圖10，假設臨界資訊THR的初始值為S。效能資訊WAF(i)在時間點T(i)獲得，且i介於0與n+1之間。在時間點T(0)，臨界資訊THR被增加一個調整值ΔS。在時間點T(0)與T(1)之間，效能資訊WAF(0)可視為第一效能資訊且效能資訊WAF(1)可視為第二效能資訊。效能資訊WAF(0)可反映在時間點T(0)之前的第一寫入操作的效能。效能資訊WAF(1)可反映在時間點T(0)與T(1)之間的第二寫入操作的效能。效能資訊WAF(0)與WAF(1)之間的差值F(0)可藉由將效能資訊WAF(1)減去WAF(0)而獲得。根據差值F(0)，臨界資訊THR可以被更新。例如，根據虛擬碼1001，若差值F(0)小於零，則臨界資訊THR可被增加一個調整值ΔS。或者，若差值F(0)大於零，則臨界資訊THR可被減少一個調整值ΔS。

接著，在時間點T(1)與T(2)之間，效能資訊WAF(1)可視為第一效能資訊且效能資訊WAF(2)可視為第二效能資訊。效能資訊WAF(1)可反映在時間點T(0)與T(1)之間的第一寫入操作的效能。效能資訊WAF(2)可反映在時間點T(1)與T(2)之間的第二寫入操作的效能。效能資訊WAF(1)與WAF(2)之間的差值F(1)可藉由將效能資訊WAF(2)減去WAF(1)而獲得。根據差值F(1)，臨界資訊THR可再次被更新。例如，根據虛擬碼1001，若差值F(1)小於零，則臨界資訊THR可被增加一個調整值ΔS。或者，若差值F(1)大於零，則臨界資訊THR可被減少一個調整值ΔS。依此類推，在到達時間點T(n+1)後，臨界資訊THR可被更新n次。

在一範例實施例中，若於時間點T(i)所獲得的效能資訊WAF(i)趨近於一個定值，則表示使用當前的臨界資訊THR來識別目標資料的類型可以讓相應的寫入操作之效能趨於穩定。在此情況下，當前的臨界資訊THR可以被固定並且不再更新。從另一角度來看，若於時間點T(i)所獲得的效能資訊WAF(i)趨近於一個定值，亦可表示當前的臨界資訊THR已被更新為最佳數值。在此情況下，記憶體儲存裝置的整體性能(包含資料寫入操作及/或資料整併操作)皆可被維持於較佳狀態。此外，當效能資訊WAF(i)再次發散時，臨界資訊THR亦可再次更新。

圖11是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。請參照圖11，在步驟S1101中，從主機系統接收第一寫入指令。在步驟S1102中，根據第一寫入指令指示可複寫式非揮發性記憶體模組執行第一寫入操作。在步驟S1103中，獲得對應於第一寫入操作的第一效能資訊。在步驟S1104中，根據第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型。

圖12是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。請參照圖12，在步驟S1201中，從主機系統接收第一寫入指令。在步驟S1202中，根據第一寫入指令指示可複寫式非揮發性記憶體模組執行第一寫入操作。在步驟S1203中，獲得對應於第一寫入操作的第一效能資訊。在步驟S1204中，從主機系統接收第二寫入指令。在步驟S1205中，根據第二寫入指令指示可複寫式非揮發性記憶體模組執行第二寫入操作。在步驟S1206中，獲得對應於第二寫入操作的第二效能資訊。在步驟S1207中，根據第一效能資訊與第二效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型。

圖13是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。請參照圖13，在步驟S1301中，獲得目標資料。在步驟S1302中，將目標資料的資料量與臨界資訊進行比較。在步驟S1303中，判斷目標資料的資料量是否小於臨界資訊。若目標資料的資料量小於臨界資訊，在步驟S1304中，判定目標資料為第一類資料，並且在步驟S1305中，將目標資料儲存至第一實體單元。然而，若目標資料的資料量不小於臨界資訊，則在步驟S1306中，判定目標資料為第二類資料，並且在步驟S1307中，將目標資料儲存至第二實體單元。

須注意的是，在圖13的範例實施例中，步驟S1302亦可以修改為將目標資料的邏輯範圍與臨界資訊進行比較。若步驟S1303判斷目標資料的邏輯範圍小於臨界資訊，可進入步驟S1304。此外，若步驟S1303判斷目標資料的邏輯範圍不小於臨界資訊，則可進入步驟S1306。

然而，圖11至圖13中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖11至圖13中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖11至圖13的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。

綜上所述，在不同時間點，對應於多個寫入操作的效能資訊可被獲得。根據所獲得的效能資訊，臨界資訊可被更新並用以決定目標資料的類型。藉此，可有效提高對於記憶體儲存裝置中的資料分類效率及/或提高記憶體儲存裝置的整體效能。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、30:記憶體儲存裝置 11、31:主機系統 110:系統匯流排 111:處理器 112:隨機存取記憶體 113:唯讀記憶體 114:資料傳輸介面 12:輸入/輸出(I/O)裝置 20:主機板 201:隨身碟 202:記憶卡 203:固態硬碟 204:無線記憶體儲存裝置 205:全球定位系統模組 206:網路介面卡 207:無線傳輸裝置 208:鍵盤 209:螢幕 210:喇叭 32:SD卡 33:CF卡 34:嵌入式儲存裝置 341:嵌入式多媒體卡 342:嵌入式多晶片封裝儲存裝置 402:連接介面單元 404:記憶體控制電路單元 406:可複寫式非揮發性記憶體模組 502:記憶體管理電路 504:主機介面 506:記憶體介面 508:錯誤檢查與校正電路 510:緩衝記憶體 512:電源管理電路 601:儲存區 602:替換區 610(0)~610(B)、710、720:實體單元 612(0)~612(C):邏輯單元 701、801、802:資料 THR:臨界資訊 WAF(0)~WAF(n+1):效能資訊 F(0)~F(n):差值 T(0)~T(n+1):時間點 1001:虛擬碼 S1101:步驟(從主機系統接收第一寫入指令) S1102:步驟(根據第一寫入指令指示可複寫式非揮發性記憶體模組執行第一寫入操作) S1103:步驟(獲得對應於第一寫入操作的第一效能資訊) S1104:步驟(根據第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型) S1201:步驟(從主機系統接收第一寫入指令) S1202:步驟(根據第一寫入指令指示可複寫式非揮發性記憶體模組執行第一寫入操作) S1203:步驟(獲得對應於第一寫入操作的第一效能資訊) S1204:步驟(從主機系統接收第二寫入指令) S1205:步驟(根據第二寫入指令指示可複寫式非揮發性記憶體模組執行第二寫入操作) S1206:步驟(獲得對應於第二寫入操作的第二效能資訊) S1207:步驟(根據第一效能資訊與第二效能資訊更新臨界資訊) S1301:步驟(獲得目標資料) S1302:步驟(將目標資料的資料量與臨界資訊進行比較) S1303:步驟(判斷目標資料的資料量是否小於臨界資訊) S1304:步驟(判定目標資料為第一類資料) S1305:步驟(將目標資料儲存至第一實體單元) S1306:步驟(判定目標資料為第二類資料) S1307:步驟(將目標資料儲存至第二實體單元)

圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的示意圖。圖7是根據本發明的一範例實施例所繪示的資料儲存操作的示意圖。圖8是根據本發明的一範例實施例所繪示的比較目標資料之資料量與臨界資訊的示意圖。圖9是根據本發明的一範例實施例所繪示的在不同時間點獲得效能資訊的示意圖。圖10是根據本發明的一範例實施例所繪示的用於更新臨界資訊的虛擬碼(pseudo code)的示意圖。圖11是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。圖12是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。圖13是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。

S1101:步驟(從主機系統接收第一寫入指令)

S1102:步驟(根據第一寫入指令指示可複寫式非揮發性記憶體模組執行第一寫入操作)

S1103:步驟(獲得對應於第一寫入操作的第一效能資訊)

S1104:步驟(根據第一效能資訊更新臨界資訊，其中所述臨界資訊用以決定目標資料之類型)

Claims

一種記憶體管理方法，用於一可複寫式非揮發性記憶體模組，且該記憶體管理方法包括：從一主機系統接收一第一寫入指令；根據該第一寫入指令指示該可複寫式非揮發性記憶體模組執行一第一寫入操作；獲得對應於該第一寫入操作的一第一效能資訊；以及根據該第一效能資訊更新一臨界資訊，其中該臨界資訊用以決定一目標資料之類型。
如申請專利範圍第1項所述的記憶體管理方法，其中根據該第一效能資訊更新該臨界資訊之步驟包括：從該主機系統接收一第二寫入指令；根據該第二寫入指令指示該可複寫式非揮發性記憶體模組執行一第二寫入操作；獲得對應於該第二寫入操作的一第二效能資訊；以及根據該第一效能資訊與該第二效能資訊更新該臨界資訊。
如申請專利範圍第1項所述的記憶體管理方法，其中根據該第一效能資訊更新該臨界資訊之步驟包括：獲得該第一效能資訊與一第二效能資訊之間的一差值；以及根據該差值更新該臨界資訊。
如申請專利範圍第3項所述的記憶體管理方法，其中根據該差值更新該臨界資訊之步驟包括：若該差值符合一預設條件，提高該臨界資訊的一數值；以及若該差值不符合該預設條件，降低該臨界資訊的該數值。
如申請專利範圍第1項所述的記憶體管理方法，其中該第一效能資訊包括一寫入放大參數，且該寫入放大參數反映該第一寫入操作引起的一寫入放大比例。
如申請專利範圍第1項所述的記憶體管理方法，更包括：根據該臨界資訊決定該目標資料為一第一類資料或一第二類資料，其中該第一類資料的一資料更新頻率不同於該第二類資料的一資料更新頻率。
如申請專利範圍第6項所述的記憶體管理方法，其中根據該臨界資訊決定該目標資料為該第一類資料或該第二類資料之步驟包括：將該目標資料的一資料量與該臨界資訊進行比較；若該目標資料的該資料量小於該臨界資訊，判定該目標資料為該第一類資料；以及若該目標資料的該資料量不小於該臨界資訊，判定該目標資料為該第二類資料。
如申請專利範圍第6項所述的記憶體管理方法，其中根據該臨界資訊決定該目標資料為該第一類資料或該第二類資料之步驟包括：將該目標資料的一邏輯範圍與該臨界資訊進行比較；若該目標資料的該邏輯範圍小於該臨界資訊，判定該目標資料為該第一類資料；以及若該目標資料的該邏輯範圍不小於該臨界資訊，判定該目標資料為該第二類資料。
如申請專利範圍第1項所述的記憶體管理方法，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該多個實體單元包括一第一實體單元與一第二實體單元，且該記憶體管理方法更包括：若該目標資料為一第一類資料，發送一第一寫入指令序列以指示將該目標資料寫入至該第一實體單元；以及若該目標資料為一第二類資料，發送一第二寫入指令序列以指示將該目標資料寫入至該第二實體單元，其中，該第一實體單元不同於該第二實體單元。
一種記憶體儲存裝置，包括：一連接介面單元，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組；以及一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以從該主機系統接收一第一寫入指令，該記憶體控制電路單元更用以根據該第一寫入指令指示該可複寫式非揮發性記憶體模組執行一第一寫入操作，該記憶體控制電路單元更用以獲得對應於該第一寫入操作的一第一效能資訊，並且該記憶體控制電路單元更用以根據該第一效能資訊更新一臨界資訊，其中該臨界資訊用以決定一目標資料之類型。
如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該第一效能資訊更新該臨界資訊之操作包括：從該主機系統接收一第二寫入指令；根據該第二寫入指令指示該可複寫式非揮發性記憶體模組執行一第二寫入操作；獲得對應於該第二寫入操作的一第二效能資訊；以及根據該第一效能資訊與該第二效能資訊更新該臨界資訊。
如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該第一效能資訊更新該臨界資訊之操作包括：獲得該第一效能資訊與一第二效能資訊之間的一差值；以及根據該差值更新該臨界資訊。
如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該差值更新該臨界資訊之操作包括：若該差值符合一預設條件，提高該臨界資訊的一數值；以及若該差值不符合該預設條件，降低該臨界資訊的該數值。
如申請專利範圍第10項所述的記憶體儲存裝置，其中該第一效能資訊包括一寫入放大參數，且該寫入放大參數反映該第一寫入操作引起的一寫入放大比例。
如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以根據該臨界資訊決定該目標資料為一第一類資料或一第二類資料，其中該第一類資料的一資料更新頻率不同於該第二類資料的一資料更新頻率。
如申請專利範圍第15項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該臨界資訊決定該目標資料為該第一類資料或該第二類資料之操作包括：將該目標資料的一資料量與該臨界資訊進行比較；若該目標資料的該資料量小於該臨界資訊，判定該目標資料為該第一類資料；以及若該目標資料的該資料量不小於該臨界資訊，判定該目標資料為該第二類資料。
如申請專利範圍第15項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該臨界資訊決定該目標資料為該第一類資料或該第二類資料之操作包括：將該目標資料的一邏輯範圍與該臨界資訊進行比較；若該目標資料的該邏輯範圍小於該臨界資訊，判定該目標資料為該第一類資料；以及若該目標資料的該邏輯範圍不小於該臨界資訊，判定該目標資料為該第二類資料。
如申請專利範圍第10項所述的記憶體儲存裝置，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該多個實體單元包括一第一實體單元與一第二實體單元，若該目標資料為一第一類資料，該記憶體控制電路單元更用以發送一第一寫入指令序列以指示將該目標資料寫入至該第一實體單元，並且若該目標資料為一第二類資料，該記憶體控制電路單元更用以發送一第二寫入指令序列以指示將該目標資料寫入至該第二實體單元，其中，該第一實體單元不同於該第二實體單元。
一種記憶體控制電路單元，用於控制一可複寫式非揮發性記憶體模組，且該記憶體控制電路單元包括：一主機介面，用以耦接至一主機系統；一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以從該主機系統接收一第一寫入指令，該記憶體管理電路更用以根據該第一寫入指令指示該可複寫式非揮發性記憶體模組執行一第一寫入操作；該記憶體管理電路更用以獲得對應於該第一寫入操作的一第一效能資訊，並且該記憶體管理電路更用以根據該第一效能資訊更新一臨界資訊，其中該臨界資訊用以決定一目標資料之類型。
如申請專利範圍第19項所述的記憶體控制電路單元，其中該記憶體管理電路根據該第一效能資訊更新該臨界資訊之操作包括：從該主機系統接收一第二寫入指令；根據該第二寫入指令指示該可複寫式非揮發性記憶體模組執行一第二寫入操作；獲得對應於該第二寫入操作的一第二效能資訊；以及根據該第一效能資訊與該第二效能資訊更新該臨界資訊。
如申請專利範圍第19項所述的記憶體控制電路單元，其中該記憶體管理電路根據該第一效能資訊更新該臨界資訊之操作包括：獲得該第一效能資訊與一第二效能資訊之間的一差值；以及根據該差值更新該臨界資訊。
如申請專利範圍第21項所述的記憶體控制電路單元，其中該記憶體管理電路根據該差值更新該臨界資訊之操作包括：若該差值符合一預設條件，提高該臨界資訊的一數值；以及若該差值不符合該預設條件，降低該臨界資訊的該數值。
如申請專利範圍第19項所述的記憶體控制電路單元，其中該第一效能資訊包括一寫入放大參數，且該寫入放大參數反映該第一寫入操作引起的一寫入放大比例。
如申請專利範圍第19項所述的記憶體控制電路單元，其中該記憶體管理電路更用以根據該臨界資訊決定該目標資料為一第一類資料或一第二類資料，其中該第一類資料的一資料更新頻率不同於該第二類資料的一資料更新頻率。
如申請專利範圍第24項所述的記憶體控制電路單元，其中該記憶體管理電路根據該臨界資訊決定該目標資料為該第一類資料或該第二類資料之操作包括：將該目標資料的一資料量與該臨界資訊進行比較；若該目標資料的該資料量小於該臨界資訊，判定該目標資料為該第一類資料；以及若該目標資料的該資料量不小於該臨界資訊，判定該目標資料為該第二類資料。
如申請專利範圍第24項所述的記憶體儲存裝置，其中該記憶體管理電路根據該臨界資訊決定該目標資料為該第一類資料或該第二類資料之操作包括：將該目標資料的一邏輯範圍與該臨界資訊進行比較；若該目標資料的該邏輯範圍小於該臨界資訊，判定該目標資料為該第一類資料；以及若該目標資料的該邏輯範圍不小於該臨界資訊，判定該目標資料為該第二類資料。
如申請專利範圍第19項所述的記憶體控制電路單元，其中該可複寫式非揮發性記憶體模組包括多個實體單元，該多個實體單元包括一第一實體單元與一第二實體單元，若該目標資料為一第一類資料，該記憶體管理電路更用以發送一第一寫入指令序列以指示將該目標資料寫入至該第一實體單元，並且若該目標資料為一第二類資料，該記憶體管理電路更用以發送一第二寫入指令序列以指示將該目標資料寫入至該第二實體單元，其中，該第一實體單元不同於該第二實體單元。