CN104956440A - 用于确定存储器的参考电压的装置、方法和系统 - Google Patents

用于确定存储器的参考电压的装置、方法和系统 Download PDF

Info

Publication number
CN104956440A
CN104956440A CN201380057055.XA CN201380057055A CN104956440A CN 104956440 A CN104956440 A CN 104956440A CN 201380057055 A CN201380057055 A CN 201380057055A CN 104956440 A CN104956440 A CN 104956440A
Authority
CN
China
Prior art keywords
reference voltage
memory devices
receiver circuit
signal
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380057055.XA
Other languages
English (en)
Other versions
CN104956440B (zh
Inventor
詹姆斯·A·麦考尔
库尔吉特·S·贝恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104956440A publication Critical patent/CN104956440A/zh
Application granted granted Critical
Publication of CN104956440B publication Critical patent/CN104956440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Dram (AREA)

Abstract

用于存储器设备分别基于不同的相应参考电压电平并发地接收和处理信号的技术和机制。在实施例中，存储器设备的输入/输出（I/O）接口包括分别用于对经由总线的对应信号线接收的相应信号进行处理的接收机电路。响应于一个或多个配置命令，第一接收机电路被配置为基于第一参考电压电平对第一信号进行处理，并且第二接收机电路被配置为基于第二参考电压电平对第二信号进行处理。在另一个实施例中，存储器控制器基于分别与总线的不同的相应信号线相对应的电压摆动特性的评估来向这样的存储器设备发送一个或多个配置命令。

Description

用于确定存储器的参考电压的装置、方法和系统
相关申请
本申请是基于2012年11月30日提交的美国临时专利申请No. 61/731,906的非临时申请，并要求所述临时申请的优先权的权益。特此通过引用并入临时申请No. 61/731,906。
技术领域
本发明的实施例总地涉及存储器系统，并且更具体但非排他性地涉及对存储器设备的参考电压的配置。
背景技术
集成芯片技术不断演进。计算和通信设计正在将更多的功能、更高的处理和传输速度、更小的特征尺寸、更多的存储器等并入更小和更鲁棒的架构中。半导体存储器尤其正在以迅猛的速度演进。存储器设备具有降低的功率要求，增加的容量、增加的操作频率、降低的延迟等，所有这些同时按照摩尔定律以指数密度提升。
为了降低功率或以其它方式调节性能，双倍数据速率（LPDDR 4）、交叉点存储器、相变存储器（PCM）和其它存储器技术正在并入各种特征，诸如替代的端接方案。可以包括VDDQ或VSSQ端接的这些方案通常为各种使用模型下的功率效率提供相对简单的存储器管理。然而，这些端接方案趋向于以其它性能考虑（诸如I/O信号错误的接收侧管理）为代价而出现。该问题的一个起因是这样的端接对集成电路制造处理中的变化的影响的敏感性，这继而可能降低信令性能。这是针对为存储器系统提供改进的技术和机制以计及信号变化的不断增长的需求的一个原因。
附图说明
在附图的各图中作为举例而非限制示出了本发明的各个实施例，并且在附图中：
图1是示出用于根据实施例来操作存储器的平台的元件的框图。
图2A是示出根据实施例要不同地确定的参考电压要素的时序图。
图2B是示出根据实施例要容纳的参考电压变化的要素的眼图。
图3是示出根据实施例要被配置用于不同参考电压的存储器设备的元件的框图。
图4A是示出根据实施例用于控制存储器设备的方法的要素的流程图。
图4B是示出根据实施例用于配置多个参考电压的方法的要素的流程图。
图5A和5B是示出根据各个实施例用于不同地实现不同参考电压的电路的元件的框图。
图6是示出根据实施例用于实现不同参考电压的系统的元件的电路图。
图7示出了根据实施例用于标识参考电压电平的模式寄存器值的表格。
图8是示出根据实施例用于配置参考电压的计算系统的元件的框图。
图9是示出根据实施例用于配置参考电压的移动设备的元件的框图。
具体实施方式
本文中讨论的实施例不同地提供了用于基于不同参考电压电平操作存储器设备的技术和机制。如本文中所使用的，“参考电压电平”（或者简称为“参考电压”或“Vref”）指的是用作用于区别给定信号表示第一逻辑状态还是第二逻辑状态的阈值的电压电平。某些实施例不同地提供了针对参考电压电平的高粒度控制——例如包括在存储器设备的个体I/O电路级的控制，I/O电路分别与总线的不同相应信号线相对应。本文在配置参考电压电平用于对经由数据总线的不同相应信号线接收的信号进行处理的上下文中讨论了某些实施例。然而，可以对这样的讨论进行扩展以附加地或可替代地应用于配置参考电压电平来用于对经由信号线的各种集合中的任意集合接收的信号进行处理。
图1示出了根据实施例用于提供多个参考电压的系统100的元件。系统100可以包括耦合到存储器控制器120的存储器设备110——例如，其中，存储器控制器120用于为包括在系统100中或耦合到系统100的主机处理器140提供对存储器设备110的访问。
存储器设备110可以包括例如具有多行存储器单元的各种类型的存储器技术中的任意一种，其中，数据是经由字线或等价物可访问的。在一个实施例中，存储器设备110包括动态随机存取存储器（DRAM）技术。存储器设备110可以是系统100的较大的存储器设备（未示出）内的集成电路封装。例如，存储器设备110可以是诸如双列直插存储器模块（DIMM）的存储器模块的DRAM设备。
存储器设备110可以包括存储器资源114，存储器资源114代表存储器的一个或多个逻辑和/或物理群组。一个这样成群组的存储器的示例是存储器资源组，例如，其可以包括布置成行和列的存储单元的阵列。存储器设备110可以包括：用于至少部分促进对存储器资源114的访问的访问逻辑118——例如，其中为服务来自存储器控制器120的一个或多个命令而提供这样的访问。访问逻辑118可以包括存储器设备110的逻辑或者结合存储器设备110的逻辑来进行操作，存储器设备110的逻辑根据常规技术来提供资源访问——例如，其中输入/输出（I/O）电路112和/或访问逻辑118的功能用本文中讨论的附加功能来对这样的常规技术进行补充。作为说明而非限制，访问逻辑118可以包括或耦合到列逻辑和/或行逻辑（未示出），列逻辑和/或行逻辑用于将访问指令解码到存储器资源114内的正确存储器位置。
存储器控制器120可以通过一个或多个总线（如由说明性命令/地址（CA）总线165表示的）向存储器设备110发送命令或指令。这样的命令可由存储器设备110解释——例如，包括存储器设备110对命令信息进行解码以便在存储器内执行各种访问功能和/或利用列逻辑和/或行逻辑对地址信息进行解码。例如，这样的逻辑可以利用列地址选通或信号（CAS）与行地址选通或信号（RAS）的组合对存储器资源114中的特定位置进行访问。可以根据已知的存储器架构或其衍生物来实现存储器的行。简而言之，存储器资源14的行包括一个或多个可寻址列的存储器单元，如由存储器110的列逻辑生成的CAS所标识的。这些行可分别是经由由存储器110的行逻辑生成的RAS不同地可寻址的。
对存储器资源114的访问可以是出于经由耦合到存储器110的I/O电路112的数据总线写入所交换的数据——和/或读取要交换的数据的目的。例如，N个数据总线信号线DQ（1:N）160可以将I/O电路112耦合到存储器控制器120和/或一个或多个其它存储器设备（未示出）。
在实施例中，I/O电路112进行操作以便对经由DQ（1:N）160接收的信号进行处理——例如，以便不同地标识这样的信号为表示多种逻辑状态中的任意一种——例如，多种逻辑状态包括逻辑高（“1”）状态和逻辑低（“0”）状态。这样的处理可以基于参考电压，这些参考电压分别用作用于不同地区分与逻辑高状态相对应的电压和与逻辑低状态相对应的其它电压的相应基础。
存储器设备110可以包括配置逻辑116，用于确定用于对经由信号线DQ（1:N）160中的至少一个信号线接收的信号进行处理的第一参考电压电平和用于对经由信号线DQ（1:N）160中的至少另一个信号线接收的信号进行处理的第二参考电压电平——与第一参考电压电平不同。例如，存储器控制器135可以包括检测逻辑130，用于对DQ（1:N）160中的一些或所有的相应电压摆动特性进行评估。基于这样的评估，存储器控制器120的命令逻辑135可以传送——例如经由CA 165——向配置逻辑116指定或以其它方式指示分别用于DQ（1:N）160中不同的相应一个或多个的多个参考电压电平的信息。作为响应，配置逻辑116可以向I/O电路112提供或以其它方式指示要用于对经由DQ（1:N）160中不同的相应信号线接收的信号进行处理的参考电压电平。
图2A示出了信号（诸如经由I/O电路112接收的信号）的时序图200。时序图200示出了可以根据本文中讨论的技术解决的电压电平变化的一个示例。更具体地说，时序图200示出了表现出电平VinDC最大值与VinDC低之间的相对大的电压摆动的一个信号，以及表现出VinDC最大值与高于VinDC低的另一个电压电平之间的相对小的电压摆动的第二个信号。这两个信号可由I/O电路112（例如）同时经由同一总线——例如同一数据总线——的不同信号线接收。可替代地，这两个信号可在不同时间经由总线的同一信号线接收。虽然某些实施例在此方面不受限制，但时序图200中示出的电压变化可以产生自IC制造工艺的变化，例如，所述变化包括片内端接（on-die termination,ODT）或其它信号电路特性的变化。
时序图200还分别针对这两个信号中不同的相应信号示出了有效参考电压值Vref小和有效参考电压值Vref大。Vref小和Vref大可以用作不同的参考值以分别针对它们的相应信号来不同地区分逻辑低状态和逻辑高状态。
图2B示出了眼图210，眼图210针对同一数据总线的不同信号线DQx、DQy、DQz示出了相应的中心电压VcentDQx、VcentDQy、VcentDQz。某些实施例基于对中心电压VcentDQx、VcentDQy、VcentDQz之间的变化的识别，并且可以通过为经由信号线DQx、DQy、DQz接收的相应信号提供不同的Vref电平来改进存储器设备的性能。
图3示出了根据实施例用于提供多个参考电压的存储器设备300的元件。存储器设备300可以结合存储器控制器（诸如存储器控制器120）进行操作。例如，存储器设备300可以包括存储器设备110的一个或多个特征。虽然某些实施例在此方面不受限制，但存储器设备300可以支持LPDDR 4和/或双倍数据速率标准存储器操作的各种标准中的任意一种。
在实施例中，存储器设备300包括访问逻辑360和存储器资源370，其例如提供访问逻辑360和存储器资源370的相应功能中的一些或所有功能。存储器设备300还可以包括用于将存储器设备300分别耦合到命令地址总线320和数据总线325的命令/地址（CA）I/O 330和数据I/O 310。例如，数据I/O 310可以包括I/O电路112的特征中的一些或所有特征。在一些实施例中，CA I/O 330和数据I/O 310并入同一I/O接口中。
如本文中针对I/O电路112所讨论的，数据I/O 310可以经由数据总线325的不同的相应信号线来接收信号。对这样的接收信号的处理可以包括数据I/O 310不同地标识信号为表示逻辑高状态和逻辑低状态中的任一个。在实施例中，这样的标识可以基于分别用于数据总线325的不同的相应一个或多个不同信号线的参考电压电平。
作为举例而非限制，数据I/O 310可以包括分别耦合到数据总线325的不同的相应信号线的多个接收机电路312a……312n。在实施例中，多个接收机电路312a……312n包括至少两个接收机电路——例如，说明性的接收机电路312a、312n——其基于不同的参考电压电平对不同的数据总线并发地进行处理。
例如，存储器设备300可以包括配置逻辑340（诸如配置逻辑116），其分别向多个接收机电路312a……312n中的相应一个提供信号350a……350n。信号350a……350n可以分别包括或以其它方式指示相应的参考电压电平。响应于信号350a……350n，可以分别基于相应的参考电压电平来不同地配置多个接收机电路312a……312n中的不同接收机电路。作为说明而非限制，可以分别基于时序图200的Vref小和Vref大中不同的相应一个来不同地配置接收机电路312a和接收机电路312n。
在实施例中，配置逻辑340基于来自耦合到存储器设备300的存储器控制器（未示出）的信息来提供信号350a……350n。例如，配置逻辑340可以包括或耦合到一个或多个模式寄存器——例如包括说明性模式寄存器345——其用于存储指定或以其它方式指示存储器设备300的配置状态的信息。存储器控制器可以向这样的一个或多个模式寄存器进行写入以使得配置逻辑340标识不同的参考电压电平，并分别针对接收机电路312a……312n中至少相应的一个对这样的参考电压电平不同地进行配置。
图4A示出了根据实施例用于控制存储器设备的方法400的要素。方法400可由具有存储器控制器120的功能中的一些或所有功能的存储器控制器来执行。例如，可以执行方法400来对具有存储器设备110和/或存储器设备300的一个或多个特征的存储器设备进行配置。
方法400可以包括在410处，对与数据总线的第一信号线相对应的第一电压摆动特性进行评估。方法400还可以包括在420处，对与数据总线的第二信号线相对应的第二电压摆动特性进行评估。例如，在410处的评估（或者在420处的评估）可以包括：经由第一信号线（或第二信号线）与存储器设备交换一个或多个测试信号，并且基于其来检测测试信号的高电压电平、测试信号的低电压电平、测试信号的总电压摆动和/或类似物。在实施例中，410处的评估（或420处的评估）可以从常规技术适配来用于确定用于数据总线的所有信号线的参考电压电平——例如，其中对这样的技术进行修改以针对数据总线的仅一个信号线或信号线的某个其它子集来确定参考电压电平。
方法400还可以包括在430处，发送指示基于第一电压摆动特性的第一参考电压电平以及基于第二电压摆动特性的第二参考电压电平的一个或多个配置命令。例如，一个或多个配置命令可以从执行方法400的存储器控制器发送到要基于多个参考电压电平配置的存储器设备。
响应于在430处发送的一个或多个命令，这样的存储器设备可以被配置为基于第一参考电压电平来对第一信号进行处理。存储器设备还可以基于一个或多个命令被配置为基于第二参考电压电平来对第二信号进行处理。例如，这样的配置可以包括本文中针对不同地配置接收机电路312a……312n中的多个接收机电路所讨论的特征中的一些或所有特征。方法400还可以包括在440处，存储器控制器并发地经由第一信号线向存储器设备发送第一信号，并且经由第二信号线向存储器设备发送第二信号。
图4B示出了根据实施例用于操作存储器设备的方法450的要素。在实施例中，方法400可由具有存储器设备110和/或存储器设备300的功能中的一些或所有功能的存储器设备来执行。
方法450可以包括在460处，接收指示第一参考电压电平以及不同于第一参考电压的第二参考电压电平的一个或多个配置命令。该一个或多个配置命令可以在460处从耦合到该存储器设备的存储器控制器接收——例如经由CA总线165。例如，该一个或多个配置命令可以与方法400中在430处发送的那些配置命令相对应。
响应于该一个或多个配置命令，方法450还可以执行在470处，配置第一接收机电路基于第一参考电压电平来对第一信号进行处理。在480处，方法450还可以执行：响应于该一个或多个配置命令，配置I/O接口的第二接收机电路基于第二参考电压电平来对第二信号进行处理。例如，470和/或480处的配置可以包括本文中针对不同地配置接收机电路312a……312n中的多个接收机电路所讨论的特征中的一些或所有特征。
在实施例中，方法400还包括在490处，在I/O接口处并发地接收第一信号和第二信号，其中，经由数据总线的第一信号线来接收第一信号，并且经由数据总线的第二信号线来接收第二信号。在490处接收的第一信号和第二信号可分别由基于第一参考电压电平配置的第一接收机电路和基于第二参考电压电平配置的第二接收机电路来处理。
图5A示出了根据实施例的存储器设备的电压生成电路500的元件。电压生成电路500可以包括在具有I/O电路112和/或数据I/O 310的特征中的一些或所有特征的I/O电路中或耦合到所述I/O电路。在实施例中，电压生成电路被配置为分别向这样的I/O电路的不同的相应一个或多个接收机电路提供各种参考电压电平。
作为说明而非限制，电压生成电路500可以包括分别耦合到诸如Vddq的供给电压的多个电路——由说明性VG电路520a、520b……520n表示。各个VG电路520a、520b……520n可以互相独立地操作，分别响应于指示不同参考电压电平的控制信号510a、510b……510n中的相应控制一个。在实施例中，控制信号510a、510b……510n——其例如可以包括信号350a……350n的特征中的一些或所有特征——分别调谐、调节或以其它方式配置VG电路520a、520b……520n中对应的一个。基于这样的配置，VG电路520a、520b……520n可以分别输出包括两个或更多个不同电压电平的参考电压电平Vref la、Vref lb……Vref 1n。因此，电压生成电路500可以促进比特级粒度——例如每比特特有的——Vref控制。
图5B示出了根据另一个实施例的存储器设备的电压生成电路540的元件。电压生成电路540可以包括：用于基于控制信号510a、 510b……510n——例如以与电压生成电路500的VG电路520a、520b……520n提供参考电压电平Vref la、Vref lb……Vref 1n类似的方式——来提供参考电压电平Vref 2a、Vref 2b……Vref 2n的VG电路570a、570b……570n。然而，在电压生成电路540中，VG电路570a、570b……570n经由另一个VG电路560耦合到同一供给电压——在该示例中为Vddq。在实施例中，VG电路560向VG电路570a、570b……570n中的每一个输出基线参考电压电平VrefO，这些VG电路分别应用相应修整（即，边缘电压变化）以便不同地生成参考电压电平Vref 2a、Vref 2b……Vref 2n中的相应一个。例如，一个实施例中的存储器控制器可以向存储器设备传送每比特Vref控制信号，其为不同数据总线的信号线指定参考电压修整控制值。
图6示出了根据实施例的用于基于不同参考电压来传送信息的系统600的元件。例如，系统600可以包括系统100的特征中的一些或所有特征。在实施例中，系统600包括存储器控制器650和经由CA总线640和包括信号线DQX……DQZ的数据总线耦合到存储器控制器650的存储器设备610。例如，存储器设备610和存储器控制器650可以提供存储器设备100和存储器控制器120的相应功能。
存储器控制器650包括用于分别经由DQX……DQZ中的对应一个与存储器设备610交换相应信号的收发机电路660x……660z。类似地，存储器设备610可以包括分别用于经由DQX……DQZ中的对应一个与存储器控制器650交换相应信号的收发机电路620x……620z。收发机电路620x……620z中的一些或所有收发机电路可不同地配置用于对经由DQX……DQZ交换的信号进行处理。
虽然某些实施例在此方面不受限制，但收发机电路620x……620z中的一些或所有收发机电路可以分别包括各自的接收差分放大器Rx和耦合到其的各自的可变分压器。这样的可变分压器中的一些或所有可变分压器可以相互独立操作来分别向收发机电路620x……620z的不同相应的接收差分放大器Rx提供参考电压电平。例如，存储器控制器650的Vref命令逻辑670可以经由CA总线640向存储器设备110的Vref配置逻辑630发送一个或多个配置命令。在替代实施例中，可以取而代之的是经由数据总线来交换Vref配置信息——例如在存储器设备610的低速数据模式期间。一个或多个配置命令可以指定或以其它方式指示针对收发机电路620x……620z的相应收发机电路的不同的参考电压电平。基于一个或多个配置命令，Vref配置逻辑630可以输出用于调节收发机电路620x……620z的可变分压器的信号。
图7示出了根据实施例不同地描述各模式寄存器值分别与对应的参考电压电平的关系的表格700、710。诸如表格700、710中表示的信息可以包括在存储器设备中或以其它方式由存储器设备访问用于确定要对不同数据总线的信号线的参考电压电平进行的调节。作为说明而非限制，配置逻辑340可以包括存储器，用于存储表格700、710来响应于存储器控制器向一个或多个模式寄存器写入配置值而参考。在表格700中，模式寄存器比特A6用于选择多个范围中的一个——例如包括范围1和范围2。由比特A6指示的范围中的特定值可由模式寄存器比特A0至A5标识。在该示例中，可以分别提供Vref配置信息的七（7）个比特的不同集合用于对存储器设备I/O的多个接收机电路中的相应一个进行配置。
图8是可以在其中实现用于评估总线的信号的不同参考电压的计算系统的实施例的框图。系统800表示根据本文中描述的任意实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其它电子设备。系统800可以包括处理器820，其为系统800提供指令的执行、操作管理和处理。处理器820可以包括任意类型的微处理器、中央处理单元（CPU）、处理核、或用于为系统800提供处理的其它处理硬件。处理器820控制系统800的总体操作，并且可以是或者包括一个或多个可编程通用或专用微处理器、数字信号处理器（DSP）、可编程控制器、专用集成电路（ASIC）、可编程逻辑器件（PLD）等，或者这样的设备的组合。
存储器子系统830表示系统800的主存储器，并为要由处理器820执行的代码或要用在执行例程中的数据值提供临时存储。存储器子系统830可以包括诸如只读存储器（ROM）、闪速存储器、一个或多个各种的随机存取存储器（RAM）或其它存储器设备的一个或多个存储器设备，或这样的设备的组合。除其它事项外，存储器子系统830存储并托管操作系统（OS）836，以便提供用于系统800中的指令的执行的软件平台。另外，从存储器子系统830存储并执行其它指令838，以提供系统800的逻辑和处理。OS 836和指令838由处理器820执行。
存储器子系统830可以包括其中其存储数据、指令、程序或其它项目的存储器设备832。在一个实施例中，存储器子系统包括存储器控制器834，其是根据本文中描述的任意实施例的存储器控制器，并且其提供用于对存储器设备832的不同参考电压电平进行配置的机制。在一个实施例中，存储器控制器834向存储器设备832提供命令。命令可以是用于存储器设备832分别针对存储器设备832的相应I/O接收机电路不同地配置不同的参考电压电平。
处理器820和存储器子系统830耦合到总线/总线系统810。总线810是表示由合适的桥、适配器和/或控制器连接的任意一个或多个单独物理总线、通信线路/接口、和/或点对点连接的抽象。因此，总线810可以包括例如下列各项中的一个或多个：系统总线、外围组件互连（PCI）总线、超传输或工业标准架构（ISA）总线、小型计算机系统接口（SCSI）总线、通用串行总线（USB）、或电气和电子工程师协会（IEEE）标准1394总线（通常被称为“火线”）。总线810的各个总线还可以与网络接口850中的接口相对应。
系统800还可以包括耦合到总线810的一个或多个输入/输出（I/O）接口840、网络接口850、一个或多个内部大容量存储设备860、以及外围接口870。I/O接口840可以包括一个或多个接口组件，通过这些接口组件用户与系统800交互（例如，视频、音频和/或字母数字交接）。网络接口850向系统800提供通过一个或多个网络与远程设备（例如，服务器，其它计算设备）通信的能力。网络接口850可以包括以太网适配器、无线互连组件、USB（通用串行总线）或其它有线或无线的基于标准的或专有接口。
存储设备860可以是或者包括用于以非易失性方式存储大量数据的任何常规介质，诸如一个或多个磁盘、固态盘或基于光学的盘、或者组合。存储设备860以持久状态保持代码或指令以及数据862（即，尽管系统800电力中断，但值仍然保留）。存储设备860可被一般认为是“存储器”，尽管存储器830是用于向处理器820提供指令的执行或操作存储器。而存储设备860是非易失性的，存储器830可以包括易失性存储器（即，如果至系统800电力中断，则数据的值或状态是不确定的）。
外围接口870可以包括上文没有具体提到的任何硬件接口。外围设备通常指的是从属地连接到系统800的设备。从属连接是其中系统700提供软件和/或硬件平台的连接，在所述软件和/或硬件平台上执行操作，并且用户与所述软件和/或硬件平台进行交互。
图9是可以在其中可以实现不同参考电压电平——例如基于每比特——的移动设备的实施例的框图。设备900表示移动计算设备，诸如计算平板电脑、移动电话或智能电话、无线使能的电子阅读器、或其它移动设备。将理解的是：一般性地示出了这些组件中的某些组件，并且设备900中并没有示出这样的设备的所有组件。
设备900可以包括处理器910，其执行设备900的主要处理操作。处理器910可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理装置。由处理器910执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其它设备的I/O（输入/输出）有关的操作、与功率管理有关的操作、和/或与将设备900连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，设备900包括音频子系统920，其表示与向计算设备提供音频功能相关联的硬件（例如，音频硬件和音频电路）和软件（例如，驱动程序、编解码器）。音频功能可以包括扬声器和/或耳机输出以及麦克风输入。用于这样的功能的设备可以集成到设备900中，或连接到设备900。在一个实施例中，用户通过提供由处理器910接收和处理的音频命令来与设备900进行交互。
显示子系统930表示为用户提供视觉和/或触觉显示以便与计算设备进行交互的硬件（例如，显示设备）和软件（例如，驱动程序）组件。显示子系统930可以包括显示接口932，其可以包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口932包括与处理器910分离的、用于执行与显示相关的至少一些处理的逻辑。在一个实施例中，显示子系统930包括向用户提供输出和输入二者的触摸屏设备。
I/O控制器940表示与和用户的交互有关的硬件设备和软件组件。I/O控制器940可操作以对作为音频子系统920和/或显示子系统930的部分的硬件进行管理。另外，I/O控制器940示出了用于连接到设备900的附加设备的连接点，用户可通过所述连接点与系统进行交互。例如，可以附接到设备900的设备可包括：麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备、或用于与诸如读卡器或其它设备的特定的应用一起使用的其它I/O设备。
如上面所提到的，I/O控制器940可以与音频子系统920和/或显示子系统930进行交互。例如，通过麦克风或其它音频设备的输入可以为设备900的一个或多个应用或功能提供输入或命令。另外，代替或附加于显示输出，可以提供音频输出。在另一个示例中，如果显示子系统包括触摸屏，那么显示设备也充当输入设备，其可以至少部分由I/O控制器940管理。设备900上也可以存在用于提供由I/O控制器940管理的I/O功能的附加按钮或开关。
在一个实施例中，I/O控制器940管理诸如下列各项的设备：加速度计、照相机、光传感器或其它环境传感器、陀螺仪、全球定位系统（GPS）或可以包括在设备900中的其它硬件。输入可以是直接用户交互以及向系统提供环境输入以影响其操作（诸如过滤噪声、针对亮度检测调节显示、针对照相机应用闪光、或者其它特征）的部分。
在一个实施例中，设备900包括对电池功率使用、电池充电和与功率节省操作有关的特征进行管理的功率管理950。存储器子系统960可以包括用于在设备900中存储信息的存储器设备962。存储器子系统960可以包括非易失性（如果至存储器设备的电力中断，状态不发生变化）和/或易失性（如果至存储器设备的电力中断，状态是不确定的）存储器设备。存储器960可以存储与系统900的应用和功能的执行有关的应用数据、用户数据、音乐、照片、文档、或其它数据以及系统数据（无论长期或暂时的）。
在一个实施例中，存储器子系统960包括存储器控制器964（其还可以被认为是系统900的控制的部分，并且可以潜在地被认为是处理器910的部分）。存储器控制器964监视总线的电压摆动特性。例如，存储器控制器964可以检测同一总线——例如数据总线的不同信号线的不同电压摆动特性。在实施例中，存储器控制器964针对存储器962发出用于分别对总线的不同的一个或多个信号线配置不同参考电压电平的命令。
连接性970可以包括用于使设备900能够与外部设备进行通信的硬件设备（例如，无线和/或有线连接器和通信硬件）和软件组件（例如，驱动程序、协议栈）。设备可以是诸如其它计算设备、无线接入点或基站的单独的设备，以及诸如头戴式受话器、打印机或其它设备的外围设备。
连接性970可以包括多种不同类型的连接性。概括起来，设备900示为具有蜂窝连接性972和无线连接性974。蜂窝连接性972一般来说指的是由无线载波提供的蜂窝网络连接性，诸如经由以下来提供：GSM（全球移动通信系统）或变型或衍生物、CDMA（码分多址）或变型或衍生物、TDM（时分复用）或变型或衍生物、LTE（长期演进——也被称为“4G”）或其它蜂窝服务标准。无线连接性974指的是不是蜂窝的无线连接性，并且可以包括个域网（诸如蓝牙）、局域网（诸如WiFi）和/或广域网（诸如WiMAX）或其它无线通信。无线通信指的是经由使用通过非固体介质的调制电磁辐射的数据传输。有线通信通过固体通信介质发生。
外围连接980包括硬件接口和连接器，以及用于进行外围连接的软件组件（例如，驱动程序、协议栈）。将理解的是：设备900可以是（“到”982）其它计算设备的外围设备，以及具有（“从”984）连接到其的外围设备。设备900通常具有用于连接到其它计算设备以用于诸如管理（例如，下载和/或上传、改变、同步）设备900上的内容的目的的“对接”（docking）连接器。另外，对接连接器可以允许设备900连接到允许设备900控制内容输出的某些外围设备，例如，连接到音像或其它系统。
除了专有对接连接器或其它专有连接硬件之外，设备900可以经由公共或基于标准的连接器来进行外围连接980。公共类型可以包括通用串行总线（USB）连接器（其可以包括任何数量的不同硬件接口）、包括迷你显示端口（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线、或其它类型。
在一种实现中，存储器设备处的方法包括：从耦合到所述存储器设备的存储器控制器接收一个或多个配置命令，所述配置命令指示第一参考电压电平以及不同于第一参考电压的第二参考电压电平。所述方法还包括：响应于所述一个或多个配置命令，将输入/输出（IO）接口的第一接收机电路配置为基于第一参考电压电平对第一信号进行处理，并且将所述IO接口的第二接收机电路配置为基于所述第二参考电压电平对第二信号进行处理。所述方法还包括：在所述IO接口处并发地接收所述第一信号和所述第二信号，其中，所述第一信号是经由数据总线的第一信号线接收的，并且所述第二信号是经由所述数据总线的第二信号线接收的。
在实施例中，配置所述第一接收机电路包括：对所述第一接收机电路的可变分压器进行调节。在另一个实施例中，所述可变分压器接收基线参考电压，所述可变分压器用于向所述基线参考电压应用修整。在另一个实施例中，其中，所述可变分压器接收供给电压。
在另一个实施例中，不同的相应参考电压电平被配置用于所述IO接口的每个接收机电路。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一长字的不同的相应比特相对应。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一字的不同的相应比特相对应。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一字节的不同的相应比特相对应。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一半字节的不同的相应比特相对应。
在另一个实施例中，所述IO接口还包括第三接收机电路，其中，配置逻辑还用于配置所述第三接收机电路以基于第三参考电压电平来处理第三信号，所述第三信号与所述第一信号和所述第二信号是并发的。在另一个实施例中，第一接收逻辑包括第一差分放大器以及耦合到所述第一差分放大器的输入的第一分压器电路，并且其中，用于配置所述第一接收逻辑用于第一接收数据信号的处理的所述配置逻辑包括用于调节所述第一分压器电路的负载的配置逻辑。在另一个实施例中，还包括：用于对指示电压摆动值的范围之内的电压摆动值的值进行存储的模式寄存器。在另一个实施例中，所述模式寄存器还包括：用于存储指定从多个电压摆动值的范围中的电压摆动值的范围的选择的值的一个或多个比特。
在另一种实现中，存储器设备包括用于将所述存储器设备经由数据总线耦合到存储器控制器的输入/输出（IO）接口，所述IO接口用于经由所述数据总线的第一信号线接收第一信号以及用于经由所述数据总线的第二信号线接收与所述第一信号并发的第二信号。所述IO接口包括：用于对所述第一信号进行处理的第一接收机电路，以及用于对所述第二信号进行处理的第二接收机电路。所述IO接口还用于：从所述存储器控制器接收一个或多个配置命令，所述配置命令指示第一参考电压电平以及不同于第一参考电压的第二参考电压电平。所述存储器设备还包括配置逻辑，其响应于所述一个或多个配置命令而基于所述第一参考电压电平来配置所述第一接收机电路，并且还基于所述第二参考电压电平来配置所述第二接收机电路。
在实施例中，用于配置所述第一接收机电路的配置逻辑包括用于对所述第一接收机电路的可变分压器进行调节的配置逻辑。在另一个实施例中，所述可变分压器用于接收基线参考电压，并用于向所述基线参考电压应用修整。在另一个实施例中，所述可变分压器用于接收供给电压。
在另一个实施例中，所述配置逻辑用于针对所述IO接口的每个接收机电路配置不同的相应参考电压电平。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一长字的不同的相应比特相对应。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一字的不同的相应比特相对应。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一字节的不同的相应比特相对应。在另一个实施例中，所述第一接收机电路和所述第二接收机电路与第一半字节的不同的相应比特相对应。
在另一个实施例中，所述IO接口还包括第三接收机电路，其中，所述配置逻辑还用于配置所述第三接收机电路以用于基于第三参考电压电平来处理第三信号，所述第三信号与所述第一信号和所述第二信号是并发的。在另一个实施例中，第一接收逻辑包括第一差分放大器以及耦合到所述第一差分放大器的输入的第一分压器电路，并且其中，用于配置所述第一接收逻辑以用于第一接收数据信号的处理的配置逻辑包括：用于调节所述第一分压器电路的负载的配置逻辑。在另一个实施例中，还包括：用于对指示电压摆动值的范围之内的电压摆动值的值进行存储的模式寄存器。在另一个实施例中，所述模式寄存器还包括：用于存储指定从多个电压摆动值的范围中的电压摆动值的范围的选择的值的一个或多个比特。
在另一种实现中，一种存储器控制器处的方法包括：对与数据总线的第一信号线相对应的第一电压摆动特性进行评估；对与所述数据总线的第二信号线相对应的第二电压摆动特性进行评估；以及从所述存储器控制器发送指示基于所述第一电压摆动特性的第一参考电压电平以及基于所述第二电压摆动特性的第二参考电压电平的一个或多个配置命令。响应于所述一个或多个命令，耦合到所述存储器控制器的存储器设备基于所述第一参考电压电平对第一信号进行处理，并且还基于所述第二参考电压电平对第二信号进行处理。所述方法还包括：并发地经由所述第一信号线向所述存储器设备发送所述第一信号以及经由所述第二信号线向所述存储器设备发送所述第二信号。
在实施例中，所述存储器设备针对所述数据总线的每个信号线配置不同的相应参考电压电平。在另一个实施例中，所述第一信号线和所述第二信号线与第一长字的不同的相应比特相对应。在另一个实施例中，所述第一信号线和所述第二信号线与第一字的不同的相应比特相对应。在另一个实施例中，所述第一信号线和所述第二信号线与第一字节的不同的相应比特相对应。在另一个实施例中，所述第一信号线和所述第二信号线与第一半字节的不同的相应比特相对应。在另一个实施例中，所述一个或多个配置命令向所述存储器设备的模式寄存器写入指示电压摆动值的范围之内的电压摆动值的值。在另一个实施例中，所述一个或多个配置命令向所述模式寄存器写入指定从多个电压摆动值的范围中的电压摆动值的范围的选择的值。
在另一种实现中，一种存储器控制器包括：用于对与数据总线的第一信号线相对应的第一电压摆动特性进行评估的检测逻辑，所述检测逻辑还用于对与所述数据总线的第二信号线相对应的第二电压摆动特性进行评估。所述存储器控制器还包括：用于从所述存储器控制器发送指示基于所述第一电压摆动特性的第一参考电压电平以及基于所述第二电压摆动特性的第二参考电压电平的一个或多个配置命令的命令逻辑。响应于所述一个或多个命令，耦合到所述存储器控制器的存储器设备基于所述第一参考电压电平对第一信号进行处理，并且还被配置为基于所述第二参考电压电平对第二信号进行处理，其中，所述存储器控制器要并发地经由所述第一信号线向所述存储器设备发送所述第一信号以及经由所述第二信号线向所述存储器设备发送所述第二信号。
在另一个实施例中，所述存储器设备针对所述数据总线的每个信号线配置不同的相应参考电压电平。在另一个实施例中，所述第一信号线和所述第二信号线与第一长字的不同的相应比特相对应。在另一个实施例中，所述第一信号线和所述第二信号线与第一字的不同的相应比特相对应。在另一个实施例中，所述第一信号线和所述第二信号线与第一字节的不同的相应比特相对应。在另一个实施例中，所述第一信号线和所述第二信号线与第一半字节的不同的相应比特相对应。在另一个实施例中，所述一个或多个配置命令向所述存储器设备的模式寄存器写入指示电压摆动值的范围之内的电压摆动值的值。在另一个实施例中，所述一个或多个配置命令向所述模式寄存器写入指定从多个电压摆动值的范围中的电压摆动值的范围的选择的值。
在本文中描述了用于操作存储器设备的技术和架构。在上面的描述中，出于解释的目的，阐述了大量具体细节以便提供对某些实施例的透彻理解。然而，对本领域的技术人员来说将显而易见的是：可以在没有这些具体细节的情况下实践某些实施例。在其它实例中，以框图的形式示出了结构和设备以避免模糊描述。
在说明书中提及“一个实施例”或“实施例”意指结合该实施例描述的特定的特征、结构或特性包括在本发明的至少一个实施例中。在本说明书的各个地方出现短语“在一个实施例中”并不一定全部指的是相同的实施例。
就对计算机存储器中的数据比特的操作的算法和符号表示方面呈现了本文的详细描述的一些部分。这些算法描述和表示是计算领域中的技术人员用来最有效地向该领域中的其它技术人员传达他们的工作的实质的手段。算法在本文中以及通常被认为是导致期望结果的自相容的一系列步骤。这些步骤是需要对物理量的物理操纵的那些步骤。尽管不是必须的，但通常，这些量采取能够被存储、传输、组合、比较以及以其它方式被操纵的电信号或磁信号的形式。已经证明有时，主要是为了通用的原因，将这些信号称为比特、值、要素、符号、字符、术语、数字等是方便的。
然而，应该牢记的是：所有这些和类似的术语要与适当的物理量相关联，并且仅仅是应用于这些量的方便的标签。除非特别另有声明，否则如从本文的讨论中清楚的，将意识到，贯穿说明书，使用诸如“处理”或“计算”或“运算”或“确定”或“显示”等等术语的讨论指代计算机系统或类似电子计算设备的动作和处理，其操纵并将计算机系统的寄存器和存储器内表示为物理（电子）量的数据转换成类似地表示成计算机系统的存储器或寄存器或其它这样的信息存储、传输或显示设备内的物理量的其它数据。
某些实施例还涉及用于执行本文中的操作的装置。该装置可以专门针对所需目的来构建，或者其可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在计算机可读存储介质中，这些计算机可读存储介质诸如但不限于任何类型的盘，包括：软盘、光学盘、CD-ROM和磁光盘、只读存储器（ROM）、诸如动态RAM（DRAM）的随机存取存储器（RAM）、EPROM、EEPROM、磁卡或光卡，或者适于存储电子指令并耦合到计算机系统总线的任意类型的介质。
本文中呈现的算法和显示并不内在地与任何特定的计算机或其它装置相关。各种通用系统可以根据本文的教导与程序一起使用，或者其可以证明便于构建用于执行所需方法步骤的更加专用的装置。根据本文中的描述将出现各种这些系统的所需的结构。此外，并不参考任意特定的编程语言来描述某些实施例。将意识到的是：各种编程语言可用于实现本文中所描述的这样的实施例的教导。
除了本文中描述的内容外，可以在不脱离所公开的实施例和其实现的范围的情况下对所公开的实施例和其实现进行各种修改。因此，本文中的说明和示例应该在说明性的而非限制性的意义上来解释。本发明的范围应该仅参照所附权利要求书来度量。

Claims (25)

1. 一种存储器设备，其包括：
输入/输出（IO）接口，其将所述存储器设备经由数据总线耦合到存储器控制器，所述I/O接口用于经由所述数据总线的第一信号线来接收第一信号，以及用于经由所述数据总线的第二信号线来接收与所述第一信号并发的第二信号，所述I/O接口包括：
　第一接收机电路，其用于处理所述第一信号；以及
　第二接收机电路，其用于处理所述第二信号；
所述I/O接口还用于从所述存储器控制器接收一个或多个配置命令，所述一个或多个配置命令指示第一参考电压电平以及不同于所述第一参考电压的第二参考电压电平；以及
配置逻辑，其响应于所述一个或多个配置命令基于所述第一参考电压电平来配置所述第一接收机电路，并且还基于所述第二参考电压电平来配置所述第二接收机电路。
2. 根据权利要求1所述的存储器设备，其中，用于配置所述第一接收机电路的配置逻辑包括用于对所述第一接收机电路的可变分压器进行调节的配置逻辑。
3. 根据权利要求2所述的存储器设备，其中，所述可变分压器用于接收基线参考电压并向所述基线参考电压应用修整。
4. 根据权利要求2所述的存储器设备，其中，所述可变分压器用于接收供给电压。
5. 根据权利要求1所述的存储器设备，其中，所述配置逻辑用于针对所述I/O接口的每个接收机电路配置不同的相应参考电压电平。
6. 根据权利要求1所述的存储器设备，其中，所述第一接收机电路和所述第二接收机电路与第一字节的不同的相应比特相对应。
7. 根据权利要求1所述的存储器设备，其中，所述第一接收机电路和所述第二接收机电路与第一半字节的不同的相应比特相对应。
8. 根据权利要求1所述的存储器设备，其中，第一接收逻辑包括第一差分放大器以及耦合到所述第一差分放大器的输入的第一分压器电路，并且其中，用于配置所述第一接收逻辑以用于第一接收数据信号的处理的配置逻辑包括：用于调节所述第一分压器电路的负载的配置逻辑。
9. 根据权利要求1所述的存储器设备，还包括用于对指示电压摆动值的范围之内的电压摆动值的值进行存储的模式寄存器。
10. 根据权利要求9所述的存储器设备，所述模式寄存器还包括：用于存储指定从多个电压摆动值的范围中的电压摆动值的范围的选择的值的一个或多个比特。
11. 一种存储器控制器，其包括：
检测逻辑，其用于对与数据总线的第一信号线相对应的第一电压摆动特性进行评估，所述检测逻辑还用于对与所述数据总线的第二信号线相对应的第二电压摆动特性进行评估；
命令逻辑，其用于从所述存储器控制器发送指示基于所述第一电压摆动特性的第一参考电压电平以及基于所述第二电压摆动特性的第二参考电压电平的一个或多个配置命令，其中，响应于所述一个或多个命令，耦合到所述存储器控制器的存储器设备被配置为基于所述第一参考电压电平对第一信号进行处理，并且还被配置为基于所述第二参考电压电平对第二信号进行处理，其中，所述存储器控制器要并发地经由所述第一信号线向所述存储器设备发送所述第一信号以及经由所述第二信号线向所述存储器设备发送所述第二信号。
12. 根据权利要求11所述的存储器控制器，其中，所述存储器设备针对所述数据总线的每个信号线配置不同的相应参考电压电平。
13. 根据权利要求11所述的存储器控制器，其中，所述第一信号线和所述第二信号线与第一字节的不同的相应比特相对应。
14. 根据权利要求11所述的存储器控制器，其中，所述第一信号线和所述第二信号线与第一半字节的不同的相应比特相对应。
15. 根据权利要求11所述的存储器控制器，其中，所述一个或多个配置命令向所述存储器设备的模式寄存器写入指示电压摆动值的范围之内的电压摆动值的值。
16. 根据权利要求15所述的存储器控制器，其中，所述一个或多个配置命令向所述模式寄存器写入指定从多个电压摆动值的范围中的电压摆动值的范围的选择的值。
17. 一种存储器设备处的方法，所述方法包括：
从耦合到所述存储器设备的存储器控制器接收一个或多个配置命令，所述一个或多个配置命令指示第一参考电压电平以及不同于所述第一参考电压的第二参考电压电平；
响应于所述一个或多个配置命令：
　配置输入/输出（IO）接口的第一接收机电路用于基于所述第一参考电压电平来对第一信号进行处理；以及
　配置所述I/O接口的第二接收机电路用于基于所述第二参考电压电平来对第二信号进行处理；以及
在所述I/O接口处并发地接收所述第一信号和所述第二信号，其中，所述第一信号是经由数据总线的第一信号线接收的，并且所述第二信号是经由所述数据总线的第二信号线接收的。
18. 根据权利要求17所述的方法，其中，配置所述第一接收机电路包括对所述第一接收机电路的可变分压器进行调节。
19. 根据权利要求17所述的方法，其中，针对所述I/O接口的每个接收机电路配置不同的相应参考电压电平。
20. 根据权利要求17所述的方法，其中，所述第一接收机电路和所述第二接收机电路与第一字节的不同的相应比特相对应。
21. 根据权利要求17所述的方法，其中，所述第一接收机电路和所述第二接收机电路与第一半字节的不同的相应比特相对应。
22. 一种存储器控制器处的方法，所述方法包括：
对与数据总线的第一信号线相对应的第一电压摆动特性进行评估；
对与所述数据总线的第二信号线相对应的第二电压摆动特性进行评估；
从所述存储器控制器发送指示基于所述第一电压摆动特性的第一参考电压电平以及基于所述第二电压摆动特性的第二参考电压电平的一个或多个配置命令，其中，响应于所述一个或多个命令，耦合到所述存储器控制器的存储器设备被配置为基于所述第一参考电压电平对第一信号进行处理，并且还被配置为基于所述第二参考电压电平对第二信号进行处理；以及
并发地经由所述第一信号线向所述存储器设备发送所述第一信号以及经由所述第二信号线向所述存储器设备发送所述第二信号。
23. 根据权利要求22所述的方法，其中，所述存储器设备针对所述数据总线的每个信号线配置不同的相应参考电压电平。
24. 根据权利要求22所述的方法，其中，所述第一信号线和所述第二信号线与第一字节的不同的相应比特相对应。
25. 根据权利要求22所述的方法，其中，所述第一信号线和所述第二信号线与第一半字节的不同的相应比特相对应。
CN201380057055.XA 2012-11-30 2013-11-22 用于确定存储器的参考电压的装置、方法和系统 Active CN104956440B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261731906P 2012-11-30 2012-11-30
US61/731906 2012-11-30
PCT/US2013/071532 WO2014085266A1 (en) 2012-11-30 2013-11-22 Apparatus, method and system for determining reference voltages for a memory

Publications (2)

Publication Number Publication Date
CN104956440A true CN104956440A (zh) 2015-09-30
CN104956440B CN104956440B (zh) 2018-05-08

Family

ID=50828372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380057055.XA Active CN104956440B (zh) 2012-11-30 2013-11-22 用于确定存储器的参考电压的装置、方法和系统

Country Status (4)

Country Link
US (1) US9552164B2 (zh)
KR (1) KR101720890B1 (zh)
CN (1) CN104956440B (zh)
WO (1) WO2014085266A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611607A (zh) * 2015-10-22 2017-05-03 爱思开海力士有限公司 参考电压发生电路、使用其的接收器、半导体装置和系统
CN110431631A (zh) * 2017-03-21 2019-11-08 美光科技公司 对输入接收器的时序控制
CN111868677A (zh) * 2018-03-19 2020-10-30 美光科技公司 用于具有高速缓冲存储器及多个独立阵列的存储器的接口
CN112567463A (zh) * 2018-08-21 2021-03-26 美光科技公司 用于多电平信令的预失真
CN111868677B (zh) * 2018-03-19 2024-05-31 美光科技公司 用于具有高速缓冲存储器及多个独立阵列的存储器的接口

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9417675B2 (en) * 2014-05-29 2016-08-16 Silicon Storage Technology, Inc. Power sequencing for embedded flash memory devices
US9600183B2 (en) * 2014-09-22 2017-03-21 Intel Corporation Apparatus, system and method for determining comparison information based on memory data
US9965408B2 (en) * 2015-05-14 2018-05-08 Micron Technology, Inc. Apparatuses and methods for asymmetric input/output interface for a memory
US9319029B1 (en) * 2015-06-19 2016-04-19 Clover Network, Inc. System and method for automatic filter tuning
KR20170024807A (ko) * 2015-08-26 2017-03-08 에스케이하이닉스 주식회사 반도체 장치 및 이를 위한 수신회로
US10446255B2 (en) * 2016-06-13 2019-10-15 International Business Machines Corporation Reference voltage calibration in memory during runtime
ES2912900T3 (es) * 2018-12-03 2022-05-30 Hewlett Packard Development Co Circuitos Lógicos
CN112799986B (zh) * 2019-11-13 2024-03-26 瑞昱半导体股份有限公司 通用序列总线切换电路与相关的电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005735A1 (en) * 1997-04-11 2002-01-17 Xilinx, Inc. FPGA with a plurality of input reference voltage levels
CN1813232A (zh) * 2003-06-30 2006-08-02 英特尔公司 参考电压发生器
US20100268906A1 (en) * 1998-07-27 2010-10-21 Mosaid Technologies Incorporated High bandwidth memory interface

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9314262D0 (en) * 1993-07-09 1993-08-18 Sgs Thomson Microelectronics A multistandard ac/dc converter embodying mains voltage detection
JPH1166890A (ja) * 1997-08-12 1999-03-09 Mitsubishi Electric Corp 半導体集積回路装置
US6643752B1 (en) 1999-12-09 2003-11-04 Rambus Inc. Transceiver with latency alignment circuitry
DE19960244C1 (de) * 1999-12-14 2001-02-01 Infineon Technologies Ag Anordnung zum Trimmen von Referenzspannungen in Halbleiterchips, insb. Halbleiterspeichern
US6906531B2 (en) * 2002-10-11 2005-06-14 Dell Products L.P. Adaptive reference voltage method and system
US8356127B2 (en) * 2004-12-09 2013-01-15 Rambus Inc. Memory interface with workload adaptive encode/decode
US7236894B2 (en) * 2004-12-23 2007-06-26 Rambus Inc. Circuits, systems and methods for dynamic reference voltage calibration
US7913033B2 (en) 2007-10-09 2011-03-22 Micron Technology, Inc. Non-volatile memory device having assignable network identification
US8255772B1 (en) * 2008-06-18 2012-08-28 Cisco Technology, Inc. Adaptive memory scrub rate
US8547760B2 (en) * 2011-06-29 2013-10-01 International Business Machines Corporation Memory access alignment in a double data rate (‘DDR’) system
KR20130064990A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 기준전압생성회로 및 이를 이용한 내부전압생성회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020005735A1 (en) * 1997-04-11 2002-01-17 Xilinx, Inc. FPGA with a plurality of input reference voltage levels
US20100268906A1 (en) * 1998-07-27 2010-10-21 Mosaid Technologies Incorporated High bandwidth memory interface
CN1813232A (zh) * 2003-06-30 2006-08-02 英特尔公司 参考电压发生器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106611607A (zh) * 2015-10-22 2017-05-03 爱思开海力士有限公司 参考电压发生电路、使用其的接收器、半导体装置和系统
CN110431631A (zh) * 2017-03-21 2019-11-08 美光科技公司 对输入接收器的时序控制
CN110431631B (zh) * 2017-03-21 2023-06-27 美光科技公司 对输入接收器的时序控制
CN111868677A (zh) * 2018-03-19 2020-10-30 美光科技公司 用于具有高速缓冲存储器及多个独立阵列的存储器的接口
CN111868677B (zh) * 2018-03-19 2024-05-31 美光科技公司 用于具有高速缓冲存储器及多个独立阵列的存储器的接口
CN112567463A (zh) * 2018-08-21 2021-03-26 美光科技公司 用于多电平信令的预失真

Also Published As

Publication number Publication date
US20150309726A1 (en) 2015-10-29
CN104956440B (zh) 2018-05-08
KR20150056838A (ko) 2015-05-27
US9552164B2 (en) 2017-01-24
KR101720890B1 (ko) 2017-03-28
WO2014085266A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
CN104956440A (zh) 用于确定存储器的参考电压的装置、方法和系统
CN106575517B (zh) 用于提供比较访问功能的存储器设备
CN110059048A (zh) 基于检测传感器数据的阻抗补偿
CN104781885A (zh) 用于对行敲击事件进行响应的方法、装置和系统
CN110083555A (zh) 具有独立接口路径的存储器设备的通用管芯实现
US20110060856A1 (en) Spi control device and method for accessing spi slave devices using the same
CN109313617A (zh) 负载减少的非易失性存储器接口
CN107924693A (zh) 多区块系统中的可编程的片上端接定时
CN108701108A (zh) 具有窄带宽中继器通道的存储器子系统
US10969979B2 (en) Input/output (I/O) loopback function for I/O signaling testing
US10599206B2 (en) Techniques to change a mode of operation for a memory device
CN104205234A (zh) 用于存储器电路测试引擎的通用地址加扰器
CN106575274A (zh) 用于低功率存储器设备的公用管芯实现
CN105283918A (zh) 使用多周期命令实现存储器装置访问的设备、方法和系统
US11113222B2 (en) NAND switch
CN107077446A (zh) 具有可编程的端接级别的动态总线反转
JP2016527647A (ja) ハイブリッド・メモリ・モジュール用メモリの入出力を構成するための装置および方法
CN109872762B (zh) 用于提供dram系统的存储器训练的方法、系统和装置
CN105283856A (zh) 能够在多个数据宽度下通信的存储器组件
CN106796560B (zh) 用于管理隐式预充电命令信令的方法、设备和系统
US10802760B2 (en) Apparatus and method of intelligent dynamic application aware storage device optimization
KR101845368B1 (ko) 메모리 컨트롤러 커넥터의 메모리 커넥터에의 매핑
US20180210478A1 (en) Reference voltage generation circuit, memory storage device and reference voltage generation method
CN107870878A (zh) 存储系统、终端及计算机装置
US9971663B2 (en) Method and apparatus for multiple memory shared collar architecture

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant