CN111868677B - 用于具有高速缓冲存储器及多个独立阵列的存储器的接口 - Google Patents

用于具有高速缓冲存储器及多个独立阵列的存储器的接口 Download PDF

Info

Publication number
CN111868677B
CN111868677B CN201980019950.XA CN201980019950A CN111868677B CN 111868677 B CN111868677 B CN 111868677B CN 201980019950 A CN201980019950 A CN 201980019950A CN 111868677 B CN111868677 B CN 111868677B
Authority
CN
China
Prior art keywords
command
commands
controller
memory
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980019950.XA
Other languages
English (en)
Other versions
CN111868677A (zh
Inventor
D·米诺波力
G·费兰特
A·卡布里
E·孔法洛涅里
D·巴卢智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN111868677A publication Critical patent/CN111868677A/zh
Application granted granted Critical
Publication of CN111868677B publication Critical patent/CN111868677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

本公开包含一种用于具有高速缓冲存储器及多个独立阵列的存储器的接口。一实施例包含：存储器装置，其具有高速缓冲存储器及多个独立存储器阵列；控制器；及接口，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述接口包含引脚，所述引脚经配置以在所述存储器装置接收到所述多个命令中的第一命令之后即刻激活，且一旦所述存储器装置已执行所有所述多个命令便撤销激活。

Description

用于具有高速缓冲存储器及多个独立阵列的存储器的接口
技术领域
本公开一般来说涉及半导体存储器及方法，且更特定来说涉及一种用于具有高速缓冲存储器及多个独立阵列的存储器的接口。
背景技术
存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路及/或外部可移除式装置。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力来维持其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)及同步动态随机存取存储器(SDRAM)，以及其它。非易失性存储器可在未供电时保留所存储数据且可包含NAND快闪存储器、NOR快闪存储器、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁性随机存取存储器(MRAM)，以及其它。
存储器装置可包含高速缓冲存储器，其可较装置的其它存储器(其可被称为主存储器)更小及/或更快。作为实例，高速缓冲存储器可包括DRAM，且主存储器可包括DRAM、NAND或NOR快闪存储器、磁盘存储装置或固态驱动器(SSD)。存储器装置可利用高速缓冲存储器来高速缓冲数据，这可改善存储器装置的速度及/或性能。
用于现有存储器装置(例如，具有多阵列(例如，多存储器库)架构的现有DRAM装置)的控制器可发出命令(例如编程(例如，写入)及感测(例如，读取)命令)，所述命令具有与其相关联的确定性(例如，固定)存取时间，使得控制器可知晓命令的执行何时完成及何时可发出新命令。然而，此确定性存取时序方案可不与包含高速缓冲存储器的存储器装置兼容，这是因为执行命令(或命令群组)的时间量可变化(例如，可并非是固定的)，这取决于命令最终是在高速缓冲存储器上还是在主存储器上执行。
发明内容
在一方面中，本公开涉及一种存储器系统，其包括：存储器装置，其具有高速缓冲存储器及多个独立存储器阵列；控制器；及接口，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述接口包含引脚，所述引脚经配置以：在所述存储器装置接收到所述多个命令中的第一命令之后即刻激活；且一旦所述存储器装置已执行所有所述多个命令便撤销激活。
在另一方面中，本公开涉及一种操作存储器的方法，其包括：通过接口将多个命令从控制器传递到具有高速缓冲存储器及多个独立存储器阵列的存储器装置；在所述存储器装置接收到所述多个命令中的第一命令之后即刻激活由所述接口的引脚输出的信号；及一旦所述存储器装置已执行所有所述多个命令便撤销激活由所述接口的所述引脚输出的所述信号。
在又一方面中，本公开涉及一种存储器系统，其包括：存储器装置，其具有高速缓冲存储器及多个独立存储器阵列；控制器；及接口，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述接口包含引脚，所述引脚经配置以：在于所述多个独立存储器阵列中的一者上执行所述多个命令中的命令之后即刻激活；且在于所述高速缓冲存储器上执行所述多个命令中的命令之后即刻撤销激活。
在又一方面中，本公开涉及一种操作存储器的方法，其包括：通过接口将多个命令从控制器传递到具有高速缓冲存储器及多个独立存储器阵列的存储器装置；在于所述多个独立存储器阵列中的一者上执行所述多个命令中的命令之后即刻激活由所述接口的引脚输出的信号；及在于所述高速缓冲存储器上执行所述多个命令中的命令之后即刻撤销激活由所述接口的所述引脚输出的所述信号。
在又一方面中，本公开涉及一种存储器系统，其包括：存储器装置，其具有高速缓冲存储器及多个独立存储器阵列；控制器；及接口，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述接口包含：第一引脚，其经配置以：在于所述多个独立存储器阵列中的一者上执行所述多个命令中的命令之后即刻激活；且在于所述高速缓冲存储器上执行所述多个命令中的命令之后即刻撤销激活；及第二引脚，其经配置以在所述第一引脚被激活时选通与由所述第一引脚输出的信号相关联的信息。
在又一方面中，本公开涉及一种操作存储器的方法，其包括：通过接口将多个命令从控制器传递到具有高速缓冲存储器及多个独立存储器阵列的存储器装置；在于所述多个独立存储器阵列中的一者上执行所述多个命令中的命令之后即刻激活由所述接口的第一引脚输出的信号；在于所述高速缓冲存储器上执行所述多个命令中的命令之后即刻撤销激活由所述接口的所述第一引脚输出的所述信号；及使用所述接口的第二引脚在所述接口的所述第一引脚被激活时选通与由所述第一引脚输出的所述信号相关联的信息。
附图说明
图1图解说明根据本公开的实施例的计算系统的框图。
图2图解说明根据本公开的实施例的存储器系统的框图。
图3是图解说明根据本公开的实施例图2的存储器系统的接口的操作的概念性实例的时序图。
图4图解说明根据本公开的实施例的存储器系统的框图。
图5是图解说明根据本公开的实施例图4的存储器系统的接口的操作的概念性实例的时序图。
图6图解说明根据本公开的实施例的存储器系统的框图。
图7是图解说明根据本公开的实施例图6的存储器系统的接口的操作的概念性实例的时序图。
图8是图解说明根据本公开的实施例图6的存储器系统的接口的操作的额外概念性实例的时序图。
图9是图解说明根据本公开的实施例图6的存储器系统的接口的操作的额外概念性实例的时序图。
具体实施方式
本公开包含一种用于具有高速缓冲存储器及多个独立阵列的存储器的接口。一实施例包含：存储器装置，其具有高速缓冲存储器及多个独立存储器阵列；控制器；及接口，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述接口包含引脚，所述引脚经配置以在所述存储器装置接收到所述多个命令中的第一命令之后即刻激活，且一旦所述存储器装置已执行所有所述多个命令便撤销激活。
本公开的实施例可提供具有高速缓冲存储器及多阵列(例如，多存储器库)架构的存储器装置与所述存储器装置的控制器之间的接口(例如，能够介接的通信协议)，其允许所述控制器发出命令(例如，编程及/或感测命令)，所述命令具有与其相关联的非确定性(例如，非固定)存取时间。如此，本公开的实施例可允许在操作具有高速缓冲存储器及多存储器库架构的存储器装置时利用非确定性存取时序方案，借此允许具有多存储器库架构的存储器装置还实现与具有高速缓冲存储器相关联的速度及/或性能益处。
如本文中所使用，“一(a)”或“一(an)”可指某物中的一或多者，且“多个”可指此些事物中的一者以上。举例来说，存储器装置可指一或多个存储器装置，且多个存储器装置可指两个或更多个存储器装置。另外，如本文中所使用，指定符“X”(特定来说关于图式中的参考编号)指示本公开的实施例可包含如此指定的特定特征中的一或多者。
本文中的各图遵循其中第一个数字或前几个数字对应于图式的图编号且其余数字识别图式中的元件或组件的编号惯例。可通过使用类似数字来识别不同图之间的类似元件或组件。举例来说，120可在图1中指代元件“20”，且类似元件可在图2中被指代为220。
图1图解说明根据本公开的实施例的计算系统100的框图。如图1中所展示，计算系统100可包含主机102及呈存储器系统104的形式的设备。如本文中所使用，“设备”可指但不限于各种结构或结构的组合中的任一者，例如电路或电路系统、一裸片或若干裸片、一模块或若干模块、一装置或若干装置或者一系统或若干系统。此外，尽管在图1中所图解说明的实例中，存储器系统104展示为在主机102的外部，但本公开的实施例并不限于此。举例来说，在若干个实施例中，存储器系统104可在主机102的内部(例如，包含于主机102内)。
主机102可包含存储器(例如随机存取存储器(RAM))(图1中未展示以便不使本公开的实施例模糊)及存储器存取装置(例如处理器及/或控制器)以便与存储器系统104通信。所属领域的普通技术人员将了解“处理器”可意指一或多个处理器(例如并行处理系统)、一或多个共处理器等。实例主机可包含膝上型计算机、个人计算机、数码相机、数字记录及回放装置、移动装置(例如，智能电话、平板计算机等)、PDA、存储器读卡器、接口集线器等等。
主机102可经由通道将命令发送到存储器系统104。举例来说，主机102可与存储器系统104通信以感测(例如，读取)、编程(例如，写入)及擦除信息(例如，数据)以及其它操作。物理主机接口(图1中未展示)可提供用于在存储器系统104与具有用于物理主机接口的兼容接受器的主机102之间传递控制、地址、数据及其它信号的接口。可(举例来说)经由通道(图1中未展示)在若干个总线(例如数据总线及/或地址总线)上在主机102与存储器系统104之间传递信号。
如图1中所展示，存储器系统104可包含存储器装置106、控制器108及接口120。控制器108可与存储器装置106通信以感测(例如，读取)、编程(例如，写入)及/或擦除信息以及进行其它操作(例如，响应于从主机102接收命令)。控制器108可包含(举例来说)控制电路系统及/或逻辑(例如，硬件、固件及/或软件)。控制器108可包含于与存储器装置106相同的物理装置(例如，相同裸片)上，或可包含于以通信方式耦合到包含存储器装置106的物理装置的单独物理装置上。在实施例中，控制器108的组件可遍布于多个物理装置上(例如，一些组件在与存储器装置106相同的裸片上，且一些组件在不同裸片、模块或板上)。
如图1中所展示，存储器装置106可包含高速缓冲存储器110及多阵列(例如，多存储器库)架构中的多个独立存储器阵列(例如，存储器库)111-1、111-2、…、111-X。高速缓冲存储器110及/或阵列111-1、111-2、…、111-X可包含易失性存储器，例如DRAM。然而，本公开的实施例并不限于特定类型的存储器或存储器装置。举例来说，高速缓冲存储器110及/或阵列111-1、111-2、…、111-X可包含其它类型的易失性及/或非易失性存储器，例如SRAM、快闪(例如，NAND快闪)存储器、RRAM或PCRAM以及其它类型的存储器。
存储器阵列111-1、111-2、…、111-X可包含提供用于存储器系统104的主存储器的存储器单元阵列，或可用作遍及存储器系统104的额外存储器或存储装置。高速缓冲存储器110可用于高速缓冲在读取命令及/或写入命令的执行期间使用的数据。举例来说，高速缓冲存储器110可包含用作高速缓冲存储器的存储器单元(例如，DRAM单元)的阵列且可经配置以存储还存储于存储器阵列111-1、111-2、…、111-X中的数据。在命令的执行期间，存储于高速缓冲存储器110及存储器阵列111-1、111-2、…、111-X中的数据可由控制器108寻址且可位于高速缓冲存储器110及/或阵列111-1、111-2、…、111-X中。
接口120可将命令从控制器108(例如，控制器108从主机102接收的命令)传递到存储器装置106以供执行。举例来说，接口120可允许控制器108发出命令(例如，编程及/或感测命令)，所述命令具有与其相关联的非确定性(例如，非固定)存取时间。本文中将进一步描述接口120的实例。
图1中所图解说明的实施例可包含未图解说明以便不使本公开的实施例模糊的额外电路系统。举例来说，存储器装置106可包含地址电路系统以锁存通过I/O电路系统经由I/O连接器提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器阵列111-1、111-2、…、111-X。
图2图解说明根据本公开的实施例的存储器系统204的框图。存储器系统204可为先前结合图1描述的存储器系统104的实例。举例来说，存储器装置206、控制器208、高速缓冲存储器210、存储器阵列211-1、211-2、…、211-X及接口220可分别是先前结合图1描述的存储器装置106、控制器108、高速缓冲存储器110、存储器阵列111-1、111-2、…、111-X及接口120的实例。
接口220可将多个命令从控制器208传递(例如，经由命令总线224)到存储器装置206以供执行。举例来说，所述命令可由控制器208以群组形式发出，本文中群组可被称为集束。在图2中所图解说明的实例中，命令群组(例如，集束)可包含编程(例如，写入)命令及/或感测(例如，读取)命令。举例来说，命令群组可包含至少一个读取命令及至少一个写入命令。然而，命令群组可能仅包含与存储器阵列211-1、211-2、…、211-X中的任一者相关联的单个命令(例如，所述集束可包含每存储器库至多一个读取命令或写入命令)。
由控制器208发出的多个命令中的每一者可具有与其相关联的非确定性(例如，非固定)存取时序(例如，执行命令所需的时间量可取决于其是在高速缓冲存储器210还是在阵列211-1、211-2、…、211-X中的一者上执行)。群组中命令的数量(例如，数目)可对应于与存储器装置206相关联的最大等待时间。最大等待时间可为(举例来说)存储器装置206以群组中的第一命令开始在不使存储器阵列211-1、211-2、…、211-X的能力饱和(例如，不使可用存储器库的数目饱和)的情形下启用其数据缓冲器的输入及/或输出路径所需的时间量。此时隙之外的额外命令可在控制器208中排队。
在图2中所图解说明的实例中，接口220包含引脚222(其在本文中可被称为等待引脚)、命令总线224及数据总线226。等待引脚222可在存储器装置206接收到群组中的第一命令之后即刻激活，且一旦存储器装置已执行群组中的所有命令便可撤销激活。举例来说，由等待引脚222输出的信号可在存储器装置206接收到群组中的第一命令之后即刻激活(例如，断言)，且一旦已执行群组中的所有命令便撤销激活(例如，解除断言)。
在等待引脚222(例如，由等待引脚222输出的信号)撤销激活之后，可即刻通过接口220的数据总线226将与群组中的读取命令相关联的数据(例如，在读取命令的执行期间读取的数据)输出到控制器208。读取数据输出到控制器208的次序可对应于群组中的读取命令从控制器208发出到存储器装置206的次序(例如，可以发出读取命令的次序输出在读取命令的执行期间读取的数据)。举例来说，如图2中所展示，存储器装置206及控制器208可各自分别包含寄存器228及230，其可存储群组中的命令从控制器发出到存储器装置的次序。存储器装置206可使用寄存器228(例如，存储于寄存器228中的命令次序)来以与由控制器208发出其相应读取命令相同的次序输出读取数据，且控制器208可使用寄存器230(例如，存储于寄存器230中的命令次序)来知晓读取数据从存储器装置到达的次序。
当读取数据正通过接口220的数据总线226输出到控制器208时，可通过接口220的命令总线224将由控制器208发出的额外(例如，新)命令群组传递到存储器装置206。可通过将寄存器228及230的内容分别保存于存储器装置206及控制器208中来实现此命令重叠。举例来说，在等待引脚222撤销激活之后，存储器装置206可即刻复制寄存器228的内容，且控制器208可在开始新命令群组的序列之前复制寄存器230的内容。
图3是图解说明根据本公开的实施例先前结合图2描述的接口220的操作的概念性实例的时序图335。举例来说，图3中提及的等待引脚、命令总线及数据总线可分别对应于先前结合图2描述的等待引脚222、命令总线224及数据总线226。
在图3中所图解说明的实例中，接口220的命令总线正将第一命令群组(例如，包括命令A、B、C、D及E)及第二命令群组(例如，包括命令F、G、H、I、J、K、L及M)从控制器208传递到存储器装置206。在图3中所图解说明的实例中，命令A、D、E、F、G、H、I、J、K、L及M可为读取命令，且命令B及C可为写入命令。此外，如图3中所展示，第一群组中命令的数目对应于与存储器装置206相关联的最大等待时间(tMAX)(例如，由其限制)使得存储器库能力饱和，而第二群组中命令的数目使可用存储器库的数目饱和。
如图3中所展示，等待引脚在存储器装置接收到第一群组中的第一命令(例如，命令A)之后即刻激活。一旦第一群组中的所有命令已被执行，等待引脚便撤销激活，且分别在读取命令A、D及E的执行期间读取的数据通过数据总线以其执行次序输出到控制器，如图3中所图解说明。
如图3中所展示，当在读取命令A、D及E的执行期间读取的数据正通过数据总线输出时，命令总线开始将第二命令群组传递到存储器装置，且等待引脚在存储器装置接收到第二群组中的第一命令(例如，命令F)之后即刻再次激活。一旦第二群组中的所有命令已被执行，等待引脚便撤销激活，且分别在读取命令F、G、H、I、J、K、L及M的执行期间读取的数据通过数据总线以其执行次序输出到控制器，如图3中所图解说明。
图4图解说明根据本公开的实施例的存储器系统404的框图。存储器系统404可为先前结合图1描述的存储器系统104的实例。举例来说，存储器装置406、控制器408、高速缓冲存储器410、存储器阵列411-1、411-2、…、411-X及接口420可分别是先前结合图1描述的存储器装置106、控制器108、高速缓冲存储器110、存储器阵列111-1、111-2、…、111-X及接口120的实例。
接口420可将多个命令从控制器408传递(例如，经由命令总线424)到存储器装置406以供执行。举例来说，所述命令可由控制器408以群组(例如，集束)形式发出。在图4中所图解说明的实例中，命令群组(例如，集束)可仅包含感测(例如，读取)命令(例如，集束可不包含任何写入命令)。此外，由控制器408发出的多个命令中的每一者可具有与其相关联的非确定性(例如，非固定)存取时序(例如，执行命令所需的时间量可取决于其是在高速缓冲存储器410上还是在阵列411-1、411-2、…、411-X中的一者上执行)。
在图4中所图解说明的实例中，接口420包含引脚442(其在本文中可被称为警示引脚)、命令总线424及数据总线426。警示引脚442可在阵列(例如，存储器库)411-1、411-2、…、411-X中的一者上执行群组中的读取命令中的一者之后即刻激活，且可在高速缓冲存储器410上执行群组中的读取命令中的一者之后即刻撤销激活。举例来说，由警示引脚442输出的信号可在阵列411-1、411-2、…、411-X中的一者上执行群组中的读取命令之后即刻激活(例如，断言)，且可在高速缓冲存储器410上执行群组中的读取命令之后即刻撤销激活(例如，解除断言)。命令在阵列411-1、411-2、…、411-X中的一者上的执行可在本文中被称为“未命中”，且命令在高速缓冲存储器410上的执行可在本文中被称为“命中”。如此，警示引脚442可将与命令的执行状态相关联(例如，执行状态的指示)的信息提供到控制器408。
可通过接口420的数据总线426将与群组中的读取命令相关联的数据(例如，在读取命令的执行期间读取的数据)输出到控制器408。由警示引脚442输出的信号可与由数据总线426输出的信号异步(例如，异相)，且控制器408可使用由警示引脚442输出的信号来确定由数据总线426输出的数据的有效性。举例来说，控制器408可基于由警示引脚442输出的信号是被激活还是撤销激活来确定由数据总线426输出的数据是否有效。如果信号被激活(例如，意味着未命中)那么数据可为无效的，且如果信号被撤销激活(例如，意味着命中)那么数据可为有效的。
在阵列411-1、411-2、411-X中的一者上执行群组中的读取命令(例如，在未命中的情形中，在此情形中数据总线426原本将无效且无用的数据输出到控制器408)之后，数据总线426可即刻将与读取命令的执行的预期等待时间相关联的信息(例如，提示)提供到控制器408。命令的执行的预期等待时间可指要执行命令预期耗费多长时间，及/或在上面执行所述命令的阵列(例如，存储器库)何时将可用来接收新命令以供执行。举例来说，与命令的执行的预期等待时间相关联的信息可包含指示控制器408在发出将在与当前正执行的命令相同的阵列位置(例如，地址)处执行的新命令之前要等待的最小数目个时钟循环的信息。此信息可由存储器装置406在所述命令被执行时确定(例如，计算)。
控制器408基于与命令的执行的预期等待时间相关联的信息重新调度对数据总线426的占用以便获得与读取命令相关联(例如，将通过读取命令读取)的数据。举例来说，控制器可使用与读取命令的执行的预期等待时间相关联的信息来将数据总线426上用于获得所请求数据的时隙重新调度为当数据将用于从存储器装置406输出到控制器408时的时隙。
图5是图解说明根据本公开的实施例先前结合图4描述的接口420的操作的概念性实例的时序图545。举例来说，图5中提及的警示引脚、命令总线及数据总线可分别对应于先前结合图4描述的警示引脚442、命令总线424及数据总线426。
在图5中所图解说明的实例中，接口420的命令总线正将读取命令群组(例如，包括读取命令A、B及C)从控制器408传递到存储器装置406。在图5中所图解说明的实例中，在高速缓冲存储器410上执行命令A(例如，命令A导致命中)。因此，警示引脚在命令A的执行之后即刻(例如，保持)撤销激活，且通过数据总线将在命令A的执行期间读取的数据输出到控制器408，如图5中所展示。
在所述实例中继续，接着在阵列(例如，存储器库)411-1、411-2、…、411-X中的一者上执行命令B(例如，命令B导致未命中)。因此，警示引脚在命令B的执行之后即刻激活，且通过数据总线将与命令B的执行的预期等待时间相关联的信息(例如，提示)输出到控制器408(如图5中所展示)以供控制器408用于重新调度命令B的执行。
在所述实例中继续，接着在高速缓冲存储器410上执行命令C(例如，命令C导致命中)。因此，警示引脚在命令C的执行之后即刻撤销激活，且通过数据总线将在命令C的执行期间读取的数据输出到控制器408，如图5中所展示。
在所述实例中继续，再次执行命令B(例如，根据其重新调度)；现在在高速缓冲存储器410上执行命令B。因此，警示引脚在命令B的重新执行之后即刻(例如，保持)撤销激活，且现在通过数据总线将在命令B的执行期间读取的数据输出到控制器408，如图5中所展示。
图6图解说明根据本公开的实施例的存储器系统604的框图。存储器系统604可为先前结合图1描述的存储器系统104的实例。举例来说，存储器装置606、控制器608、高速缓冲存储器610、存储器阵列611-1、611-2、…、611-X及接口620可分别是先前结合图1描述的存储器装置106、控制器108、高速缓冲存储器110、存储器阵列111-1、111-2、…、111-X及接口120的实例。
接口620可将多个命令从控制器608传递(例如，经由命令总线624)到存储器装置606以供执行。举例来说，所述命令可由控制器608以群组(例如，集束)形式发出。在图6中图解说明的实例中，命令群组(例如，集束)可包含感测(例如，读取)命令及/或编程(例如，写入)命令。举例来说，命令群组可包含至少一个读取命令及至少一个写入命令。此外，由控制器608发出的多个命令中的每一者可具有与其相关联的非确定性(例如，非固定)存取时序(例如，执行命令所需的时间量可取决于其是在高速缓冲存储器610上还是在阵列611-1、611-2、…、611-X中的一者上执行)。
在图6中所图解说明的实例中，接口620包含第一引脚652(其在本文中可被称为警示引脚)、第二引脚654(其在本文中可被称为警示_S引脚)、命令总线624及数据总线626。尽管警示_S引脚在图6中图解说明为单个引脚(例如，654)，但在一些实施例中警示_S引脚可包括两个引脚。
警示引脚652可在阵列(例如，存储器库)611-1、611-2、…、611-X中的一者上执行群组中的命令中的一者之后(例如，在未命中之后)即刻激活，且可在高速缓冲存储器610上执行群组中的命令中的一者之后(例如，在命中之后)即刻撤销激活。举例来说，由警示引脚652输出的信号可在阵列611-1、611-2、…、611-X中的一者上执行群组中的命令之后(例如，在未命中之后)即刻激活(例如，断言)，且可在高速缓冲存储器610上执行群组中的命令之后(例如，在命中之后)即刻撤销激活(例如，解除断言)。
可通过接口620的数据总线626将与群组中的写入命令相关联的数据(例如，将在写入命令的执行期间写入的数据)输入到存储器装置606，且可通过数据总线626将与群组中的读取命令相关联的数据(例如，在读取命令的执行期间读取的数据)输出到控制器608。由警示引脚652输出的信号可与由数据总线626输出的信号同步(例如，同相)。控制器608可使用由警示引脚652输出的信号来确定在读取命令的情形下由数据总线626输出的读取数据的有效性(例如，以类似于先前针对控制器408结合图4描述的方式)或在写入命令的情形下由数据总线输入的数据的写入操作的完成。
在于阵列611-1、611-2、611-X中的一者上执行群组中的读取或写入命令之后(例如，在未命中的情形中)，警示引脚652(例如，由警示引脚652输出的信号)可即刻将与命令的执行的预期等待时间相关联的信息(例如，提示)提供到控制器608。命令的执行的预期等待时间及与命令的执行的预期等待时间相关联的信息可类似于先前结合图4描述的预期等待时间及与其相关联的信息。
控制器608基于与命令的执行的预期等待时间相关联的信息重新调度对数据总线626的占用以便获得待通过读取命令读取的数据或写入待通过下一写入命令写入的数据。举例来说，控制器可使用与命令的执行的预期等待时间相关联的信息以将在数据总线626上用于获得或写入所请求数据的时隙重新调度到当数据将用于从存储器装置606输出或被接受以由存储器装置606写入时的时隙。
当激活警示引脚652(例如，作为读取或写入命令的未命中的结果)时，警示_S引脚654可选通与由警示引脚652输出的信号相关联的信息。举例来说，警示_S引脚654可在每一相应时钟节拍处使由警示引脚652传达的数据值同步及/或对准，使得控制器608可处理从存储器装置606输出的数据。
在一些实施例中，存储器装置606可包含命令队列(例如，图6中所图解说明的命令队列656)。命令队列656可以命令将被执行的次序存储群组中的已由存储器装置606接收但仍未执行的命令。在此实施例中，除指示经执行命令是导致未命中还是命中的信息以及与导致未命中的命令的预期等待时间相关联的信息之外，警示引脚652(例如，由警示引脚652输出的信号)可还将以下各项信息提供到控制器608：与命令队列656中的空闲(例如，可用)条目的数量相关联(例如，指示所述数量)的信息，以及与当将经执行命令添加到(例如，插入)命令队列656时指派给所述经执行命令的识别(例如，ID)相关联(例如，指示所述识别)的信息。在此实施例中，控制器608可包含经排队命令寄存器(例如，图6中所图解说明的经排队命令寄存器666)，其中产生未命中的所有读取请求可用由存储器装置606经由警示引脚652接收的相关联识别(例如，ID)(例如，警示引脚652输出的信号)来标记。
与命令队列656中空闲条目的数量及/或命令队列的下一就绪循环相关联的信息可由警示引脚652响应于从控制器608接收的额外固定时序命令而提供。此命令在本文中可被称为“CQ状态”命令。在一些实施例中，还可响应于CQ状态命令而提供与导致未命中的命令的预期等待时间相关联的信息。
当将命令添加到命令队列656时指派给所述命令的识别可由控制器608使用以确定正由数据总线626输出的数据是否有效，且可包含(举例来说)当将命令添加到命令队列656时由存储器装置606指派的唯一ID，其在本文中可被称为“经指派ID curr”。通过将经执行命令的“经指派ID curr”字段对全零进行比较，控制器608可确定经执行命令是导致未命中还是命中，并且，如果命令是导致未命中的读取命令(例如，“经指派ID curr”不等于全零)，那么用在经排队命令寄存器666中所接收的“经指派ID curr”来标记对应读取请求以便稍后由存储器装置606输出数据。此外，在导致未命中的读取命令的情形中，还可将先前当命令被添加到命令队列656时指派给命令的“经指派ID curr”(其在本文中可被称为“经指派ID prev”)提供到控制器608。当提供此“经指派ID prev”字段时，这可向控制器608指示由数据总线625输出的数据是有效的，但与导致未命中的命令无关联。而是，此数据与先前读取命令相关联，所述先前读取命令的执行还导致未命中且具有与其相关联的“经指派ID prev”值。在此例子中，控制器608可使用此字段在经排队命令寄存器666中查找此命令，且一旦已接收其相关联的数据便删除所述命令。作为实例，“经指派ID curr”及“经指派IDprev”字段可各自包括由警示引脚652输出的信号中的六位字段。
存储器装置606可在警示引脚652被激活之后(例如，在群组中的命令中的一者导致未命中之后)不以命令存储于命令队列656中的次序执行群组中的命令。举例来说，在激活警示引脚652(例如，由警示引脚652输出的信号)之后，控制器608可即刻将额外固定时序命令发出到存储器装置606以输出与群组中的也导致未命中的先前经执行读取命令相关联的数据。此命令(其在本文中可被称为“乱序突发读取(OoOBR)”命令)可导致存储器装置606输出数据(经由数据总线626)及已排队到命令队列656中的先前经执行读取命令的“经指派ID prev”(经由警示引脚652)。
与由警示引脚652提供的导致未命中的命令的预期等待时间相关联的信息可包含指示命令的类型的信息及指示经排队命令的执行将何时完成的信息。举例来说，由警示引脚652输出的信号可包含：指示命令是读取命令还是写入命令的信息，以及如果命令是读取命令，那么指示读取命令的长度的信息、与读取命令相关联(例如，在读取命令的执行期间读取)的数据将何时用来从存储器装置606输出及读取数据的输出将何时开始的信息。
作为实例，指示命令的类型的信息可包括指示命令是读取还是写入命令的一位字段。此外，指示命令的执行将何时完成的信息可包括指示命令的执行将何时完成且如果命令是读取命令，那么读取数据的输出将何时开始的四位字段。此外，指示读取命令的长度的信息可包括指示输出读取数据所需的OoOBR命令的长度的一位字段，且指示读取数据将何时用来输出的信息可包括用作乘法因子来获得其后读取数据将用来输出的经按比例调整时间的二位字段。
在读取命令(例如，突发读取命令)的实例序列中，由警示引脚652输出的具有全零“经指派ID curr”字段的信号可指示已在第一输出时间帧上发生命中，借此指示由数据总线626输出的数据值是有效的，而信号的剩余位可为指示经排队命令的执行将何时完成且其相关联的数据(如果有的话)将何时用来由数据总线626从存储器装置606输出的等待时间信息。相比来说，由警示引脚652输出的信号可通过输出非零“经指派ID curr”字段指示未命中，其可由控制器608用来标记经排队命令寄存器666中的命令直到稍后当其相关联的数据将由控制器608接收时。
此外，未命中可使得与命令相关的数据总线626的输出时间帧无用，这是因为将不会输出有效数据。在此情形中，如果存储器装置606已完成先前在命令队列656中排队的另一读取命令的执行，那么此输出时间帧可替代地用于在数据总线626上输出与所述先前命令相关联的数据，且其ID可在由警示引脚652输出的“经指派ID prev”字段中标记以向控制器608指示由数据总线626输出的数据与哪个命令相关联。存储器控制器608可然后使用此信息以从经排队命令寄存器666查找及删除对应命令条目。
如果在输出时间帧期间存储器装置606没有数据要在数据总线626上输出，那么由警示引脚652输出的信号可包括非零“经指派ID curr”字段及指示经排队命令的执行将何时完成(例如，时间)的字段。控制器608可使用此时间来调度何时可发出OoOBR命令以获得来自数据总线626的读取数据及来自由警示引脚652输出的信号的相关联“经指派IDprev”。存储器控制器608还可使用此信息从经排队命令寄存器666查找及删除对应命令条目。
在发出读取或写入命令群组之前，控制器608可使用由警示引脚652输出的信号确定命令队列656中的空闲(例如，可用)条目(例如，位置)的数量。控制器608可接着发出包含小于或等于空闲条目的数量的数目个命令的命令群组。在群组中的命令的执行期间，控制器608可监视由警示引脚652输出的信息以确定命令队列656中是否存在空闲条目(例如，命令队列656是否是满的)，且因此是否可发出额外命令。举例来说，在命令导致未命中且由警示引脚652输出的信号不包含指示由数据总线626输出的数据是有效的信息之后，命令队列656中空闲条目的数量可即刻递减(例如，减少)，并且在由数据总线626使用OoOBR命令输出与导致未命中的先前读取命令相关联的数据之后，队列中的空闲条目的数量可即刻递增(例如，增加)。如果在递增或递减之后，命令队列656中存在空闲条目，那么控制器608可发出额外命令。
对于写入命令群组，当每一相应命令的执行完成时无信息可传回到控制器608。因此，控制器608可仅使用由警示引脚652输出的指示命令是导致命中还是未命中的信息以减少命令队列656中的空闲条目的数量。当命令队列656未满时，包含于由警示引脚652输出的信号中的指示空闲条目的数量的信息可由控制器608监视以确定可能将多少额外写入命令发出到存储器装置606，这是因为命令中的每一者可潜在地导致未命中且因此在命令队列656中需要空闲位置。
当命令队列656是满的时，控制器608可使用包含于由警示引脚652输出的信号中的指示经排队命令的执行何时完成的信息(例如，字段)，以确定队列中的位置将何时将变得可用(例如，在经排队命令的执行完成之后)或可变得可用(例如，在OoOBR命令完成以恢复相关数据之后)，且因此以确定何时可发出额外命令。此外，控制器608还可发出CQ状态命令以获得命令队列656中的空闲条目的经更新数量，且使用此信息来确定是否可发出额外命令及可发出多少额外命令。
图7是图解说明根据本公开的实施例先前结合图6描述的接口620的操作的概念性实例的时序图760。举例来说，图7中提及的警示引脚、命令总线及数据总线可分别对应于先前结合图6描述的警示引脚652、命令总线624及数据总线626。
在图7中所图解说明的实例中，接口620的命令总线正将读取命令群组(例如，包括读取命令A、B及C)从控制器608传递到存储器装置606。在图7中所图解说明的实例中，在高速缓冲存储器610上执行命令A(例如，命令A导致命中)。因此，警示引脚在命令A的执行之后即刻(例如，保持)撤销激活，且通过数据总线将在命令A的执行期间读取的数据输出到控制器608，如图7中所展示。
在所述实例中继续，接着在阵列(例如，存储器库)611-1、611-2、…、611-X中的一者上执行命令B(例如，命令B导致未命中)。因此，警示引脚在命令B的执行之后即刻激活，且通过警示引脚(例如，通过由警示引脚输出的信号)将与命令B的执行的预期等待时间相关联的信息(例如，提示)提供到控制器608(如图7中所展示)以供控制器608用于重新调度命令B的执行。
在所述实例中继续，接着在高速缓冲存储器610上执行命令C(例如，命令C导致命中)。因此，警示引脚在命令C的执行之后即刻撤销激活，且通过数据总线将在命令C的执行期间读取的数据输出到控制器608，如图7中所展示。
在所述实例中继续，再次执行命令B(例如，根据其重新调度)；现在在高速缓冲存储器610上执行命令B。因此，警示引脚在命令B的重新执行之后即刻(例如，保持)撤销激活，且现在通过数据总线将在命令B的执行期间读取的数据输出到控制器608，如图7中所展示。
图8是图解说明根据本公开的实施例先前结合图6描述的接口620的操作的额外概念性实例的时序图865。举例来说，图8中提及的警示引脚、命令总线及数据总线可分别对应于先前结合图6描述的警示引脚652、命令总线624及数据总线626。
在图8中所图解说明的实例中，接口620的命令总线正将写入命令群组(例如，包括写入命令A、B、C及D)从控制器608传递到存储器装置606。在图8中所图解说明的实例中，在高速缓冲存储器610上执行命令A(例如，命令A导致命中)。因此，警示引脚在命令A的执行之后即刻(例如，保持)撤销激活，且通过数据总线将待在命令A的执行期间写入的数据输入到存储器装置606，如图8中所展示。
在所述实例中继续，接着在阵列(例如，存储器库)611-1、611-2、…、611-X中的一者上执行命令B(例如，命令B导致未命中)。因此，警示引脚在命令B的执行之后即刻激活，且通过警示引脚(例如，通过由警示引脚输出的信号)将与命令B的执行的预期等待时间相关联的信息(例如，提示)提供到控制器608，如图8中所展示。控制器608可使用此信息来调度待在命令B正在其上执行的存储器库上执行的下一命令(例如，命令D)。另外，通过数据总线将待在命令B的执行期间写入的数据输入到存储器装置606，如图8中所展示。
在所述实例中继续，接着在高速缓冲存储器610上执行命令C(例如，命令C导致命中)。因此，警示引脚在命令C的执行之后即刻撤销激活，且通过数据总线将待在命令C的执行期间写入的数据输入到存储器装置606，如图8中所展示。
在所述实例中继续，然后在执行命令B的同一存储器库611-1、611-2、…、611-X上执行命令D(例如，命令D导致未命中)。因此，警示引脚在命令D的执行之后即刻激活，且通过数据总线将待在命令D的执行期间写入的数据输入到存储器装置606，如图8中所展示。
图9是图解说明根据本公开的实施例先前结合图6描述的接口620的操作的额外概念性实例的时序图970。举例来说，图9中提及的警示引脚、命令总线及数据总线可分别对应于先前结合图6所图解说明的警示引脚652、命令总线624及数据总线626。此外，图9中所图解说明的实例可应用于其中存储器装置606包含命令队列(例如，先前结合图6描述的命令队列656)的实施例。
在图9中所图解说明的实例中，接口620的命令总线正将读取命令群组(例如，包括读取命令A、B及C)从控制器608传递到存储器装置606。在图9中所图解说明的实例中，在高速缓冲存储器610上执行命令A(例如，命令A导致命中)。因此，警示引脚在命令A的执行之后即刻(例如，保持)撤销激活，且通过数据总线将在命令A的执行期间读取的数据输出到存储器装置606，如图9中所展示。
在所述实例中继续，在阵列(例如，存储器库)611-1、611-2、…、611-X中的一者上执行命令B(例如，命令B导致未命中)。因此，警示引脚在命令B的执行之后即刻激活，且通过警示引脚(例如，通过由警示引脚输出的信号)将与当命令B被添加到命令队列656时指派给命令B的识别(例如，经指派ID curr)相关联的信息提供到控制器608(如图9中所展示)，以供控制器608用于乱序完成命令B的执行。此外，还通过警示引脚将与先前指派给导致未命中的先前发出的读取命令(例如，命令X)的识别(例如，经指派ID prev)相关联的信息提供到控制器608，且通过数据总线将在命令X的执行期间读取的数据输出到控制器608，如图9中所展示。
在所述实例中继续，在阵列(例如，存储器库)611-1、611-2、…、611-X中的一者上执行命令C(例如，命令C导致未命中)。因此，警示引脚在命令C的执行之后即刻(例如，保持)激活，且通过警示引脚(例如，通过由警示引脚输出的信号)将与当命令C被添加到命令队列656时指派给命令C的识别(例如，ID)相关联的信息提供到控制器608(如图9中所展示)，以供控制器608用于乱序完成命令C的执行。此外，通过警示引脚(例如，通过由警示引脚输出的信号)将与先前所读取的命令B的执行的预期等待时间相关联的信息提供到控制器608(如图9中所展示)，以供控制器608用于将命令B的执行重新调度为乱序突发读取(OoOBR)命令。同时，无数据通过数据总线输出到控制器608，如图9中所展示。
在所述实例中继续，然后针对命令B发出OoOBR命令，这导致高速缓冲存储器命中，如图9中所图解说明。因此，警示引脚撤销激活，通过警示引脚输出与当命令B被添加到命令队列656时指派给命令B的识别(例如，现在其是经指派ID prev)相关联的信息，且现在通过数据总线将在命令B的执行期间读取的数据输出到控制器608，如图9中所展示。
尽管本文中已图解说明及描述特定实施例，但所属领域的普通技术人员将了解，旨在实现相同结果的布置可替代所展示的特定实施例。本公开打算涵盖本公开的实施例的更改或变化形式。应理解，已以说明性方式而非限制性方式做出以上说明。在审阅以上说明之后，所属领域的普通技术人员将即刻明了以上实施例的组合及本文中未具体描述的其它实施例。本公开的实施例的范围包含其中使用以上结构及方法的其它应用。因此，本公开的实施例的范围应参考所附权利要求书连同授权此权利要求书的等效内容的整个范围一起来确定。
在前述实施方式中，出于简化本公开的目的，将一些特征一起分组于单个实施例中。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用较明确陈述于每一技术方案中更多的特征的意图。而是，如所附权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将所附权利要求书并入到实施方式中，其中每一技术方案独立地作为单独实施例。

Claims (25)

1.一种存储器系统(104、204、404、604)，其包括：
存储器装置(106、206、406、606)，其具有高速缓冲存储器(110、210、410、610)及多个独立存储器阵列(111-1…111-X、211-1…211-X、411-1…411-X、611-1…611-X)；
控制器(108、208、408、608)；及
接口(120、220、420、620)，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述多个命令是一组经组合的命令，其中所述组的每个命令与所述多个独立存储器阵列中的相应一者相关联，且其中所述接口包含引脚(222、442、652)，所述引脚经配置以：
输出信号；
通过将所述信号从第一级别转换为第二级别，在所述存储器装置从所述控制器接收到所述多个命令中的第一命令之后即刻激活；且
一旦所述存储器装置已执行所有所述多个命令便通过将所述信号从所述第二级别转换为所述第一级别来撤销激活；
其中当所有所述多个命令由所述存储器装置执行时，将所述信号保持在所述第二级别。
2.根据权利要求1所述的存储器系统，其中所述多个命令中的每一相应命令具有与其相关联的非确定性存取时序。
3.根据权利要求1到2中任一权利要求所述的存储器系统，其中所述多个命令中的命令的数量对应于与所述存储器装置相关联的最大等待时间。
4.根据权利要求1到2中任一权利要求所述的存储器系统，其中所述存储器装置及所述控制器各自包含寄存器(228、230、666)，所述寄存器经配置以存储将所述多个命令从所述控制器发出到所述存储器装置的次序。
5.一种操作存储器的方法，其包括：
通过接口(120、220、420、620)将多个命令从控制器(108、208、408、608)传递到具有高速缓冲存储器(110、210、410、610)及多个独立存储器阵列(111-1…111-X、211-1…211-X、411-1…411-X、611-1…611-X)的存储器装置(106、206、406、606)，其中所述多个命令是一组经组合的命令，其中所述组的每个命令与所述多个独立存储器阵列中的相应一者相关联；
通过将由所述接口的引脚(222、442、652)输出的信号从第一级别转换为第二级别，在所述存储器装置接收到所述多个命令中的第一命令之后即刻激活所述信号；
当所有所述多个命令由所述存储器装置执行时，将所述信号保持在所述第二级别；及
一旦所述存储器装置已执行所有所述多个命令便通过将所述信号从所述第二级别转换为所述第一级别来撤销激活由所述接口的所述引脚输出的所述信号。
6.根据权利要求5所述的方法，其中所述方法包含在撤销激活由所述接口的所述引脚输出的所述信号之后即刻通过所述接口将与所述多个命令相关联的数据从所述存储器装置输出到所述控制器。
7.根据权利要求6所述的方法，其中所述数据输出到所述控制器的次序对应于将所述多个命令从所述控制器发出到所述存储器装置的次序。
8.根据权利要求6所述的方法，其中所述方法包含通过所述接口，在将与所述多个命令相关联的所述数据从所述存储器装置输出到所述控制器的同时将额外多个命令从所述控制器传递到所述存储器装置。
9.一种存储器系统(104、204、404、604)，其包括：
存储器装置(106、206、406、606)，其具有高速缓冲存储器(110、210、410、610)及多个独立存储器阵列(111-1…111-X、211-1…211-X、411-1…411-X、611-1…611-X)；
控制器(108、208、408、608)；及
接口(120、220、420、620)，其经配置以将多个感测命令从所述控制器传递到所述存储器装置，其中所述多个感测命令是感测命令的经组合组，其中所述多个感测命令中的每个感测命令与所述多个独立存储器阵列中的相应一者相关联，且其中所述接口包含引脚(222、442、652)，所述引脚经配置以：
通过将信号从第一级别转换为第二级别，在于所述多个独立存储器阵列中的仅一者上执行所述多个感测命令中的感测命令之后即刻激活；且
通过将所述信号从所述第二级别转换为所述第一级别，在仅于所述高速缓冲存储器上执行所述多个感测命令中的感测命令之后即刻撤销激活。
10.根据权利要求9所述的存储器系统，其中所述接口包含总线(226、426、626)，所述总线经配置以在于所述多个独立存储器阵列中的所述一者上执行所述多个感测命令中的感测命令之后即刻将与所述感测命令的所述执行的预期等待时间相关联的信息提供到所述控制器。
11.根据权利要求10所述的存储器系统，其中所述控制器经配置以基于与所述感测命令的所述执行的所述预期等待时间相关联的所述信息重新调度对所述总线的占用以便获得与所述感测命令相关联的数据。
12.根据权利要求9到10中任一权利要求所述的存储器系统，其中所述引脚经配置以在于所述多个独立存储器阵列中的所述一者上执行所述多个感测命令中的所述感测命令之后即刻将与所述感测命令的所述执行的预期等待时间相关联的信息提供到所述控制器。
13.根据权利要求9到10中任一权利要求所述的存储器系统，其中所述引脚经配置以将与在所述多个独立存储器阵列中的所述一者上执行所述多个感测命令中的所述感测命令的执行状态相关联的信息提供到所述控制器。
14.一种操作存储器的方法，其包括：
通过接口(120、220、420、620)将多个感测命令从控制器(108、208、408、608)传递到具有高速缓冲存储器(110、210、410、610)及多个独立存储器阵列(111-1…111-X、211-1…211-X、411-1…411-X、611-1…611-X)的存储器装置(106、206、406、606)，其中所述多个感测命令是感测命令的经组合组，其中所述多个感测命令中的每个感测命令与所述多个独立存储器阵列中的相应一者相关联，且；
通过将由所述接口的引脚(222、442、652)输出的信号从第一级别转换为第二级别，在于所述多个独立存储器阵列中的仅一者上执行所述多个感测命令中的感测命令之后即刻激活所述信号；及
通过将所述接口的所述引脚输出的所述信号从所述第二级别转换为所述第一级别，在仅于所述高速缓冲存储器上执行所述多个感测命令中的感测命令之后即刻撤销激活所述信号。
15.根据权利要求14所述的方法，其中所述方法包含通过所述接口，在于所述多个独立存储器阵列中的所述一者上执行所述多个感测命令中的所述感测命令之后即刻将与所述感测命令的所述执行的预期等待时间相关联的信息提供到所述控制器。
16.根据权利要求15所述的方法，其中与所述感测命令的所述执行的所述预期等待时间相关联的所述信息包含指示在发出将与所述感测命令在所述多个独立存储器阵列中的所述一者的同一位置处执行的新感测命令之前所述控制器要等待的最小数目个时钟循环的信息。
17.根据权利要求14到15中任一权利要求所述的方法，其中所述方法包含通过所述控制器基于是激活还是撤销激活由所述接口的所述引脚输出的所述信号来确定由所述接口的总线(226、426、626)输出的数据是否有效。
18.一种存储器系统(104、204、404、604)，其包括：
存储器装置(106、206、406、606)，其具有高速缓冲存储器及多个独立存储器阵列(111-1…111-X、211-1…211-X、411-1…411-X、611-1…611-X)；
控制器(108、208、408、608)；及
接口(120、220、420、620)，其经配置以将多个命令从所述控制器传递到所述存储器装置，其中所述多个命令是一组经组合的命令，其中所述组的每个命令与所述多个独立存储器阵列中的相应一者相关联，且其中所述接口包含：
第一引脚(222、442、652)，其经配置以：
通过将信号从第一级别转换为第二级别，在于所述多个独立存储器阵列中的一者上执行所述多个命令中的命令之后即刻激活；
在激活的同时，向所述控制器提供信息，其中所述控制器经配置以使用所述信息重新调度所述命令的执行；且
在根据所述命令的重新调度的执行于所述高速缓冲存储器上执行所述命令之后，通过将所述信号从所述第二级别转换为所述第一级别，即刻撤销激活；及
第二引脚，其经配置以在所述第一引脚被激活时选通与由所述第一引脚输出的所述信号相关联的信息。
19.根据权利要求18所述的存储器系统，其中所述存储器装置包含命令队列(656)，所述命令队列被配置为以所述多个命令将被执行的次序存储所述多个命令。
20.根据权利要求19所述的存储器系统，其中所述第一引脚经配置以将与所述命令队列中空闲条目的数量相关联的信息提供到所述控制器。
21.根据权利要求19所述的存储器系统，其中所述存储器装置经配置以在所述第一引脚被激活之后不以所述多个命令存储于所述队列中的所述次序执行所述多个命令。
22.一种操作存储器的方法，其包括：
通过接口(120、220、420、620)将多个命令从控制器(108、208、408、608)传递到具有高速缓冲存储器(110、210、410、610)及多个独立存储器阵列(111-1…111-X、211-1…211-X、411-1…411-X、611-1…611-X)的存储器装置(106、206、406、606)，其中所述多个命令是一组经组合的命令，其中所述组的每个命令与所述多个独立存储器阵列中的相应一者相关联；
通过将由所述接口的第一引脚(222、442、652)输出的信号从第一级别转换为第二级别，在于所述多个独立存储器阵列中的一者上执行所述多个命令中的命令之后即刻激活所述信号；
通过所述接口的所述第一引脚输出的经激活的所述信号将信息提供至所述控制器；
由所述控制器使用所述信息重新调度所述命令的执行；
通过将由所述接口的所述第一引脚输出的所述信号从所述第二级别转换为所述第一级别，在根据所述命令的重新调度的执行于所述高速缓冲存储器上执行所述命令之后即刻撤销激活所述信号；及
使用所述接口的第二引脚(654)在所述接口的所述第一引脚被激活时选通与由所述第一引脚输出的所述信号相关联的信息。
23.根据权利要求22所述的方法，其中由所述接口的所述第一引脚输出的所述信号与由所述接口的总线输出的信号同步。
24.根据权利要求22到23中任一权利要求所述的方法，其中所述命令是感测命令或编程命令，且所述信息与至所述控制器的所述感测命令或所述编程命令的所述执行的预期等待时间相关联。
25.根据权利要求22到23中任一权利要求所述的方法，其中所述方法包含通过所述控制器将要在由所述接口的所述第一引脚输出的所述信号被激活之后即刻输出与所述多个命令中的先前执行的命令相关联的数据的命令发出到所述存储器装置。
CN201980019950.XA 2018-03-19 2019-02-22 用于具有高速缓冲存储器及多个独立阵列的存储器的接口 Active CN111868677B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/924,917 2018-03-19
US15/924,917 US10534731B2 (en) 2018-03-19 2018-03-19 Interface for memory having a cache and multiple independent arrays
PCT/US2019/019066 WO2019182717A1 (en) 2018-03-19 2019-02-22 Interface for memory having a cache and multiple independent arrays

Publications (2)

Publication Number Publication Date
CN111868677A CN111868677A (zh) 2020-10-30
CN111868677B true CN111868677B (zh) 2024-05-31

Family

ID=67905681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980019950.XA Active CN111868677B (zh) 2018-03-19 2019-02-22 用于具有高速缓冲存储器及多个独立阵列的存储器的接口

Country Status (7)

Country Link
US (2) US10534731B2 (zh)
EP (1) EP3769204A4 (zh)
JP (1) JP2021517692A (zh)
KR (1) KR102448999B1 (zh)
CN (1) CN111868677B (zh)
TW (1) TWI704568B (zh)
WO (1) WO2019182717A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112154408A (zh) * 2018-04-12 2020-12-29 美光科技公司 重放受保护存储器块命令队列
KR20210081093A (ko) * 2019-12-23 2021-07-01 주식회사 실리콘웍스 메모리 컨트롤러, 및 이의 동작 방법
WO2021133692A1 (en) 2019-12-26 2021-07-01 Micron Technology, Inc. Truth table extension for stacked memory systems
CN114846545A (zh) 2019-12-26 2022-08-02 美光科技公司 用于堆叠式存储器系统的非确定性操作的技术
US11366618B2 (en) * 2020-03-02 2022-06-21 Silicon Motion, Inc. All flash array server and control method thereof
WO2022094901A1 (en) * 2020-11-06 2022-05-12 Yangtze Memory Technologies Co., Ltd. Pseudo asynchronous multi-plane independent read

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138206A (en) * 1997-06-12 2000-10-24 International Business Machines Corporation Data register for multicycle data cache read
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装
CN101983378A (zh) * 2008-04-07 2011-03-02 美光科技公司 固态存储器装置中的模拟读取与写入路径
CN103201725A (zh) * 2010-11-25 2013-07-10 国际商业机器公司 用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法
CN103996415A (zh) * 2013-01-18 2014-08-20 三星电子株式会社 非易失性存储器件、存储系统及相关控制方法
CN104272388A (zh) * 2012-07-26 2015-01-07 亚特米斯购并有限公司 存储器装置的超深断电模式
CN104956440A (zh) * 2012-11-30 2015-09-30 英特尔公司 用于确定存储器的参考电压的装置、方法和系统
CN104979001A (zh) * 2014-04-02 2015-10-14 株式会社东芝 存储器控制器、半导体存储装置以及存储器控制器的控制方法
KR20160120381A (ko) * 2015-04-07 2016-10-18 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법
CN106104499A (zh) * 2014-06-02 2016-11-09 美光科技公司 高速缓冲存储器架构

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656862B2 (ja) * 2004-05-28 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
US7716411B2 (en) 2006-06-07 2010-05-11 Microsoft Corporation Hybrid memory device with single interface
WO2008040028A2 (en) 2006-09-28 2008-04-03 Virident Systems, Inc. Systems, methods, and apparatus with programmable memory control for heterogeneous main memory
KR100882327B1 (ko) * 2007-01-29 2009-02-11 노키아 코포레이션 개선된 인터페이스
JP5245349B2 (ja) * 2007-10-17 2013-07-24 日本電気株式会社 登録先ウェイの固定方法、プロセッサ、及び情報処理装置
US8589625B2 (en) * 2010-09-15 2013-11-19 Pure Storage, Inc. Scheduling of reconstructive I/O read operations in a storage environment
US9251874B2 (en) 2010-12-21 2016-02-02 Intel Corporation Memory interface signal reduction
JP5925549B2 (ja) * 2012-03-23 2016-05-25 株式会社東芝 メモリシステムおよびバンクインターリーブ方法
US9053066B2 (en) 2012-03-30 2015-06-09 Sandisk Technologies Inc. NAND flash memory interface
US9129071B2 (en) * 2012-10-24 2015-09-08 Texas Instruments Incorporated Coherence controller slot architecture allowing zero latency write commit
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9734097B2 (en) * 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9824004B2 (en) 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
US9141291B2 (en) * 2013-11-26 2015-09-22 Sandisk Technologies Inc. Adaptive context disbursement for improved performance in non-volatile memory systems
JP2015176309A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体記憶装置
JP5732160B2 (ja) * 2014-03-27 2015-06-10 スパンション エルエルシー 不揮発性半導体記憶装置の制御方法
EP2927642A1 (en) 2014-04-02 2015-10-07 Volvo Car Corporation System and method for distribution of 3d sound in a vehicle
WO2016071954A1 (ja) * 2014-11-04 2016-05-12 株式会社日立製作所 半導体メモリデバイス、及び、半導体メモリデバイスを有するストレージ装置
KR102317786B1 (ko) * 2015-02-02 2021-10-26 삼성전자주식회사 스토리지 디바이스에서의 입출력 처리 방법 및 이를 적용하는 스토리지 디바이스 및 비휘발성 메모리 디바이스
US10592114B2 (en) 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
US10310975B2 (en) * 2016-05-11 2019-06-04 Seagate Technology Llc Cache offload based on predictive power parameter
US10810144B2 (en) * 2016-06-08 2020-10-20 Samsung Electronics Co., Ltd. System and method for operating a DRR-compatible asynchronous memory module
JP2017224370A (ja) * 2016-06-15 2017-12-21 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US10684795B2 (en) * 2016-07-25 2020-06-16 Toshiba Memory Corporation Storage device and storage control method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6138206A (en) * 1997-06-12 2000-10-24 International Business Machines Corporation Data register for multicycle data cache read
CN1885277A (zh) * 2005-06-24 2006-12-27 秦蒙达股份公司 Dram芯片设备以及包括该设备的多芯片封装
CN101983378A (zh) * 2008-04-07 2011-03-02 美光科技公司 固态存储器装置中的模拟读取与写入路径
CN103201725A (zh) * 2010-11-25 2013-07-10 国际商业机器公司 用于在多个处理器之间共享的存储器的存储器访问设备及其访问方法
CN104272388A (zh) * 2012-07-26 2015-01-07 亚特米斯购并有限公司 存储器装置的超深断电模式
CN104956440A (zh) * 2012-11-30 2015-09-30 英特尔公司 用于确定存储器的参考电压的装置、方法和系统
CN103996415A (zh) * 2013-01-18 2014-08-20 三星电子株式会社 非易失性存储器件、存储系统及相关控制方法
CN104979001A (zh) * 2014-04-02 2015-10-14 株式会社东芝 存储器控制器、半导体存储装置以及存储器控制器的控制方法
CN106104499A (zh) * 2014-06-02 2016-11-09 美光科技公司 高速缓冲存储器架构
KR20160120381A (ko) * 2015-04-07 2016-10-18 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법

Also Published As

Publication number Publication date
US20190286586A1 (en) 2019-09-19
KR102448999B1 (ko) 2022-09-29
CN111868677A (zh) 2020-10-30
EP3769204A1 (en) 2021-01-27
TW201939491A (zh) 2019-10-01
US11132311B2 (en) 2021-09-28
WO2019182717A1 (en) 2019-09-26
US10534731B2 (en) 2020-01-14
KR20200123260A (ko) 2020-10-28
TWI704568B (zh) 2020-09-11
US20200104268A1 (en) 2020-04-02
JP2021517692A (ja) 2021-07-26
EP3769204A4 (en) 2021-12-29

Similar Documents

Publication Publication Date Title
CN111868677B (zh) 用于具有高速缓冲存储器及多个独立阵列的存储器的接口
US11954370B2 (en) Command queuing
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
US10867662B2 (en) Apparatuses and methods for subarray addressing
US11782721B2 (en) Apparatuses and methods for ordering bits in a memory device
US20200097208A1 (en) Direct data transfer in memory and between devices of a memory module
US20210382662A1 (en) Addressing in memory with a read identification (rid) number
US11003396B2 (en) Dual speed memory
US12067276B2 (en) Command bus in memory
US10732892B2 (en) Data transfer in port switch memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant