JP5245349B2 - 登録先ウェイの固定方法、プロセッサ、及び情報処理装置 - Google Patents
登録先ウェイの固定方法、プロセッサ、及び情報処理装置 Download PDFInfo
- Publication number
- JP5245349B2 JP5245349B2 JP2007269841A JP2007269841A JP5245349B2 JP 5245349 B2 JP5245349 B2 JP 5245349B2 JP 2007269841 A JP2007269841 A JP 2007269841A JP 2007269841 A JP2007269841 A JP 2007269841A JP 5245349 B2 JP5245349 B2 JP 5245349B2
- Authority
- JP
- Japan
- Prior art keywords
- data group
- way
- ways
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
11 タグ
12 セット番号
13 オフセット
14 デコーダ
20 アドレスアレイ部
21 データアレイ部
22〜25、130〜133、150〜157 比較器
26、135〜138 セレクタ
100 命令仕様
101〜104 命令
106 情報処理装置
107 プロセッサ
108 主記憶装置
109 プロセッサコア
110 キャッシュメモリ
111 受信レジスタ
112、112a リプレース論理回路
120 設定レジスタ
122、122a、122b、122c 固定化レジスタ部
124、124a、124b 記憶済み確認部
126 切替部
128、128a、128b リプレースアルゴリズム部
134、160〜164 オア回路
139 除外部
139a、139b アクセス履歴変更部
140 アクセス履歴設定部
141 選択信号出力部
142 制御線
143〜148 フリップフロップ回路
170〜173 カウンタ
Claims (30)
- 〔A〕プロセッサコアが所定の命令を実行したときに転送される転送データをグループ分けし、キャッシュ中に常にキャッシングさせておきたい転送データに対しては、該転送データのロード・ストア命令中にデータグループを指示し、一つ目の命令を実行したときに転送される一つ目の転送データと、二つ目の命令を実行したときに転送される二つ目の転送データとが同じデータグループに属する場合には、前記一つ目の転送データと前記二つ目の転送データに対して同一のデータグループを定めることと、
〔B〕nを複数とし、n個のウェイを有するnウェイセットアソシアティブ方式のキャッシュメモリにおけるウェイのうち、リプレースアルゴリズムによりハードウェアがデータを記憶するのに最適と判断したウェイを最適なウェイとし、前記最適なウェイの一つに、一つ目のデータグループを割り当て、データグループ毎に、同じデータグループであったなら同じウェイに登録するために、登録したウェイとデータグループの対応を記憶し、一度、データグループと対応が取られたウェイについては、以降のロード・ストア命令で該データグループが指示されない限り、該ウェイを使用しないことと、
〔C〕前記一つ目のデータグループと同じデータグループに属する転送データを前記キャッシュメモリに登録するときには、ハードウェアがリプレースアルゴリズムに基づいて、前記一つ目のデータグループが割り当てられた前記最適なウェイの一つに登録することと
を備える
登録先ウェイの固定方法。 - 前記〔C〕は、
前記一つ目のデータグループとは異なる二つ目のデータグループに属する転送データを前記キャッシュメモリに登録するときには、前記最適なウェイの一つとは異なるいずれかのウェイに登録すること
を備える
請求項1記載の登録先ウェイの固定方法。 - 前記いずれかのウェイに登録することは、
前記最適なウェイの一つを登録先対象のウェイから除外することと、
前記最適なウェイの一つを除くn−1個のウェイの中から、所定のリプレースアルゴリズムに従って、登録先ウェイを選択することと
を備える
請求項2記載の登録先ウェイの固定方法。 - 前記登録先ウェイを選択することは、
LRU(Least Recently Used)アルゴリズムを用いて、前記n−1個のウェイの中から、最も古く使われたウェイを選択すること
を備える
請求項3記載の登録先ウェイの固定方法。 - 前記除外することは、
前記最適なウェイの一つが最も新しく使用されたように、前記LRUアルゴリズムのアクセス履歴を変更すること
を備え、
前記登録先ウェイを選択することは、
前記n−1個のウェイに、アクセス履歴が変更された前記最適なウェイの一つを加えたn個のウェイの中から、前記LRUアルゴリズムを用いて、最も古く使われたウェイを選択すること
を更に備える
請求項4記載の登録先ウェイの固定方法。 - 〔D〕前記最適なウェイの一つに対応付けられた一つ目のレジスタを設けること
を更に備え、
前記〔B〕は、
前記一つ目のレジスタに前記一つ目のデータグループを記憶することによって、前記最適なウェイの一つに前記一つ目のデータグループを割り当てること
を備える
請求項3〜5いずれか1項に記載の登録先ウェイの固定方法。 - 前記〔D〕は、
前記一つ目のレジスタが前記一つ目のデータグループを記憶済みであることを示す一つ目のバリッドデータを記憶する一つ目のバリッドメモリを設けること
を備え、
前記〔B〕は、
前記一つ目のレジスタに前記一つ目のデータグループを記憶するときに、前記一つ目のバリッドメモリに前記一つ目のバリッドデータを記憶すること
を更に備え、
前記除外することは、
前記一つ目のバリッドデータを参照することによって、前記最適なウェイの一つを登録先対象のウェイから除外すること
を備える
請求項6記載の登録先ウェイの固定方法。 - 前記〔B〕は、
前記最適なウェイの一つと同じウェイに、前記一つ目のデータグループとは異なる三つ目のデータグループを割り当てること
を更に備え、
前記〔C〕は、
前記三つ目のデータグループと同じデータグループに属する転送データを前記キャッシュメモリに登録するときには、前記三つ目のデータグループが割り当てられた前記最適なウェイの一つに登録すること
を更に備える
請求項7記載の登録先ウェイの固定方法。 - 前記〔D〕は、
前記最適なウェイの一つに対応付けられた二つ目のレジスタを設けること
を更に備え、
前記〔B〕は、
前記二つ目のレジスタに前記三つ目のデータグループを記憶することによって、前記最適なウェイの一つと同じウェイに前記三つ目のデータグループを割り当てること
を更に備える
請求項8記載の登録先ウェイの固定方法。 - 前記〔D〕は、
前記二つ目のレジスタが前記三つ目のデータグループを記憶済みであることを示す二つ目のバリッドデータを記憶する二つ目のバリッドメモリを設けること
を更に備え、
前記〔B〕は、
前記二つ目のレジスタに前記三つ目のデータグループを記憶するときに、前記二つ目のバリッドメモリに前記二つ目のバリッドデータを記憶すること
を更に備え、
前記除外することは、
前記最適なウェイの一つに対応付けられたレジスタが、前記一つ目のレジスタと前記二つ目のレジスタ以外に無い場合に、前記一つ目のバリッドデータと前記二つ目のバリッドデータと
を参照することによって、前記最適なウェイの一つを登録先対象のウェイから除外すること
を更に備える
請求項9記載の登録先ウェイの固定方法。 - 〔E〕n個のウェイのそれぞれに対応付けて、n個のレジスタを設けること
を更に備え、
前記〔B〕は、
前記最適なウェイの一つに対応付けられた一つ目のレジスタに前記一つ目のデータグループを記憶することによって、前記最適なウェイの一つに前記一つ目のデータグループを割り当てること
を備え、
前記〔C〕は、
前記一つ目のレジスタが占有されていること
を確認することと、
前記一つ目のレジスタを除くn−1個のレジスタの中で空いているものが有ること
を確認することと、
前記二つ目のデータグループに属する前記転送データを前記キャッシュメモリに登録するときには、前記最適なウェイの一つとは異なるいずれかのウェイであって、空いているレジスタに対応付けられた二つ目のウェイに登録することと
を更に備える
請求項2〜5いずれか1項に記載の登録先ウェイの固定方法。 - 前記〔B〕は、
前記二つ目のウェイに対応付けられた二つ目のレジスタに前記二つ目のデータグループを記憶することによって、前記二つ目のウェイに前記二つ目のデータグループを割り当てること
を更に備える
請求項11記載の登録先ウェイの固定方法。 - 〔F〕n個のウェイのいずれかに対応付けられたレジスタの集まりを設けること
を更に備え、
前記〔B〕は、
前記最適なウェイの一つに対応付けられた一つ目のレジスタに前記一つ目のデータグループを記憶することによって、前記最適なウェイの一つに前記一つ目のデータグループを割り当てること
を備え、
前記〔C〕は、
前記一つ目のデータグループとは異なる二つ目のデータグループに属する転送データを前記キャッシュメモリに登録するときには、
前記一つ目のレジスタが占有されていること
を確認することと、
前記一つ目のレジスタを除くレジスタの中で空いているものが有ること
を確認することと、
空いているレジスタのいずれかに対応付けられた二つ目のウェイに登録することと
を備える
請求項1記載の登録先ウェイの固定方法。 - 前記二つ目のウェイに登録することは、
n個のウェイ毎に、空いているレジスタの数を計数することと、
空いているレジスタの数が最も多いウェイを前記二つ目のウェイとすること
を備える
請求項13記載の登録先ウェイの固定方法。 - 前記〔B〕は、
前記二つ目のウェイに対応付けられた二つ目のレジスタに前記二つ目のデータグループを記憶することによって、前記二つ目のウェイに前記二つ目のデータグループを割り当てること
を更に備える
請求項13又は14記載の登録先ウェイの固定方法。 - 前記〔A〕は、
前記所定の命令の命令仕様にデータグループを定義し、命令の一部にデータグループを含めることによって、前記一つ目の転送データと前記二つ目の転送データに対して同一のデータグループを定めること
を備える
請求項1〜15いずれか1項に記載の登録先ウェイの固定方法。 - 所定の命令を実行するプロセッサコアと、
前記プロセッサコアが前記所定の命令を実行したときに転送される転送データを一時的に保持するキャッシュメモリと
を具備し、
前記プロセッサコアは、
キャッシュ中に常にキャッシングさせておきたい転送データに対しては、該転送データのロード・ストア命令中にデータグループを指示し、一つ目の命令を実行したときに転送される一つ目の転送データと、二つ目の命令を実行したときに転送される二つ目の転送データとが同じデータグループに属する場合には、前記一つ目の転送データと前記二つ目の転送データに対して同一のデータグループを定め、
前記キャッシュメモリは、
nを複数とし、n個のウェイを有するnウェイセットアソシアティブ方式であり、
リプレースアルゴリズムによりハードウェアがデータを記憶するのに最適と判断したウェイを最適なウェイとし、前記最適なウェイの一つに、一つ目のデータグループを割り当て、データグループ毎に、同じデータグループであったなら同じウェイに登録するために、登録したウェイとデータグループの対応を記憶し、一度、データグループと対応が取られたウェイについては、以降のロード・ストア命令で該データグループが指示されない限り、該ウェイを使用せず、
前記一つ目のデータグループと同じデータグループに属する転送データを登録するときには、ハードウェアがリプレースアルゴリズムに基づいて、前記一つ目のデータグループが割り当てられた前記最適なウェイの一つに登録する
プロセッサ。 - 前記キャッシュメモリは、
前記一つ目のデータグループとは異なる二つ目のデータグループに属する転送データを前記キャッシュメモリに登録するときには、前記最適なウェイの一つとは異なるいずれかのウェイに登録する
請求項17記載のプロセッサ。 - 前記キャッシュメモリは、
前記最適なウェイの一つを登録先対象のウェイから除外し、
前記最適なウェイの一つを除くn−1個のウェイの中から、所定のリプレースアルゴリズムに従って、登録先ウェイを選択する
請求項18記載のプロセッサ。 - 前記キャッシュメモリは、
前記登録先ウェイを選択するときに、LRUアルゴリズムを用いて、前記n−1個のウェイの中から、最も古く使われたウェイを選択する
請求項19記載のプロセッサ。 - 前記キャッシュメモリは、
前記除外するときに、前記最適なウェイの一つが最も新しく使用されたように、前記LRUアルゴリズムのアクセス履歴を変更し、
前記登録先ウェイを選択するときに、前記n−1個のウェイに、アクセス履歴が変更された前記最適なウェイの一つを加えたn個のウェイの中から、前記LRUアルゴリズムを用いて、最も古く使われたウェイを選択する
請求項20記載のプロセッサ。 - 前記キャッシュメモリは、
前記最適なウェイの一つに対応付けられた一つ目のレジスタを有し、
前記一つ目のレジスタに前記一つ目のデータグループを記憶することによって、前記最適なウェイの一つに前記一つ目のデータグループを割り当てる
請求項19〜21いずれか1項に記載のプロセッサ。 - 前記キャッシュメモリは、
前記一つ目のレジスタが前記一つ目のデータグループを記憶済みであることを示す一つ目のバリッドデータを記憶する一つ目のバリッドメモリを更に有し、
前記一つ目のレジスタに前記一つ目のデータグループを記憶するときに、前記一つ目のバリッドメモリに前記一つ目のバリッドデータを記憶し、
前記除外するときに、前記一つ目のバリッドデータを参照することによって、前記最適なウェイの一つを登録先対象のウェイから除外する
請求項22記載のプロセッサ。 - 前記キャッシュメモリは、
前記最適なウェイの一つと同じウェイに、前記一つ目のデータグループとは異なる三つ目のデータグループを割り当て、
前記三つ目のデータグループと同じデータグループに属する転送データを前記キャッシュメモリに登録するときには、前記三つ目のデータグループが割り当てられた前記最適なウェイの一つに登録する
請求項23記載のプロセッサ。 - 前記キャッシュメモリは、
前記最適なウェイの一つに対応付けられた二つ目のレジスタを更に有し、
前記二つ目のレジスタに前記三つ目のデータグループを記憶することによって、前記最適なウェイの一つと同じウェイに前記三つ目のデータグループを割り当てる
請求項24記載のプロセッサ。 - 前記キャッシュメモリは、
前記二つ目のレジスタが前記三つ目のデータグループを記憶済みであることを示す二つ目のバリッドデータを記憶する二つ目のバリッドメモリを更に有し、
前記二つ目のレジスタに前記三つ目のデータグループを記憶するときに、前記二つ目のバリッドメモリに前記二つ目のバリッドデータを記憶し、
前記除外するときには、前記最適なウェイの一つに対応付けられたレジスタが、前記一つ目のレジスタと前記二つ目のレジスタ以外に無い場合に、前記一つ目のバリッドデータと前記二つ目のバリッドデータとを参照することによって、前記最適なウェイの一つを登録先対象のウェイから除外する
請求項25記載のプロセッサ。 - 前記キャッシュメモリは、
n個のウェイのそれぞれに対応付けて、n個のレジスタを有し、
前記最適なウェイの一つに対応付けられた一つ目のレジスタに前記一つ目のデータグループを記憶することによって、前記最適なウェイの一つに前記一つ目のデータグループを割り当て、
前記一つ目のレジスタが占有されていることを確認し、
前記一つ目のレジスタを除くn−1個のレジスタの中で空いているものが有ることを確認し、
前記二つ目のデータグループに属する前記転送データを登録するときには、前記最適なウェイの一つとは異なるいずれかのウェイであって、空いているレジスタに対応付けられた二つ目のウェイに登録する
請求項18〜21いずれか1項に記載のプロセッサ。 - 前記キャッシュメモリは、
n個のウェイのいずれかに対応付けられたレジスタの集まりを有し、
前記最適なウェイの一つに対応付けられた一つ目のレジスタに前記一つ目のデータグループを記憶することによって、前記最適なウェイの一つに前記一つ目のデータグループを割り当て、
前記一つ目のデータグループとは異なる二つ目のデータグループに属する転送データを前記キャッシュメモリに登録するときには、
前記一つ目のレジスタが占有されていることを確認し、
前記一つ目のレジスタを除くレジスタの中で空いているものが有ることを確認し、
空いているレジスタのいずれかに対応付けられた二つ目のウェイに登録し、
前記二つ目のウェイに登録するときには、
n個のウェイ毎に、空いているレジスタの数を計数し、
空いているレジスタの数が最も多いウェイを前記二つ目のウェイとする
請求項17記載のプロセッサ。 - 前記プロセッサコアは、
前記所定の命令であって、命令仕様にデータグループが定義され、命令の一部にデータグループを含むものを実行することによって、前記一つ目の転送データと前記二つ目の転送データに対して同一のデータグループを定める
請求項17〜28いずれか1項に記載のプロセッサ。 - 請求項17〜29いずれか1項に記載のプロセッサを具備する情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269841A JP5245349B2 (ja) | 2007-10-17 | 2007-10-17 | 登録先ウェイの固定方法、プロセッサ、及び情報処理装置 |
US12/230,930 US8423719B2 (en) | 2007-10-17 | 2008-09-08 | Apparatus, processor and method of controlling cache memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007269841A JP5245349B2 (ja) | 2007-10-17 | 2007-10-17 | 登録先ウェイの固定方法、プロセッサ、及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009098933A JP2009098933A (ja) | 2009-05-07 |
JP5245349B2 true JP5245349B2 (ja) | 2013-07-24 |
Family
ID=40564648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007269841A Expired - Fee Related JP5245349B2 (ja) | 2007-10-17 | 2007-10-17 | 登録先ウェイの固定方法、プロセッサ、及び情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8423719B2 (ja) |
JP (1) | JP5245349B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8603340B2 (en) | 2008-04-15 | 2013-12-10 | Nanoh2O, Inc. | Hybrid nanoparticle TFC membranes |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10534731B2 (en) * | 2018-03-19 | 2020-01-14 | Micron Technology, Inc. | Interface for memory having a cache and multiple independent arrays |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0856798B1 (en) * | 1997-01-30 | 2004-09-29 | STMicroelectronics Limited | A cache system |
JP2000122968A (ja) | 1998-10-15 | 2000-04-28 | Nec Corp | 入出力キャッシュメモリ及びその制御方法 |
JP2001075864A (ja) * | 1999-09-02 | 2001-03-23 | Fujitsu Ltd | キャッシュ制御装置 |
KR100810781B1 (ko) * | 1999-12-17 | 2008-03-06 | 엔엑스피 비 브이 | 캐시 메모리를 구비한 데이터 프로세서 |
WO2002008911A1 (fr) * | 2000-07-24 | 2002-01-31 | Hitachi,Ltd | Systeme de traitement de donnees |
JP2002140234A (ja) * | 2000-11-02 | 2002-05-17 | Hitachi Ltd | キャッシュ装置 |
JP2002342163A (ja) * | 2001-05-15 | 2002-11-29 | Fujitsu Ltd | マルチスレッドプロセッサ用キャッシュ制御方式 |
JP3620473B2 (ja) * | 2001-06-14 | 2005-02-16 | 日本電気株式会社 | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 |
JP2004110240A (ja) | 2002-09-17 | 2004-04-08 | Mitsubishi Electric Corp | キャッシュメモリ装置 |
-
2007
- 2007-10-17 JP JP2007269841A patent/JP5245349B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-08 US US12/230,930 patent/US8423719B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8603340B2 (en) | 2008-04-15 | 2013-12-10 | Nanoh2O, Inc. | Hybrid nanoparticle TFC membranes |
US9254465B2 (en) | 2008-04-15 | 2016-02-09 | Lg Nanoh2O, Inc. | Hybrid nanoparticle TFC membranes |
Also Published As
Publication number | Publication date |
---|---|
US8423719B2 (en) | 2013-04-16 |
JP2009098933A (ja) | 2009-05-07 |
US20090106497A1 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5535361A (en) | Cache block replacement scheme based on directory control bit set/reset and hit/miss basis in a multiheading multiprocessor environment | |
US6816947B1 (en) | System and method for memory arbitration | |
US7321954B2 (en) | Method for software controllable dynamically lockable cache line replacement system | |
US20110219215A1 (en) | Atomicity: a multi-pronged approach | |
KR101402560B1 (ko) | 연산 처리 장치 | |
US8527708B2 (en) | Detecting address conflicts in a cache memory system | |
JPH1196074A (ja) | 交換アルゴリズム動的選択コンピュータシステム | |
JP2002373115A (ja) | 共有キャッシュメモリのリプレイスメント制御方法及びその装置 | |
JP2018005395A (ja) | 演算処理装置、情報処理装置および演算処理装置の制御方法 | |
CN104050032A (zh) | 用于有条件的屏障和急迫的屏障的硬件调度的系统和方法 | |
CN112148665B (zh) | 缓存的分配方法及装置 | |
JP2010033480A (ja) | キャッシュメモリおよびキャッシュメモリ制御装置 | |
CN115168248B (zh) | 支持simt架构的高速缓冲存储器及相应处理器 | |
US6560676B1 (en) | Cache memory system having a replace way limitation circuit and a processor | |
CN101390047A (zh) | 数据处理系统和用于预取数据和/或指令的方法 | |
US20100088473A1 (en) | Vector computer system with cache memory and operation method thereof | |
US6904465B2 (en) | Low latency inter-reference ordering in a multiple processor system employing a multiple-level inter-node switch | |
US10037278B2 (en) | Operation processing device having hierarchical cache memory and method for controlling operation processing device having hierarchical cache memory | |
US20140019690A1 (en) | Processor, information processing apparatus, and control method of processor | |
JP5245349B2 (ja) | 登録先ウェイの固定方法、プロセッサ、及び情報処理装置 | |
CA1279731C (en) | Cache memory with variable fetch and replacement schemes | |
US20110138130A1 (en) | Processor and method of control of processor | |
US6839806B2 (en) | Cache system with a cache tag memory and a cache tag buffer | |
US7406554B1 (en) | Queue circuit and method for memory arbitration employing same | |
JP2008009857A (ja) | キャッシュ制御回路およびプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5245349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |