WO2002008911A1 - Systeme de traitement de donnees - Google Patents

Systeme de traitement de donnees Download PDF

Info

Publication number
WO2002008911A1
WO2002008911A1 PCT/JP2000/004906 JP0004906W WO0208911A1 WO 2002008911 A1 WO2002008911 A1 WO 2002008911A1 JP 0004906 W JP0004906 W JP 0004906W WO 0208911 A1 WO0208911 A1 WO 0208911A1
Authority
WO
WIPO (PCT)
Prior art keywords
information
page
way
cache memory
reusability
Prior art date
Application number
PCT/JP2000/004906
Other languages
English (en)
Japanese (ja)
Inventor
Yasuhiko Saitou
Masahiro Kainaga
Original Assignee
Hitachi,Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi,Ltd filed Critical Hitachi,Ltd
Priority to PCT/JP2000/004906 priority Critical patent/WO2002008911A1/fr
Publication of WO2002008911A1 publication Critical patent/WO2002008911A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation

Abstract

L'invention concerne un système de traitement de données comprenant une table (15) d'informations de page permettant de concentrer les informations de page sur une page représentant un espace adresse d'un programme devant être exécuté; et une antémémoire (5) de type multivoie. Un champ (42) de spécification de voie permettant de spécifier une voie de l'antémémoire est ménagé dans chaque champ (40) d'informations de page dans la table d'informations de page. L'antémémoire sélectionne une voie orientée objet de remplissage dans l'antémémoire à partir des voies spécifiées par les champs de spécification de voie correspondant à la page d'adresse en remplaçant les information stockées en réponse à une absence d'informations dans l'antémémoire. Ainsi, un champ de spécification de voie peut être réglé de telle sorte que la voie de destination de stockage de la page qui contient les informations présentant une réutilisation spatiale élevée, puissent être différente de celle de la page qui contient les informations présentant une réutilisation faible. De ce fait, le remplacement des informations stockées en réponse à l'absence d'informations dans l'antémémoire, permet d'éliminer une anomalie, et les informations présentant une réutilisation relativement élevée sont exclues de l'antémémoire par les informations présentant une réutilisation relativement faible.
PCT/JP2000/004906 2000-07-24 2000-07-24 Systeme de traitement de donnees WO2002008911A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/004906 WO2002008911A1 (fr) 2000-07-24 2000-07-24 Systeme de traitement de donnees

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/004906 WO2002008911A1 (fr) 2000-07-24 2000-07-24 Systeme de traitement de donnees

Publications (1)

Publication Number Publication Date
WO2002008911A1 true WO2002008911A1 (fr) 2002-01-31

Family

ID=11736280

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/004906 WO2002008911A1 (fr) 2000-07-24 2000-07-24 Systeme de traitement de donnees

Country Status (1)

Country Link
WO (1) WO2002008911A1 (fr)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122506A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd コンパイラ装置
WO2005048112A1 (fr) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. Memoire cache et procede de commande de celle-ci
JP2009098933A (ja) * 2007-10-17 2009-05-07 Nec Corp 登録先ウェイの固定方法、プロセッサ、及び情報処理装置
JP2011081836A (ja) * 2010-12-20 2011-04-21 Panasonic Corp コンパイラ装置
WO2013098919A1 (fr) * 2011-12-26 2013-07-04 ルネサスエレクトロニクス株式会社 Dispositif de traitement de données
JPWO2013098919A1 (ja) * 2011-12-26 2015-04-30 ルネサスエレクトロニクス株式会社 データ処理装置
JP2016122474A (ja) * 2016-04-05 2016-07-07 ルネサスエレクトロニクス株式会社 データ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194564A (ja) * 1986-02-21 1987-08-27 Nec Corp キヤツシユメモリ置換方式
JPH0449446A (ja) * 1990-06-19 1992-02-18 Nec Corp 複数キャッシュ制御方式
JPH08212135A (ja) * 1995-02-06 1996-08-20 Hitachi Ltd 情報処理装置
EP0856797A1 (fr) * 1997-01-30 1998-08-05 STMicroelectronics Limited Système d'antémémoire pour des processus concurrents

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62194564A (ja) * 1986-02-21 1987-08-27 Nec Corp キヤツシユメモリ置換方式
JPH0449446A (ja) * 1990-06-19 1992-02-18 Nec Corp 複数キャッシュ制御方式
JPH08212135A (ja) * 1995-02-06 1996-08-20 Hitachi Ltd 情報処理装置
EP0856797A1 (fr) * 1997-01-30 1998-08-05 STMicroelectronics Limited Système d'antémémoire pour des processus concurrents

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NEC Gihou, Vol.48, No. 8, 11 September, 1995, Hiroki MACHIDA et al., "V850 Family muke Kouseinou C Complier CA850", pages 42 to 47, *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005122506A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd コンパイラ装置
WO2005048112A1 (fr) * 2003-11-12 2005-05-26 Matsushita Electric Industrial Co., Ltd. Memoire cache et procede de commande de celle-ci
US7502887B2 (en) 2003-11-12 2009-03-10 Panasonic Corporation N-way set associative cache memory and control method thereof
JP2009098933A (ja) * 2007-10-17 2009-05-07 Nec Corp 登録先ウェイの固定方法、プロセッサ、及び情報処理装置
JP2011081836A (ja) * 2010-12-20 2011-04-21 Panasonic Corp コンパイラ装置
WO2013098919A1 (fr) * 2011-12-26 2013-07-04 ルネサスエレクトロニクス株式会社 Dispositif de traitement de données
JPWO2013098919A1 (ja) * 2011-12-26 2015-04-30 ルネサスエレクトロニクス株式会社 データ処理装置
US9495299B2 (en) 2011-12-26 2016-11-15 Renesas Electronics Corporation Data processing device utilizing way selection of set associative cache memory based on select data such as parity data
JP2016122474A (ja) * 2016-04-05 2016-07-07 ルネサスエレクトロニクス株式会社 データ処理装置

Similar Documents

Publication Publication Date Title
CA2097540A1 (fr) Acces a des donnees eloignees dans une memoire repartie
CA2505610A1 (fr) Gestion amelioree de la memoire pour applications en temps reel
WO1999059070A3 (fr) Circuit de traitement de donnees dote d'une antememoire
WO1996006390A3 (fr) Antememoire a 2 voies associative par fichiers
ATE335334T1 (de) Vlan tabellenverwaltungssystem in hardwarebasierten paketvermittlungsstellen für speichereffizientes auslesen und einschreiben
EP0319647A3 (fr) Microprocesseur avec antémémoire sur puce et avec mémoire tampon de traduction d'adresses
EP0381167A3 (fr) Procédé de gestion de mémoires virtuelles multiples divisées en familles
CN103778120B (zh) 全局文件标识生成方法、生成装置及相应的分布式文件系统
CA2357085A1 (fr) Methode de mise a jour de cache et systeme de controle de mise a jour de cache employant un cache sans blocage
WO2002008911A1 (fr) Systeme de traitement de donnees
WO2003052577A3 (fr) Systeme de memoire cache et procede associe
CA2277905A1 (fr) Carte a circuit integre sans contact
AU3015101A (en) Portable data carrier provided with access protection by rendering messages unfamiliar
CN101425094B (zh) 一种改变容器窗口的方法和装置
WO2001095148A3 (fr) Systeme d'indexage de documents
WO1999024910B1 (fr) Calcultateurs de remplissage directionnels opposes dans un processeur graphique
EP0261650A3 (fr) Système pour caisses enregistreuses électroniques à accès plus rapide au fichier des prix
WO2003071419A3 (fr) Chemin rapide permettant d'effectuer des operations de donnees
CA2117506A1 (fr) Mecanisme d'addition d'adresses de retour pour systeme de traitement parallele
CA2012318A1 (fr) Systeme microprocesseur a espace adresse elargi
TW267222B (en) Improved method and system of addressing
EP1324202A3 (fr) Dispositif et procédé de traitement d'information
CN102685003A (zh) 数据交换设备及回读方法
CN103823762B (zh) 存储器随机查表方法、装置和系统
EP0787326B1 (fr) Systeme et procede de traitement de donnees de memoire et systeme de telecommunications comprenant ce systeme de traitement

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 514546

Kind code of ref document: A

Format of ref document f/p: F