JPS62194564A - キヤツシユメモリ置換方式 - Google Patents
キヤツシユメモリ置換方式Info
- Publication number
- JPS62194564A JPS62194564A JP61037665A JP3766586A JPS62194564A JP S62194564 A JPS62194564 A JP S62194564A JP 61037665 A JP61037665 A JP 61037665A JP 3766586 A JP3766586 A JP 3766586A JP S62194564 A JPS62194564 A JP S62194564A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- command
- level
- replacement
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はキャッシュメモリの置換えアルゴリズムに関し
、特に大量データの移送時における置換えアルゴリズム
の変更に関する。
、特に大量データの移送時における置換えアルゴリズム
の変更に関する。
(従来の技術)
従来から、ブロック転送を行うキャッシュメモリのレベ
ル指定は一般にLR,Uと云われる置換えアルゴリズム
により指定されている。
ル指定は一般にLR,Uと云われる置換えアルゴリズム
により指定されている。
従って、この置換えアルゴリズムを笑現させる機能を有
する置換えレベル指示回路の出力により、ブロック転送
を行うキャッシュメモリのレベルを指定していた。
する置換えレベル指示回路の出力により、ブロック転送
を行うキャッシュメモリのレベルを指定していた。
(発明が解決しようとする問題点)
上述し7=(LH,Uと云う置換えアルゴリズムは、最
近使用されたデータの最も使用される確率が扁いことを
前提にしているため、キャッシュメモリに格納しても、
以降、使用されないことが判明しているデータを取扱う
とキャツシュヒツト掲をさげてしまう。
近使用されたデータの最も使用される確率が扁いことを
前提にしているため、キャッシュメモリに格納しても、
以降、使用されないことが判明しているデータを取扱う
とキャツシュヒツト掲をさげてしまう。
大量データを主記憶上で移送する場合には、運、読アド
レスのデータが移送されるので、ブロツク転送によるキ
ャッシュメモリへのデータ格納時に、同一ブロックのデ
ータはキャツシュヒツトするものと期待される。従って
、キャッシュメモリの使用が有利であるが、移送後のキ
ャッシュメモリ上のデータ、すなわち移送前の主記憶読
出しアドレスによって登録され之データに、以降、使用
されないことが判明しており、キャツシュヒツト率をさ
げてしまうと云う欠点がある。
レスのデータが移送されるので、ブロツク転送によるキ
ャッシュメモリへのデータ格納時に、同一ブロックのデ
ータはキャツシュヒツトするものと期待される。従って
、キャッシュメモリの使用が有利であるが、移送後のキ
ャッシュメモリ上のデータ、すなわち移送前の主記憶読
出しアドレスによって登録され之データに、以降、使用
されないことが判明しており、キャツシュヒツト率をさ
げてしまうと云う欠点がある。
特に、キャッシュメモリ容量と同様であるか、あるい(
1キャッシュメモリ容量以上の盆のデータを移送すると
、キャッシュメモリが移送データによってクリアされて
しまうことになると云う欠点がある。
1キャッシュメモリ容量以上の盆のデータを移送すると
、キャッシュメモリが移送データによってクリアされて
しまうことになると云う欠点がある。
本発明の目的は、置換えレベル指示回路fc有するキャ
ッシュメモリにおいてキャッシュメモリを索引するコマ
ンドに対して特定コマンドを解読し、ブロック転送を起
こしたコマンドが上記特定コマンドであると解読されな
い場合には、置換えレベル指示回路の出力をブロック転
送レベルとして選択し、上記特定コマンドであると解読
されt場合には特定レベルをブロック転送を行うレベル
として選択することにより上記欠点を除去し、キャツシ
ュヒツト率をさげることがないように構成し之キャッシ
ュメモリ置換方式を提供することにある。
ッシュメモリにおいてキャッシュメモリを索引するコマ
ンドに対して特定コマンドを解読し、ブロック転送を起
こしたコマンドが上記特定コマンドであると解読されな
い場合には、置換えレベル指示回路の出力をブロック転
送レベルとして選択し、上記特定コマンドであると解読
されt場合には特定レベルをブロック転送を行うレベル
として選択することにより上記欠点を除去し、キャツシ
ュヒツト率をさげることがないように構成し之キャッシ
ュメモリ置換方式を提供することにある。
(間融点を解決するための手段)
本発明によるキャッシュメモリ置換方式は置換えレベル
指示回路と、解読器と、セレクタとを具備して構成した
ものである。
指示回路と、解読器と、セレクタとを具備して構成した
ものである。
置換えレベル指示回路は、主記憶装置より複数レベルか
ら成るキャッシュメモリへブロック転送するレベルを置
換えアルゴリズムに従って指示するためのものである。
ら成るキャッシュメモリへブロック転送するレベルを置
換えアルゴリズムに従って指示するためのものである。
解読器は、キャッシュメモリを索引するコマンドに対し
て特定コマンドを解読する友めのものである。
て特定コマンドを解読する友めのものである。
セレクタは、ブロック転送を起こし九コマンドが特定コ
マンドであると解茨されない場合には置換えレベル指示
回路の出力を選択し、特定コマンドであると解読された
場合には特定レベルをブロック転送のレベルとして選択
するためのものである。
マンドであると解茨されない場合には置換えレベル指示
回路の出力を選択し、特定コマンドであると解読された
場合には特定レベルをブロック転送のレベルとして選択
するためのものである。
(実 施 例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明によるキャッシュメモ’J [換方式
を実現する一実施例を示すブロック図である。第1図に
おいて、1はAA/DA部、2は置換えレベル指示回路
、3(2アドレスレジスタ、4はコマンドレジスタ、5
は解読器、6はレベルレジスタ、7はセレクタである。
を実現する一実施例を示すブロック図である。第1図に
おいて、1はAA/DA部、2は置換えレベル指示回路
、3(2アドレスレジスタ、4はコマンドレジスタ、5
は解読器、6はレベルレジスタ、7はセレクタである。
第1図は、キャッシュメモリの主構成であるアドレスお
よびデータを登録するAA/r)A部1に対し、ブロッ
ク転送レベルを指示する信号線8の内容を決定する論理
を実現したものである。
よびデータを登録するAA/r)A部1に対し、ブロッ
ク転送レベルを指示する信号線8の内容を決定する論理
を実現したものである。
通常、誼換えアルゴリズムを実現する機能を有する置良
えレベル指示回路2の出力は、セレクタ7を介して・信
号線8の内容としてブロック転送のレベルを指示してい
る。しかし、大量のデータを主記憶上で移送する場合に
はレベルレジスタ6の値をブロック転送するレベルとす
るため、キャッシュメモリを索引するコマンドを特定コ
マンドとしてコマンドレジスタ4へ格納する。コマンド
レジスタ4へ格納されtコマンドに対し、特定コマンド
を解読する几めの解読器5が特定コマンドを解フすると
、セレクタ7に作用して信号線8へ送出されるべきレベ
ルレジスタ6の出力を選択させる。
えレベル指示回路2の出力は、セレクタ7を介して・信
号線8の内容としてブロック転送のレベルを指示してい
る。しかし、大量のデータを主記憶上で移送する場合に
はレベルレジスタ6の値をブロック転送するレベルとす
るため、キャッシュメモリを索引するコマンドを特定コ
マンドとしてコマンドレジスタ4へ格納する。コマンド
レジスタ4へ格納されtコマンドに対し、特定コマンド
を解読する几めの解読器5が特定コマンドを解フすると
、セレクタ7に作用して信号線8へ送出されるべきレベ
ルレジスタ6の出力を選択させる。
従って、キャッシュメモリを索引する場合にコマンドと
して特定コマンドを使うことにより、ブロック転送する
キャッシュメモリのレベルを通常の置換えレベル指示回
路2の出力ではなく、レベルレジスタ6の出力、すなわ
ち固定されたレベルとすることができる。
して特定コマンドを使うことにより、ブロック転送する
キャッシュメモリのレベルを通常の置換えレベル指示回
路2の出力ではなく、レベルレジスタ6の出力、すなわ
ち固定されたレベルとすることができる。
すなわち、7持定コマンドを使用するとキャッシュメモ
リのルーベル分の容量、例えば16レベル構成のキャッ
シュメモリであれば1/16の容量しか使用されないこ
とになる。
リのルーベル分の容量、例えば16レベル構成のキャッ
シュメモリであれば1/16の容量しか使用されないこ
とになる。
(発明の効果)
以上説明し友ように本発明は、天竜のデータを主記憶上
で移送する場合に上記特定コマンドヲ使用し、キャッシ
ュメモリの容ieルベル分に限定することにより、キャ
ッシュメモリにブロック転送して格納しても、以降、使
用されないデータによって置換されてしまうキャッシュ
メモリの容量をルベル分に限定させ、キャッシュメモリ
のヒツト率を高めることができると云う効果がある。
で移送する場合に上記特定コマンドヲ使用し、キャッシ
ュメモリの容ieルベル分に限定することにより、キャ
ッシュメモリにブロック転送して格納しても、以降、使
用されないデータによって置換されてしまうキャッシュ
メモリの容量をルベル分に限定させ、キャッシュメモリ
のヒツト率を高めることができると云う効果がある。
第1図は、本発明によるキャッシュメモリ置換方式の一
実施例を示すブロック図である。 1・・・AA/DA部 2・・・置換えレベル指示回路 3・・・アドレスレジスタ 4・・・コマンドレジスタ 5・・・解読器6・・・
レベルレジスタ 7・・・セレクタ8・・・信号線 才1図
実施例を示すブロック図である。 1・・・AA/DA部 2・・・置換えレベル指示回路 3・・・アドレスレジスタ 4・・・コマンドレジスタ 5・・・解読器6・・・
レベルレジスタ 7・・・セレクタ8・・・信号線 才1図
Claims (1)
- 主記憶装置より複数レベルから成るキャッシュメモリへ
ブロック転送するレベルを置換えアルゴリズムに従つて
指示するための置換えレベル指示回路と、前記キャッシ
ュメモリを索引するコマンドに対して特定コマンドを解
読するための解読器と、前記ブロック転送を起こしたコ
マンドが前記特定コマンドであると解読されない場合に
は前記置換えレベル指示回路の出力を選択し、前記特定
コマンドであると解読された場合には特定レベルを前記
ブロック転送のレベルとして選択するためのセレクタと
を具備して構成したことを特徴とするキャッシュメモリ
置換方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61037665A JPS62194564A (ja) | 1986-02-21 | 1986-02-21 | キヤツシユメモリ置換方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61037665A JPS62194564A (ja) | 1986-02-21 | 1986-02-21 | キヤツシユメモリ置換方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62194564A true JPS62194564A (ja) | 1987-08-27 |
Family
ID=12503926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61037665A Pending JPS62194564A (ja) | 1986-02-21 | 1986-02-21 | キヤツシユメモリ置換方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62194564A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002008911A1 (fr) * | 2000-07-24 | 2002-01-31 | Hitachi,Ltd | Systeme de traitement de donnees |
-
1986
- 1986-02-21 JP JP61037665A patent/JPS62194564A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002008911A1 (fr) * | 2000-07-24 | 2002-01-31 | Hitachi,Ltd | Systeme de traitement de donnees |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4059850A (en) | Memory system word group priority device with least-recently used criterion | |
JP2001216194A (ja) | 演算処理装置 | |
US6366978B1 (en) | Cache memory | |
JPH04242848A (ja) | 走行モード別キャッシュメモリ制御方式 | |
US4608671A (en) | Buffer storage including a swapping circuit | |
JPS62194564A (ja) | キヤツシユメモリ置換方式 | |
US4089051A (en) | Alternative direct and indirect addressing | |
JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
JP2001216193A (ja) | キャッシュ機構およびキャッシュ機構の動作制御方法 | |
JPS62120555A (ja) | キヤツシユメモリの置換レベル指示回路 | |
JPH04369061A (ja) | キャッシュメモリの制御方式 | |
JPH0291744A (ja) | キャッシュメモリシステム | |
JPS62276646A (ja) | キヤツシユメモリ置換方式 | |
JPH01205250A (ja) | キャッシュメモリの制御方法 | |
JP2640104B2 (ja) | データ転送装置 | |
JPH103426A (ja) | キャッシュメモリ装置 | |
JPS62120556A (ja) | キヤツシユメモリの置換レベル指示回路 | |
JPH04288647A (ja) | キャッシュメモリにおける置き換え制御装置 | |
JPH0467229A (ja) | マイクロプロセッサおよびメモリシステム | |
JPS61267873A (ja) | デ−タ処理装置 | |
JPS61262849A (ja) | 情報処理装置 | |
JPS60151747A (ja) | マイクロプログラム制御装置 | |
JPH0877067A (ja) | キャッシュメモリ制御装置 | |
JPS5837747A (ja) | 命令読出専用バツフア記憶装置 | |
JPS6375927A (ja) | バツフア制御方式 |