JPH1196074A

JPH1196074A - 交換アルゴリズム動的選択コンピュータシステム

Info

Publication number: JPH1196074A
Application number: JP10200576A
Authority: JP
Inventors: Deii Gaizaa Burain; ブライン・ディー・ガイザー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1997-07-22
Filing date: 1998-07-15
Publication date: 1999-04-09
Also published as: US6223256B1

Abstract

(57)【要約】【課題】メモリ階層中のより低いレベルからフェッチ
された項目をキャッシュから除去し、かつ、この項目の
選択を交換アルゴリズムで決定して、キャッシュにおけ
るヒットとミスの比率を改善すること。【解決手段】キャッシュメモリ１１４中に入力すべき
項目が、第１値及び第２値を含む少なくとも二つの可能
な値を有する関連するクラス属性１１２を備える。キャ
ッシュメモリ１１４が、第１項目が第１値を有する関連
するクラス属性１１２を有する場合に、第１項目をキャ
ッシュメモリ１１４中に配置する第１交換アルゴリズム
を使用する。また、キャッシュメモリ１１４は、第２項
目が第２値を有する関連するクラス属性１１２を有する
場合に、第２項目をキャッシュメモリ１１４中に配置す
る第２交換アルゴリズムを使用する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、キャッシュメモリ
におけるヒット率を改善する交換アルゴリズム動的選択
コンピュータシステムに関し、特に、メモリ階層中のよ
り低いレベルからフェッチされた項目をキャッシュメモ
リから除去し、かつ、この項目の選択を交換アルゴリズ
ムで決定する交換アルゴリズム動的選択コンピュータシ
ステムに関する。

【０００２】

【従来の技術】従来、コンピュータシステムは、メモリ
システムの多重レベル階層を使用している。階層の最も
高いレベルでは、比較的処理速度が速い小容量のメモリ
を備えている。また、階層の最も低いレベルでは、比較
的処理速度が遅い低コストの大容量のメモリを備えてい
る。一般的に階層はキャッシュメモリ（適宜、キャッシ
ュと略称する）である小容量の高速メモリを有してい
る。キャッシュは、プロセッサ集積回路内に物理的に組
み込まれるか、又は、速度のためにプロセッサの近くに
配置されている。個別の命令キャッシュ及びデータキャ
ッシュを備えている。複数レベルのキャッシュを備える
場合もある。メモリ階層中のより低いレベルからフェッ
チされた項目は、一般的にキャッシュから項目を除去
（交換）する。除去すべき項目の選択は、交換アルゴリ
ズムによって決定される。

【０００３】メモリ階層の目的は、平均メモリアクセス
時間を短縮することである。メモリ階層は、メモリから
要求される高い割合の項目が要求された際に、階層の最
も高いレベル（最も短い待ち時間を有するレベル）中に
存在する場合にのみコスト効率が良くなる。プロセッサ
がキャッシュに項目を要求し、かつ、項目がキャッシュ
中に存在する場合がイベントはキャッシュヒットであ
る。プロセッサがキャッシュに項目を要求し、かつ、項
目がキャッシュ中に存在しない場合のイベントがキャッ
シュミスである。このキャッシュミスの場合、要求され
た項目は、メモリ階層のより低いレベル（より長い待ち
時間）から取り出される。この場合、処理性能に大きな
影響を及ぼすことがある。平均メモリアクセス時間によ
って、キャッシュのヒットとミスの比率を改善し、この
ミスに対する時間不利を低減して、ヒットに要する時間
を短縮することが可能になる。

【０００４】項目は、再びすぐ参照される可能性がある
場合にのみキャッシュ中に配置されることが理想的であ
る。この特性を有する項目は、ローカリティを有すると
称されるものである。全部又は全く再使用を有しない項
目は、キャッシュを「汚染(pollute)」し、キャッシュ
中に配置されないことが理想的である。ローカリティに
は、時間的ローカリティと空間的ローカリティの二つの
タイプがある。時間的ローカリティでは、全く同じ項目
が再度かつ直ちに参照される場合がある。空間的ローカ
リティは、最近参照された項目のアドレスに近いアドレ
スを有する項目が再度かつ直ちに参照される場合があ
る。例えば、連続的なデータストリーム及び連続的な命
令ストリームは、一般的に高い空間的ローカリティを有
し、時間的ローカリティをほとんど有しない。データス
トリームは度々時間的ローカリティ及び空間的ローカリ
ティの混合ローカリティを有する。したがって、本質的
にランダム又は連続的であるデータストリームのセクシ
ョンが長期間の参照のために良い候補の項目を、キャッ
シュから除去するため、その処理性能が低下する。一般
的に、キャッシュとメモリ階層との次の、より低いレベ
ルとの間で転送されるメモリの最小量がラインであり、
また、ブロック又はページと称されることもある。一般
的に、空間的ローカリティは、転送単位（ライン、ブロ
ック、ページ）のサイズを大きくすることによって調整
される。更に、データストリームが連続的である場合、
事前取出しにも使用される。キャッシュラインのサイズ
には制限があり、事前取出しはキャッシュから直ちに再
使用されるラインを除去する。

【０００５】キャッシュがデータと共にラインアドレス
全体を記憶し、かつ、任意のラインがキャッシュ中の任
意の場所に配置できる場合のキャッシュが、フルアソシ
アティブキャッシュである。しかしながら、任意のライ
ンがキャッシュ中の任意の場所に配置できる大きいキャ
ッシュの場合、エントリがキャッシュ中にあるかどうか
（及びキャッシュ中のどこにあるか）を迅速に決定する
ために必要とされるハードウェアは、その規模が極めて
大きく、かつ、高価である。大きいキャッシュの場合、
より処理を速く、かつ、スペースを節約する代替方法
は、（索引と呼ばれる）アドレスのサブセットを使用し
て、キャッシュ内のライン位置を指定する。次に、タグ
と称される各物理アドレスの上位ビットの残りの組をデ
ータと共に記憶することである。索引を有するキャッシ
ュでは、特定のアドレスを有する項目は、索引によって
指定されたキャッシュ内の一つの場所（ラインの組）に
のみ配置できる。所与のアドレスの索引がサブセット中
の一つのラインに正確にマップするようになされている
場合のキャッシュが、直接マップキャッシュである。一
般的に、大きい直接マップキャッシュでは、同じサイズ
の結合キャッシュに対してキャッシュヒットのアクセス
時間がより短くなる。しかしながら、直接マップキャッ
シュでは、メモリの多数のラインが直接マップキャッシ
ュ中の各使用可能なスペースにマップするため、同一サ
イズの結合キャッシュに対してキャッシュミスの確率が
より高くなる。索引がサブセット中の複数のラインにマ
ップする場合のキャッシュがセットアソシアティブキャ
ッシュである。アドレスの全部又は一部は、アドレス空
間をセットに分割するセット索引を与えるようにハッシ
ュされる。直接マップキャッシュの場合、各ラインは一
つの場所にのみ配置されるため、交換用のアルゴリズム
は不要である。一般的に、直接マップキャッシュ以外の
全てのキャッシュは、交換用のアルゴリズムを必要とす
る。すなわち、索引がキャッシュセット中のメモリの複
数のラインにマップする場合、交換すべきラインを選択
しなければならない。

【０００６】一般的に、メモリはワード（例えば、ワー
ド当たり３２ビット）に編成され、また、ラインは、複
数のワード（例えば、ライン当たり１６ワード）であ
る。主メモリも、一般的にページ当たり多数のラインを
有するページ（ブロック又はセグメント）に分割され
る。現在の多数のコンピュータメモリアーキテクチャで
は、ＣＰＵは、ハードウェアとソフトウェアの組合せに
よって主メモリにアクセスする物理アドレスに変換され
る仮想アドレスを生成する。仮想アドレスのグループ
は、各ページに動的に割り当てられる。仮想メモリ（ペ
ージング又はセグメンテーション）は、仮想アドレスを
物理アドレスに変換するページテーブルのデータ構造を
必要とする。一般的に、ページテーブルエントリ（ＰＴ
Ｅ）は、複数のアドレスを有している。ＰＴＥは、書込
み保護、使用許可及びオペレーティングシステムにとっ
て有用な多数の他の状態ビット及び属性ビットに関する
情報を有している。アドレス変換時間を短縮するため
に、コンピュータは、通常変換索引バッファ（ＴＬＢ）
と称されるアドレス変換に割り当てられた特殊な結合キ
ャッシュを使用する。ＴＬＢエントリはキャッシュエン
トリであり、タグはページの仮想アドレスの高位ビット
であり、データ部分は、物理ページアドレス＋ＰＴＥ中
に記憶された追加の状態ビット及び属性ビットである。

【０００７】キャッシュミスの場合、一般的にキャッシ
ュ中の一つのラインが新たに要求されたラインと入れ替
わる。直接マップキャッシュの場合、一つの固定の場所
において新しいラインが他のラインに代替される。フル
アソシアティブキャッシュの場合、交換すべきキャッシ
ュ中のラインを決定する交換アルゴリズムが必要であ
る。セットアソシアティブキャッシュの場合、交換すべ
きキャッシュ中のラインを決定する交換アルゴリズムが
必要となる。フルアソシアティブキャッシュ及びセット
アソシアティブキャッシュ中で交換すべきラインを決定
する交換アルゴリズムは、一般的に、どのラインが最近
使用されることが最も少ないかなどの動作時履歴データ
に基づいたものである。又は、交換アルゴリズムは、頻
繁に使用されることが最も少ないものに関する履歴デー
タに基づく場合もある。他の代替例としては、先入れ先
出し（ＦＩＦＯ）、疑似ランダム交換がある。以下に説
明するように、いくつかのラインを一回記憶し、次に、
それらを適所にロックする（それらを交換しない）交換
アルゴリズムを備えることが有利である。

【０００８】コンピュータシステムでは、あるアプリケ
ーションが他のアプリケーションよりも高い優先度を有
している。したがってキャッシュヒット率の改善又はキ
ャッシュヒットの保証がいくつかのアプリケーションに
とって他のアプリケーションよりもより重要になる。同
様に、いくつかのデータが他のデータよりも重要又は重
大になる。特に、他のアプリケーションがその結果より
遅く動作する場合でも、いくつかのアプリケーションの
保証された一定の応答時間が重大になる。例えば、いく
つかの時間重大制御アプリケーションは、一般的なキャ
ッシュを使用することが出来ない。すなわち、イベント
が発生し、かつ、ソフトウェアが最小の、又は、既知の
一定の（決定的）時間内に応答する必要がある場合、重
大なコード又はデータがキャッシュ中に存在しない有限
の場合が常にあるため、一般的なキャッシュを使用する
ことが出来ない。いくつかのシステムでは、キャッシュ
の速度を有する別個のメモリ構造又はバッファが備えら
れているが、これは特定の組のライン又はページに割り
当てられる。したがって、除去はできない。他のシステ
ムでは、キャッシュ中のコードの重大な部分を保持する
ためにキャッシュのセクション又はキャッシュ中の特定
のラインがロックされる。例えば、ＩｎｔｅｌＰｅｎ
ｔｉｕｍＰｒｏ／プロセッサは、頻繁に使用されるペ
ージがＴＬＢから除去されるのを防ぐ機構を備えるＰａ
ｇｅ−Ｇｌｏｂａｌ−Ｅｎａｂｌｅ（ＰＧＥ）フラグを
ページテーブルエントリ中に有している。Ｃｙｒｉｘ
ＭｅｄｉａＧＸプロセッサは、重大なグラフィックスデ
ータ及びエミュレーションルーチン用のキャッシュのロ
ックされたセクション、及びデータをロックされたセク
ションとの間で転送する拡張命令セットを備えている。

【０００９】使用交換アルゴリズムを有するフルアソシ
アティブキャッシュ及びセットアソシアティブキャッシ
ュは、時間的ローカリティを有するラインに対して良好
に動作する。しかしながら、高い空間的ローカリティ及
び低い時間的ローカリティを有するデータストリーム又
は命令ストリームは、最少最近使用交換アルゴリズムを
有する結合キャッシュを完全に除去する。

【００１０】混合ローカリティを有するデータストリー
ムのキャッシュヒット率を改善する一つの手法は、Ｇ．
Ｋｕｒｐａｎｅｋ氏他の「PA7200:A PA-RISK Processor
with Integrated High Performance MP Bus Interfac
e」、COMPCON Digest of Papers、１９９４年２月、３
７５〜３８２ページに記載されている。このＧ．Ｋｕｒ
ｐａｎｅｋ氏の手法では、メモリから要求されたライン
は、まず、アシストキャッシュと称される補助フルアソ
シアティブキャッシュ中に先入れ先出し（ＦＩＦＯ）順
序でロードされる。「空間的ローカリティ」ヒントはデ
ータが空間的ローカリティを示し、かつ、時間的ローカ
リティを示さないことをロード命令及び記憶命令中で指
定する。アシストキャッシュ中のデータラインが除去さ
れたとき、ラインが空間的ローカリティヒントを含んで
いる場合、ラインは主メモリ中に戻され、主キャッシュ
へ移動されない。ラインは、空間的ローカリティヒント
が存在しない場合にのみ主キャッシュへ向けられる。

【００１１】混合ローカリティを有するデータストリー
ムのキャッシュヒット率を改善する代替手法は、Ｊ．
Ａ．Ｒｉｖｅｒｓ氏他の「Reducing Conflicts in Dire
ct-Mapped Caches With A Temporality-Based Desig
n」、Proceedings of the 1996 International Confere
nce on Parallel Processing，Ｖｏｌ．１，１５４〜１
６３ページに記載されている。このＲｉｖｅｒｓ氏の手
法では、非時間的（ＮＴ）バッファと称される別個の補
助キャッシュを備えている。メモリから要求されたブロ
ックは、まず、主キャッシュ中に配置される。次に、主
キャッシュ中の各ブロックは、主キャッシュ中での、そ
の処理期間、各ブロックの部分が再び参照されないかを
確認するために監視される。ブロック内のワードが再使
用されない場合、ブロックは、非時間的（ＮＴ）である
場合にタグが付与される。データの要求が主キャッシュ
中のミス及び二次キャッシュ中のヒットとなり、かつ、
ＮＴビットが参照されるブロックに対して設定される場
合、ブロックは主キャッシュに代えてＮＴバッファ中に
配置される。したがって、ブロックは、実行中に監視さ
れ、非時間的ローカリティを示すブロックが二回目に主
キャッシュ中に配置されることがなくなる。

【００１２】Ｋｕｒｐａｎｅｋ氏の手法も、Ｒｉｖｅｒ
ｓ氏の手法も、再使用のより高い確率を有する主キャッ
シュからラインを除去する低い時間的ローカリティの確
率が低下する。しかしながら、Ｋｕｒｐａｎｅｋ氏の手
法及びＲｉｖｅｒｓ氏の手法は、追加のハードウェアキ
ャッシュ構造を必要とする。混合ローカリティを有する
データストリームのキャッシュ性能を更に改善する必要
がある。空間的キャッシュロックを実施する方法を更に
改善する必要がある。特に、キャッシュされる項目の異
なるクラスに対して異なる交換アルゴリズムを有するキ
ャッシュが必要である。

【００１３】

【発明が解決しようとする課題】このように上記従来例
は、その改善が必要である。本発明は、このような従来
の技術における課題を解決するものであり、メモリ階層
中のより低いレベルからフェッチされた項目をキャッシ
ュから除去（交換）し、かつ、この項目の選択を交換ア
ルゴリズムで決定して、キャッシュにおけるヒットとミ
スの比率を改善できる交換アルゴリズム動的選択コンピ
ュータシステムの提供を目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、本発明の交換アルゴリズム動的選択コンピュータシ
ステムにおける種々の用途に対して、キャッシュ性能の
最適化における多大なフレキシビリティを与えるキャッ
シュシステムの多数の例示的な実施形態について説明す
る。各例示的な実施形態では、キャッシュすべき項目
は、対応するクラス属性を有する。各クラス属性は、異
なる対応する交換アルゴリズムを有する。キャッシュ
は、セクションに論理的に分割される。キャッシュ論理
セクションは、対応するクラスに割り当てられるか、又
は、セクション又はクラスは、多数のクラスに対応する
いくつかのセクションを有する階層の形でランク付けさ
れる。例えば、各セクションが単一のクラスに割り当て
られるキャッシュの場合、一つのセクションは、時間重
大コード又はデータに対してロックを与え、他のセクシ
ョンは、いずれのラインが最近使用されることが、最も
少ないかに基づく交換を有する時間的ローカリティのコ
ード又はデータに対してキャッシュスペースを与える。
また、他のセクションは、先入れ先出しアルゴリズムに
基づいてラインを交換する交換アルゴリズムを有する空
間的ローカリティを有するコード又はデータに対してキ
ャッシュスペースを与える。あるいは、複数のクラスが
同じセクションにマップし、また、異なる交換アルゴリ
ズムがキャッシュ内の異なる統計的交換分布を制御する
ように特定のクラスが完全に重なることもある。例え
ば、各クラスは、キャッシュ全体へのアクセス権を有す
るが、一つのクラスに対して、交換アルゴリズムは、キ
ャッシュの先頭（ライン０）の近くでの交換の可能性が
最も高くなるように交換の統計的分布処理を実行する。
また、他のクラスに対して、異なる交換アルゴリズム
は、末尾（ラインＮ）の近くでの交換の可能性が最も高
くなるように交換の統計的分布処理を実行する。異なる
クラスに対する異なる交換アルゴリズムの適切な使用
は、将来の使用の比較的低い確率を有する項目の確率を
小さくし、時間重大であるコード又はデータの交換又は
将来の使用のより高い確率を有するコード又はデータの
交換が発生する。

【００１５】キャッシュすべき項目（ライン、ブロック
又はオブジェクト）は、対応するキャッシュクラス属性
を有する。キャッシュクラス属性は、コンパイル時又は
ロード時に予め決定される。あるいは、キャッシュクラ
ス属性は、履歴データに基づいて実行時に決定される。
少なくとも二つの別々のクラスがある。

【００１６】キャッシュクラスは、項目がコードである
か、データであるかに無関係に項目に割り当てられる。
あるいは、コード及びデータは、単一のキャッシュ内で
コード及びデータに対して別々の交換アルゴリズムを実
施する明示的に割り当てられた異なるキャッシュクラス
である。

【００１７】例示的な第１実施形態では、クラスとキャ
ッシュ論理セクションとの間に１対１の関係があり、キ
ャッシュ論理セクションは、対応するクラスに割り当て
られ、また、キャッシュすべき項目は、対応するキャッ
シュクラス属性に一致するキャッシュセクション中にの
み配置される。

【００１８】例示的な第２実施形態では、クラスは階層
中にランク付けされ、各クラスは対応するセクションを
有するが、対応するセクションは、単一のクラスに割り
当てが行われない。この第２実施形態では、ターゲット
キャッシュ項目が、キャッシュクラス属性に対応するキ
ャッシュセクション中に配置されるか、又は、クラス階
層中の下位のクラスに対応する任意のキャッシュセクシ
ョン中に配置される。クラスの階層の場合、少なくとも
二つの代替セクション配置アルゴリズムがある。第１階
層セクション配置アルゴリズムでは、項目が階層中の等
しい又は下位のクラスを有する項目と入れ替わる。すな
わち、第１階層セクション配置アルゴリズムでは、クラ
ス階層が除去に関して支配する。第２階層セクション配
置アルゴリズムでは、特定のクラス（例えばクラスＣ）
を有する項目が、その特定のクラス（クラスＣ）に対応
するセクション内か、又は、階層中の下位のクラス（例
えばクラスＤ）に対応するセクション内に階層中の高位
のクラス（例えばクラスＢ）を有する項目と入れ替わ
る。すなわち、第２階層セクション配置アルゴリズムで
は、位置（論理セクション）が除去に関してクラス階層
を支配する。

【００１９】例示的な第３実施形態では、キャッシュク
ラスが、キャッシュすべき項目の予測される時間的ロー
カリティを示している。完全結合ＴＬＢは論理的にセク
ションに分割され、各セクションは対応するクラスに割
り当てられる。クラス属性は予め決定される。特に、低
い時間的ローカリティを有することが予測されるデータ
は、コンパイル時又はロード時に識別される。キャッシ
ュは、キャッシュの大部分が将来再使用の高い可能性
（高い時間的ローカリティ）を有する項目に対して使用
できるように分割される。低い時間的ローカリティを有
するものとして特に識別されたラインは高い空間的ロー
カリティを有することもあるが、少なくとも一つのセク
ションがラインのクラス用に確保される。その結果、比
較的低い時間的ローカリティを有する大きいデータ構造
は、時間的ローカリティの、極めて高い確率を有するコ
ード又はデータの交換が出来なくなる。

【００２０】例示的な第４実施形態では、各キャッシュ
クラスがキャッシュ全体へのアクセス権を有し、各クラ
スは、キャッシュ内に異なる空間的ローカリティを有す
る。

【００２１】

【発明の実施の形態】次に、本発明の交換アルゴリズム
動的選択コンピュータシステムの実施の形態を添付図面
を参照して詳細に説明する。図１は本発明の例示的な交
換アルゴリズム動的選択コンピュータシステムの構成を
ブロック図である。このコンパイラ１００は、一組のコ
ードモジュール（１０２，１０４，１０６）を生成す
る。ローダ／リンカ１０８は、適切なモジュールをロー
ド（多種のライブラリを動的にリンクする）し、実行時
命令及びデータ１１０及び関連するクラス属性１１２を
生成する。キャッシュメモリ１１４（適宜、キャッシュ
１１４で示す）は、キャッシュクラス（１１６，１１
８，１２０）に対応する別々のセクションに論理的に分
割される。キャッシュ１１４は、データキャッシュ、命
令キャッシュ、混合キャッシュ又はＴＬＢである。キャ
ッシュ１１４は、仮想的に索引付けされるか、又は、物
理的に索引付けされる。キャッシュ１１４用のタグは、
仮想的であるか、又は、物理的である。命令及びデータ
１１０が（プログラムの動的実行の関数として）キャッ
シュ１１４中に配置された際に、このキャッシュ１１４
の特定のセクション中に配置され、以下で詳細に説明す
るようにセクション配置アルゴリズムで処理される。す
なわち、命令及びデータは、関連するクラス属性１１２
に対応するキャッシュクラス用の特定のセクション中に
配置されるか、又は、セクション配置アルゴリズム処理
に対応して多数のセクションの一つのセクション中に配
置される。各クラス用の交換アルゴリズムは、関連する
クラス属性に基づいて動的に選択される。すなわち、交
換アルゴリズムは、クラスごとに異なる。例えば、ある
クラス中では、最近使用されることが最も少ないライン
が交換され、他のクラス中では、ラインが疑似ランダム
に交換される。クラス属性は、ＰＴＥ、セグメントテー
ブル、又は他の仮想メモリ構造中か、又は、命令ストリ
ーム中でコード化される。

【００２２】図２はキャッシュ１１４の一例のハードウ
ェアを示すブロック図である。図２は、４ウェイセット
アソシアティブキャッシュの一部を示している。仮想ア
ドレス２００は、プロセッサによって図２のキャッシュ
を備えるをメモリシステムに与えられる。Ｎ組の各組中
には、四つのデータライン（２０２，２０４，２０６，
２０８）及び対応する四つのアドレスタグ（２１０，２
１２，２１４，２１６）を有している。図２のキャッシ
ュのタグ部分には、履歴（２３６）がラベル付けされた
追加のデータ列を有している。この列は、カウンタ、ス
タック、先入れ先出し（ＦＩＦＯ）バッファ、又は、最
も最近使用されたか、又は、最近頻繁に使用された各組
中のデータラインの履歴を維持する他の適切なデータ構
造を有している。履歴２３６は、キャッシュ中の項目が
参照されるごとに更新される。仮想アドレス２００の下
位セット選択ビットに対応するキャッシュ位置にある一
つのデータセット（四つのデータライン）は、デジタル
セレクタ（マルチプレクサ）２１８に示される。仮想ア
ドレス２００の下位セット選択ビットに対応するキャッ
シュ位置にある四つのタグは、デジタルコンパレータ２
００，２２２，２２４，２２６に示される。また、メモ
リシステムは、仮想アドレスを物理アドレスに変換する
ＴＬＢ２２８を有している。ＴＬＢは、本発明に必要で
はないが、本発明の代替実施形態を説明するために以下
で使用される。一組のアドレスタグ（２１０，２１２，
２１４，２１６）からのタグエントリは、デジタルコン
パレータ２２０，２２２，２２４，２２６によって物理
アドレスと比較される。タグエントリが物理アドレスの
高位ビットに一致する場合、キャッシュヒットがあり、
追加の論理回路２３０は、マルチプレクサ２１８での四
つのデータラインの一つを選択するために使用される信
号を与える。キャッシュミスの場合、交換論理回路２３
８は、新しい項目が交換される場所を決定し、必要な場
合、既存の項目を削除する。

【００２３】一般的に、データ又はコードに対する要求
は、データ又はコードのライン以下に対する要求であ
り、又は、一般的に、データ又はコードのラインは、ハ
ードウェアバスの幅よりも多いビットを有する。追加の
マルチプレクサ（図示せず）を使用して、下位アドレス
ビットによって決定された際に、ラインの所要の部分が
選択される。メモリ階層の下位レベルからキャッシュ中
に移動しているデータ又はコード又はキャッシュからメ
モリ階層の下位レベル中に移動しているデータ又はコー
ドは、種々のバッファ又は補助キャッシュ中に一時的に
記憶される。一般的に、項目が要求された際に、アドレ
ス一致もこれらのバッファ又は補助キャッシュに対して
実行される。要求された項目がバッファ又は補助キャッ
シュの一つの中にある場合、これが効果的にキャッシュ
ヒットと同じタイミングでプロセッサに付与される。別
個のマルチプレクサ（図示せず）は、バッファ又は補助
キャッシュからのデータ又はコード又は主キャッシュか
らのデータあるいはコードがプロセッサに付与される場
所を選択する。

【００２４】図２では、データ又はコードのラインの各
組（２０２，２０４，２０６，２０８）、タグの関連す
る組（２１０，２１２，２１４，２１６）及び履歴論理
回路（２３６）は、全てがクラス属性に対応するセクシ
ョン（２３２，２３４）に論理的に分割される。これら
のセクション及びクラスは、キャッシュからのデータの
取出し、又は、キャッシュヒットの決定に関係しない。
すなわち、データ取出し動作及びキャッシュヒットの決
定は、セクション境界及びクラスを考慮せずに従来技術
の方法に従って行われる。代わりに、セクション及びク
ラスは、交換論理回路２３８がキャッシュ中に新しい項
目を配置するために使用されるのみである。ミスの場
合、ファームウェア制御下にある交換論理回路２３８
は、キャッシュの履歴２３６からのデータを、クラス属
性の知識（入力）、及び、セット中で、いずれのセクシ
ョン（２３２，２３４）中に新しい項目を配置するか、
及び、セクション中の場所を決定するために、レジスタ
内容など他のハードウェア状態に結合する。必要な場
合、既存の項目が除去される。新しい項目が配置された
場合に、履歴論理回路２３６も更新される。

【００２５】キャッシュのセクションへの分割（サイズ
及び数）は、ソフトウェア制御下にある。すなわち、交
換論理回路２３８はプログラマブルである。あるいは、
交換論理回路２３８は、種々のソフトウェア用途の要件
に適合するように多数の固定プログラムアルゴリズムの
間で切り替えられる。キャッシュ中に配置すべき各項目
ごとに、交換論理回路２３８は、適切なセクション又は
複数のセクションを決定し、次に、セクション中の位置
（ライン）を決定する。本発明の実施形態では、セクシ
ョン又は複数のセクションを決定するアルゴリズムをセ
クション配置アルゴリズムと記載する。図３は本発明の
実施形態における分割ＴＬＢを示すブロック図である。
図３を参照して、セクション配置アルゴリズムについ詳
細に説明する。セクション中の適切な位置を決定するア
ルゴリズムを配置アルゴリズムと記載する。各クラス
は、別個の交換アルゴリズムを有する。この場合も、交
換論理回路２３８は、セクション又は複数のセクション
を決定するセクション配置アルゴリズムを実行し、ま
た、各セクション中の交換アルゴリズムを実行する。

【００２６】再び図１を参照すると、クラス属性１１２
は、ソフトウェア開発者、コンパイラ１００、（オペレ
ータ制御下にある）ローダ／リンカ１０８によって、又
は（オペレータ制御又は履歴ローカリティの自動観測に
よって）実行時に決定される。コンパイルされたオブジ
ェクトモジュール（１０２，１０４，１０６）は、一般
的に、アセンブリの日付などの、リンカ１０８によって
必要とされるデータ構造、オブジェクトモジュールの種
々の部分の長さ、及び、記号リストを有している。クラ
ス属性は、実行時データ構造に送るためにオブジェクト
モジュールデータ構造に加えられる。例えば、Ｋｕｒｐ
ａｎｅｋ氏他の文献を参照すると良い。特に、クラス属
性１１２がいつ生成されたかに関わらず、クラス属性１
１２は、仮想アドレス指定中に使用される実行時データ
構造中に含まれる。仮想メモリは、一般的に、ページと
呼ばれる固定サイズのブロック及びセグメントと呼ばれ
る可変サイズのブロックの二つのタイプに分類される。
いずれのタイプの仮想メモリにおいても、アドレス変換
用の情報を含む関連するデータ構造である。クラス属性
１１２は、クラス区分を有する任意のキャッシュが使用
するためにアドレス変換用のこれらの関連するデータ構
造に加えられる。以下の説明は、簡単のためにページに
関するが、セグメントに対しても同様に適用できる。

【００２７】クラス属性１１２をページに割り当てるオ
プションは、次のように少なくとも三つある。以下のオ
プションは、互いに排他的なものではなく、任意の形で
組み合わせることが出来る。以下のオプションでは、例
示的な二進クラス属性システムを使用する。クラス０
は、将来使用される可能性がある項目を示し、クラス１
は、将来使用される可能性が低い項目を示す。将来使用
の可能性には、項目がすぐに再使用される時間的ローカ
リティ、及び、特定の項目がまだ使用されていない場合
でも特定の項目がキャッシュ中に配置される空間的ロー
カリティを有していることを注意する必要がある。

【００２８】第１オプションでは、プログラマ又はオペ
レータが、明示的なコンパイラ／リンカ／ローダコマン
ドによって、クラス属性１１２を指定する。例えば、デ
ータベースを連続的に検索しなければならないデータベ
ースアプリケーションについてはデータベースが、キャ
ッシュが有用であるように空間的ローカリティを有する
が、いずれか一つの項目を再使用することはほとんどな
い。空間的ローカリティと時間的ローカリティの混合ロ
ーカリティを有する項目のデータストリームでは、デー
タベースアクセスはキャッシュを繰り返して除去するこ
とがある。したがって、プログラマは、高い時間的ロー
カリティを有するキャッシュされたデータが除去される
のを防ぐために、データベースデータ構造をクラス１に
指定することが有利である。あるいは、プログラマは、
しばしば呼び出されるライブラリ機能をクラス０に指定
することも出来る。例えば、オペレーティングシステム
ディスパッチャ又は割込みハンドラを将来使用の最も高
い可能性に指定することが出来る。

【００２９】第２オプションでは、コンパイラは、クラ
ス属性を見つけて決定する。この見つける方法の一つの
例では、データ構造の全体的なサイズを考慮することで
ある。キャッシュ全体によって処理されるものよりも大
きいデータ構造は、一部はそれらが再使用される場合が
あまりなく、一部は多用がキャッシュ全体を除去すこと
があるためクラス１の候補になる。第２例として、コン
パイラは、いくつかの構造のローカリティを決定する。
命令の長いシーケンスは、高い空間的ローカリティを有
するが、時間的ローカリティをほとんど有しないライン
の例である。他の例は、前記で説明した連続的なデータ
ベースである。これらの各例では、コンパイラは、これ
らの構造を低い時間的ローカリティを有するものとして
識別する。同様に、いくつかの頻繁に呼び出されるライ
ブラリ機能は、高い時間的ローカリティを有するものと
してコンパイラによって自動的に識別される。

【００３０】第３オプションでは、プログラム実行時挙
動の動的分析を使用して、キャッシュクラス属性を割り
当てる。例えば、キャッシュを定期的に観測して、頻繁
に生じるか、又は、度々生じるエントリ、エントリ常駐
時間、交換履歴情報を検出する。この情報は、オペレー
ティングシステムによって収集されるか、又は、他の実
行時ソフトウェアによって収集される。また、この情報
は論理アナライザやエミュレータなどハードウェアイン
スツルメンテーションによって収集される。この情報
は、将来コンパイラ中で使用するためにコンパイラに戻
される。あるいは、この情報は、オペレータに与えられ
る。あるいは、実行時ソフトウェアは、実行時の処理に
基づいてページ（ページテーブルエントリ）のキャッシ
ュクラスを動的に変更する。

【００３１】上記の各オプションは、キャッシュすべき
項目がコードであるか、又は、データであるかに無関係
である。あるいは、コード及びデータには、単一のキャ
ッシュ中の別々のコードセクション及びデータセクショ
ンを与えるためにそれぞれ異なる交換アルゴリズムを有
する異なるキャッシュクラスが明示的に割り当てられ
る。あるいは、項目がコード又はデータであるという事
実は、キャッシュクラスを決定する他のファクタと結合
される。

【００３２】また、通常キャッシュ性能を向上させるた
めに使用されるハードウェアと共に分類が使用される。
例えば、キャッシュは、ラインサイズ又はブロックサイ
ズを効果的に拡大して、連続的なデータ又は高い空間的
ローカリティを有する他のデータの平均アクセス時間を
短縮する関連するプリフェッチバッファを有する。更
に、キャッシュは、競合するアドレスとのデータのスラ
ッシング、及び、高い再使用を少なくするために、ライ
ンを主キャッシュ中に配置するのではなくミスラインを
最初に配置するか、又は、除去されたラインを主メモリ
に戻すのではなく配置する関連する完全結合補助キャッ
シュを有する。したがって、クラス０に指定されたキャ
ッシュのセクションは、クラス０に指定されたセクショ
ン専用のスラッシングを少なくする補助キャッシュを有
する。同様に、クラス１に指定されたキャッシュのセク
ションは、専用プリフェッチバッファ又は他の何らかの
適切な専用補助キャッシュを有する。

【００３３】図３は本発明の例示的な他の代替実施形
態、すなわち、クラスに分割されたＴＬＢを説明するた
めの図である。ＴＬＢはキャッシュでもある。したがっ
て、ＴＬＢは、クラスに対応するセクションに分割され
る。ページシステム又はセグメントシステムはＴＬＢ又
はその等価な機能含むが、図３の特定の例では、ページ
ングを仮定する。図３において、ＴＬＢは完全結合（１
セット）キャッシュであり、セットは三つのセクション
（３００，３０２，３０４）に分割される。

【００３４】ここまでの図１及び図２の説明では、セク
ション配置アルゴリズムは各セクションを単一の属性ク
ラスに割り当てると仮定している。例えば、図３におい
て、セクション０（３００）はクラスＡ（３０６）のみ
に割り当てられ、セクション１（３０２）はクラスＢ
（３０８）のみに割り当てられ、また、セクション２
（３０４）はクラスＣ（３１０）のみに割り当てられ
る。その結果、キャッシュの一部（例えばセクション
２）は、高度のローカリティを有する項目（例えば、ク
ラスＡ）に使用できなくなる。代替例として、クラス
は、クラスＡがクラスＢよりも階層中のより高いランク
を有するなど、階層中でランク付けされる。図３では、
これは右手側に示されており、クラスＡ項目は、キャッ
シュ中の任意の場所に配置され、クラスＢ項目は、セク
ション１（３０２）中に配置されるか、又は、クラスＢ
よりも階層中のより低いランクを有するクラスに対応す
るセクション中に配置される。最後に、クラスＣ項目
は、セクション２（３０４）中のみに配置される。

【００３５】クラスの階層の場合、少なくとも二つの可
能な階層セクション配置アルゴリズムが存在する。第１
階層セクション配置アルゴリズムでは、第１項目が、こ
の第１項目が許容されるセクション中で等しい、又は、
下位の階層クラスランクを有する第２項目と入れ替わ
る。例えば、クラスＢ項目（３１４）は、セクション１
（３０２）又はセクション２（３０４）中に配置され、
セクション１（３０２）中のクラスＢ項目（３１４）又
はセクション２（３０４）中のクラスＢ項目（３１４）
又はクラスＣ項目（３１６）と入れ替わるが、セクショ
ン１（３０２）又はセクション２（３０４）中のクラス
Ａ項目（３１２）と入れ替わることは出来ない。換言す
れば、第１階層セクション配置アルゴリズムでは、クラ
ス階層が除去に関して支配する。図４は本発明の実施形
態におけるセクション配置アルゴリズムを詳細に説明す
るＴＬＢ中に項目を有するＴＬＢのブロック図である。
図３のＴＬＢは、すでに次のようにいくつかの項目を有
している。すなわち、セクション０は、第１クラスＡ項
目Ａ１を有している。セクション１は、第２クラスＡ項
目Ａ２及び第１クラスＢ項目Ｂ１を有しており、セクシ
ョン２は、第３クラスＡ項目Ａ３、第２クラスＢ項目Ｂ
２、及び、第１クラスＣ項目Ｃ１を有している。図４に
おいて、ＴＬＢ中に配置すべき三つの潜在的な新しい項
目Ａ４、Ｂ３及びＣ２が存在する。第１階層セクション
配置アルゴリズムでは、新しいＡ４項目は、ＴＬＢ中の
任意の項目と入れ替わり、新しい項目Ｂ３は、既存の項
目Ｂ１、Ｂ２、又はＣ１と入れ替わり、また、新しい項
目Ｃ２は、既存の項目Ｃ１と入れ替わる。

【００３６】第２階層セクション配置アルゴリズムで
は、クラス階層は、配置に使用できるセクションを決定
するが、特定のセクション中に配置される項目は、その
特定のセクション中の項目と入れ替わる。例えば、クラ
スＡ項目（３１２）は、セクション２（３０４）中に配
置されるが、クラスＣ項目（３１６）は、セクション２
（３０４）中のクラスＡ項目（３１２）と入れ替わる。
図４において、第２階層セクション配置アルゴリズムの
場合、新しい項目Ｂ３は、既存の項目Ａ２，Ｂ１，Ａ
３，Ｂ２，又はＣ１と入れ替わり、新しい項目Ｃ２は、
既存の項目Ａ３、Ｂ２又はＣ１と入れ替わる。

【００３７】専用クラスの場合、最高位ランククラス
（図３、３０６）は、比較的小さいキャッシュ（３０
０）を備えるのみであるが、クラス階層の場合、最高位
ランククラス（３１２）は、キャッシュ全体を占拠する
場合がある。専用クラス及び第２階層セクション配置ア
ルゴリズムを使用したクラス階層の場合、最低位ランク
クラス（３１０）は、最小保証量のキャッシュ記憶容量
を有する。第１階層セクション配置アルゴリズムでは、
その利点が、優先度の高いワークロードが適切な状況に
おいてＴＬＢ全体を使用できることであるが、その代わ
り優先度のより低いワークロード（例えば、クラスＣ項
目（３１６））がロックアウトされる。第２階層セクシ
ョン配置アルゴリズムでは、同じ利点が得られ（優先度
の高いワークロードがＴＬＢ全体を使用できる）、ま
た、優先度の高いワークロードのいくつかの項目（ライ
ン又はページ）が優先度のより低いワークロードによっ
て除去から保護される。しかしながら、第２階層セクシ
ョン配置アルゴリズムの場合、項目は、下位ランクセク
ション中に配置された後、その下位ランクセクション中
の他の項目と同様に処理される。したがって優先度のよ
り低いワークロードのライン又はページは、優先度の高
いワークロードのライン又はページを除去する。これら
の種々の利点及び欠点を以下の表１に要約して示した。

【００３８】

【表１】

【００３９】第１階層セクション配置アルゴリズムで
は、新しいターゲット項目がキャッシュ中の潜在的犠牲
者よりも高いランクを有するかどうかを決定するため
に、各項目の階層ランク（キャッシュ属性）が交換時に
使用できなければならない。すなわち、クラス属性が保
持されなければならず、また、クラス属性が交換論理回
路に使用できなければならない。特に、ラインのキャッ
シュでは、第１階層セクション配置アルゴリズムの場
合、キャッシュ中の各個々のラインのクラス属性用の記
憶装置を備える必要がある。ＴＬＢの場合、又はＴＬＢ
を使用したキャッシュの場合、ページ関連キャッシュ属
性がＴＬＢ中の各ページテーブルエントリの一部として
保持される。しかしながら、第１階層セクション配置ア
ルゴリズムを実施するために、ＴＬＢ中に記憶されたキ
ャッシュ属性は、全体的なキャッシュ用の交換論理回路
に使用できなければならない。同様に、キャッシュ中の
個々のラインに関連するフラグ記憶用を備えていなけれ
ば、また、フラグ記憶装置が交換論理回路に使用できな
ければ、ラインキャッシュ中の個々のラインを保護する
ために、前記で説明したＩｎｔｅｌＰＧＥフラグを使
用することが出来ない。反対に、専用クラス及び第２階
層セクション配置アルゴリズムの利点は、クラス属性が
配置を決定するためにのみ必要とされることである。項
目がキャッシュ中に配置された後、キャッシュ中の項目
の位置のみが将来交換のために重要である。特に、ライ
ンのキャッシュでは、各ラインのクラス属性は、別々に
保持される必要はない。

【００４０】本発明の実施形態による属性クラスは、一
部ロックされたキャッシュの簡単な実行が付与される。
例えば、実行時、オペレーティングシステムは、選択さ
れた重要なページに対するページテーブルエントリ中の
クラス属性を特定のロックされたクラス属性に設定す
る。また、オペレーティングシステムは、他のページが
その特定のロックされたクラス属性を有することがない
ようにする。したがって、専用クラスシステムの場合、
又は第１階層セクション配置アルゴリズムを使用したク
ラス階層の場合、特定のロックされたクラス属性を有す
る項目は交換されない。専用クラスシステムの場合、ロ
ックされたクラス属性は、クラスＩＤを各キャッシュラ
インと共に保存することを行わない。

【００４１】Ｉｎｔｅｌ方式では、ＴＬＢ中のロックさ
れたラインの総数か、ＴＬＢのエントリの総数、又は、
これよりも小さい数に制限する必要がある。ロックされ
たラインの数がＴＬＢの全体的なサイズよりも大きい場
合、デッドロックが発生する。前記で説明した本発明に
よる専用クラスロック方法では、ロック交換アルゴリズ
ムは、ＬＲＵ交換を使用して、ロックされたラインのオ
ーバコミットメントを調整することが出来る。

【００４２】また、本発明による属性クラスは、低いロ
ーカリティを有することが周知であるラインが、キャッ
シュされるのを防ぐ簡単な実行が可能である。すなわ
ち、このような項目が識別された場合、交換アルゴリズ
ムが項目をキャッシュ中に配置することをも防ぐクラス
属性が使用される。

【００４３】最後に、特定の数値例について説明する。
ここでは合計９６個のエントリを有するＴＬＢについて
説明する。この場合、二つのクラスが存在する。９６個
のエントリは、交換のために二つのセクションに分割さ
れる。各セクションは、単一のクラスに割り当てられ
る。この例では、第１セクション中、８０個のＴＬＢエ
ントリがクラス０用に確保され、第２セクション中、１
６個のＴＬＢエントリがクラス１用に確保される。ペー
ジテーブルエントリは、（通常ページテーブルエントリ
中に含まれているフィールドの他に）二つのキャッシュ
クラスのいずれがページに関連しているかを示す１ビッ
トキャッシュクラスフィールドを有している。クラス０
は、使用又は再使用される可能性があると予想されるペ
ージを指定する。クラス１は、使用又は再使用される可
能性が低いと予想されるページを指定する。プログラム
が動作した際に、高い時間的ローカリティを有するリフ
ァレンス又は別段にクラス０に指定されたリファレンス
は、第１セクションの８０個のエントリに割り振られ
る。他の全てのリファレンスは、残りの１６個のエント
リを求めて競合しなければならない。リファレンスがＴ
ＬＢを逸した場合、セクション配置アルゴリズムは、フ
ェッチされたページテーブルエントリ中のキャッシュク
ラスフィールドを使用し、また、使用すべき交換アルゴ
リズム、したがって、犠牲にすべきクラスセクションを
決定する。クラスフィールドは、専用クラスの場合、又
は、第２階層セクション配置アルゴリズムを使用したク
ラス階層の場合、ＴＬＢ中に保存する必要がないことに
なる。

【００４４】以下は、特定の数値例と共に交換論理回路
（図２の２３８）によって使用されるキャッシュ交換ア
ルゴリズム及びセクション配置アルゴリズムの例であ
る。

【００４５】例１：（異なる二つの交換アルゴリズム、
クラス階層なし）入力：クラス履歴出力：位置クラス＝１の場合ランダムを戻す（８０〜９５）他の場合ＬＲＵ（履歴）を戻す（０〜７９）

【００４６】例２：（クラス階層、第２階層セクション
配置アルゴリズム）入力：クラス履歴出力：位置クラス＝１の場合ランダムを戻す（８０〜９５）他の場合ランダムを戻す（０〜９５）

【００４７】前記の例１では、クラスが１である場合、
８０から９５までのランダムな数がある位置に対して戻
される。クラスが０である場合、０から７９までの最近
使用されることが最も少ないライン数が戻される。例２
では、クラスが１である場合、８０から９５までのラン
ダム数が戻される。クラスが１である場合、０から９５
までのランダムな数が戻される。どちらの例でも、クラ
ス１を有するラインは、キャッシュ中の最後の１６個の
スペース中にのみ配置される。例１では、クラス０を有
するラインは、最初の８０個のスペースに制限される。
例２では、クラス０を有するラインは、キャッシュ中の
ラインを犠牲にする。ただし、例２では、クラス１を有
する新しいラインは、最後の１６個のスペース中にある
クラス０を有するラインと入れ替わる。

【００４８】上記の各実施形態では、キャッシュは、セ
クション間の明確な境界を有する明確な論理セクション
に分割される。しかしながら、明確な分割は不要であ
る。代わりに、多数の交換アルゴリズムがある場合、異
なるクラスを一つ又は複数のセクション中で種々に空間
的に分配し、明確なセクション境界なしに犠牲の確率を
変更することが出来る。図５は、本発明の実施形態にお
ける単一の論理キャッシュセクション用の二つの別々の
交換アルゴリズムを有するキャッシュ用の位置の関数と
して交換の確率を示す２確率密度関数を説明するための
図である。図５において、水平軸は、０〜Ｎの番号で示
されたキャッシュ中の位置を示す。垂直軸は、交換アル
ゴリズムが特定のクラスの項目を特定の位置に配置する
確率を示す。クラスＡ属性を有する項目の場合、位置０
に近い位置に配置される可能性は、位置Ｎに近い位置に
配置される可能性よりも高くなる。クラスＢ属性を有す
る項目の場合、位置Ｎに近い位置に配置される可能性
は、位置０に近い位置に配置される可能性よりも高くな
る。したがって、各クラスは、キャッシュ全体へのアク
セス権を有するが、空間的分配が均一でないので、ある
クラスが他のクラスの犠牲になることが少なくなる。

【００４９】専用セクション、階層セクション、均一分
配、及び不均一分配はすべて組み合わせることが出来
る。例えば、以下の各組合せが可能である。（ａ）専用セクションと均一分配（ｂ）専用セクションと不均一分配（ｃ）階層セクションと均一分配（ｄ）階層セクションと不均一分配

【００５０】本発明の種々の実施形態を要約すると、ク
ラス属性に基づく交換の動的選択を有するキャッシュを
付与する。いくつかの実施形態では、キャッシュは、ク
ラス属性に基づいてセクションに分割される。また、い
くつかの実施形態では、セクション配置アルゴリズムを
有するクラス階層が存在する。一般的に、（ａ）結合（少なくとも２通りのセット結合）キャッシ
ュは少なくとも二つの異なる交換アルゴリズムを有す
る。（ｂ）少なくとも二つのラインを有する結合キャッシュ
はセクションに分割される（ＴＬＢに制限されない）。（ｃ）三つ以上のクラス及び三つ以上のセクションが存
在する。（ｄ）クラスとセクションとの間に１対１の対応があ
る。（ｅ）分類が時間的ローカリティ以外の何かに基づく。（ｆ）各クラスは別個の交換アルゴリズムを有する。（ｇ）一つのクラスを有する項目は他のクラスに対応す
るセクションに分割される。

【００５１】本発明の以上の説明は、例示に対する説明
を行ったものであり、徹底的なものではない。また、本
発明を開示した詳細な実施形態に限定するのものではな
く、上記の技術思想を考慮すれば、その修正及び変更が
可能である。上記の実施形態は、本発明の原理的な技術
思想及びその実際的な用途を最もよく説明したものであ
る。これによって当業者で考えられる特定の使用に適し
ている種々の実施形態及び種々の修正例において、本発
明を最もよく利用することが出来るように選択して説明
した。上記の特許請求の範囲は、従来技術による制限を
除いて本発明の他の代替実施形態を含むと考えるべきも
のである。

【００５２】以下に本発明の実施の形態を要約する。１．キャッシュメモリ（１１４）を備えるコンピュータ
システムにおいて、前記キャッシュメモリ中に入力すべ
き項目が、第１値及び第２値を含む少なくとも二つの値
を有した関連するクラス属性（１１２）を有し、前記キ
ャッシュメモリは、第１項目が第１値を有する関連する
クラス属性を有する場合に、第１項目を前記キャッシュ
メモリ中に配置する第１交換アルゴリズムを使用し、か
つ、前記キャッシュメモリは、第２項目が第２値を有す
る関連するクラス属性を有する場合に、前記第２項目を
キャッシュメモリ中に配置する第２交換アルゴリズムを
使用する交換アルゴリズム動的選択コンピュータシステ
ム。

【００５３】２．前記キャッシュメモリが、少なくとも
第１セクション（１１６，２３２，３００）及び第２セ
クション（１１８，２３４，３０２）に分割され、か
つ、前記キャッシュメモリが、前記第１項目を第１セク
ション中に配置し、かつ、前記第２項目を第２セクショ
ン中に配置する上記１記載の交換アルゴリズム動的選択
コンピュータシステム。

【００５４】３．前記キャッシュメモリは、任意選択に
よって前記第１項目が第２セクション中に配置される上
記２記載の交換アルゴリズム動的選択コンピュータシス
テム。

【００５５】４．前記特定の項目の将来使用の確率を示
す特定の項目に関連するクラス属性を更に有し、特定の
項目が将来使用される高確率を有することを特定の項目
のクラス属性が示す場合に、特定の項目が第１セクショ
ン中に配置され、かつ、特定の項目が将来使用される低
確率の特定の項目のクラス属性が示す場合に、特定の項
目が第２セクション中に配置される上記３記載の交換ア
ルゴリズム動的選択コンピュータシステム。

【００５６】５．前記特定の項目のクラス属性が、コン
パイラ（１００）によって決定される上記３記載の交換
アルゴリズム動的選択コンピュータシステム。

【００５７】６．前記特定の項目のクラス属性が、外部
で決定される上記３記載の交換アルゴリズム動的選択コ
ンピュータシステム。

【００５８】７．前記特定の項目のクラス属性が、実行
時ソフトウェア（１１０）によって決定される上記３記
載の交換アルゴリズム動的選択コンピュータシステム。

【００５９】８．前記実行時ソフトウェアが、オペレー
ティングシステムである上記７記載の交換アルゴリズム
動的選択コンピュータシステム。

【００６０】９．前記第１セクションが、高い時間的ロ
ーカリティを有する項目に関連する上記２記載の交換ア
ルゴリズム動的選択コンピュータシステム。

【００６１】１０．前記第２セクションが、高い空間的
ローカリティを有する項目に関連する上記２記載の交換
アルゴリズム動的選択コンピュータシステム。

【００６２】

【発明の効果】以上の説明から明らかなように、本発明
の交換アルゴリズム動的選択コンピュータシステムによ
れば、キャッシュに新しい項目を追加する際に、除去す
べきキャッシュ中の項目を決定する交換アルゴリズムが
必要とされるキャッシュにおいて、再使用の最も高い確
率を有するラインをキャッシュ中に残るように保持し、
かつ、再使用のより低い確率を有するラインが再使用の
より高い確率を有するラインを除去しないようにしてい
る。この結果、メモリ階層中のより低いレベルからフェ
ッチされた項目をキャッシュから除去（交換）し、か
つ、この項目の選択を交換アルゴリズムで決定して、キ
ャッシュにおけるヒットとミスの比率を改善できるよう
になる。

【図面の簡単な説明】

【図１】本発明の実施形態におけるコンピュータシステ
ム中のソフトウェア及びハードウェアを示すブロック図
である。

【図２】本発明の実施形態における分割４ウェイセット
アソシアティブキャッシュを示すブロック図である。

【図３】本発明の実施形態における分割ＴＬＢを示すブ
ロック図である。

【図４】本発明の実施形態におけるセクション配置アル
ゴリズムを詳細に説明するＴＬＢ中に項目を有するＴＬ
Ｂのブロック図である。

【図５】本発明の実施形態における２確率密度関数を説
明するための図である。

【符号の説明】

１００コンパイラ１０２，１０４，１０６コードモジュール１０８ローダ／リンカ１１０データ１１２クラス属性１１４キャッシュ１１６，１１８，１２０キャッシュクラス２００，２２２，２２４，２２６デジタルコンパレー
タ２０２，２０４，２０６，２０８データライン２１０，２１２，２１４，２１６アドレスタグ２１８デジタルセレクタ（マルチプレクサ）２２８変換索引バッファ（ＴＬＢ）２３０論理回路２３２，２３４セクション２３６履歴論理回路２３８交換論理回路

Claims

【特許請求の範囲】

【請求項１】キャッシュメモリ（１１４）を備えるコ
ンピュータシステムにおいて、前記キャッシュメモリ中に入力すべき項目が、第１値及
び第２値を含む少なくとも二つの値を有した関連するク
ラス属性（１１２）を有し、前記キャッシュメモリは、第１項目が第１値を有する関
連するクラス属性を有する場合に、第１項目を前記キャ
ッシュメモリ中に配置する第１交換アルゴリズムを使用
し、かつ、前記キャッシュメモリは、第２項目が第２値
を有する関連するクラス属性を有する場合に、前記第２
項目をキャッシュメモリ中に配置する第２交換アルゴリ
ズムを使用することを特徴とする交換アルゴリズム動的
選択コンピュータシステム。