CN110431631B - 对输入接收器的时序控制 - Google Patents

对输入接收器的时序控制 Download PDF

Info

Publication number
CN110431631B
CN110431631B CN201880017734.7A CN201880017734A CN110431631B CN 110431631 B CN110431631 B CN 110431631B CN 201880017734 A CN201880017734 A CN 201880017734A CN 110431631 B CN110431631 B CN 110431631B
Authority
CN
China
Prior art keywords
signal
timing
receiver
reference voltage
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880017734.7A
Other languages
English (en)
Other versions
CN110431631A (zh
Inventor
石让淳司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110431631A publication Critical patent/CN110431631A/zh
Application granted granted Critical
Publication of CN110431631B publication Critical patent/CN110431631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明描述用于接收半导体装置中的输入信号的设备。实例设备包含：信号接收器，其接收信息信号；控制电路，其提供多个控制信号；以及信号接收器副本电路，其接收第一参考信号。所述信号接收器副本电路包含多个接收器。所述多个接收器中的每一接收器接收所述第一参考信号以及所述多个控制信号的对应控制信号，且进一步提供输出信号。

Description

对输入接收器的时序控制
背景技术
低功耗、高数据可靠性、高速的存储器存取以及减小的芯片大小是希望半导体存储器具有的特征。
近年来，已致力于降低半导体装置的功耗。作为降低功耗的努力的一部分，可能需要包含这样的输入接收电路，其具有低电力“锁存和放大”类型的接收器，布置为可接收在用于接收信号的输入缓冲器中具有小摆幅的信号的“不匹配接收器”。此类接收器在例如US2015/0003574 A1中论述，且可包含差分放大器接收器和取样器电路。差分放大器接收器可接收一对互补时钟信号或一对互补数据选通(DQS)信号，且向取样器电路提供具有等效于内部延迟的延迟的时钟/DQS信号。取样器电路可为锁存器，其可接收具有参考电压的地址/命令或数据信号。
不稳定的电源电压和温度导致可出现差分放大器接收器中的延迟以及时钟/DQS树波动和数据接收误差。这可通过接收到的数据与加电操作中或接收数据时所导致的取样器电路(例如锁存器)中的选通/时钟之间的相位-电平关系的偏差来阐述。为了确认延迟中的波动，常规实例(JEDEC规范JESD209-4A低电力双数据速率4)示出包含DQS间隔振荡器的接收器电路。存储器控制器可在预定时间周期内操作所述振荡器，且存储器单元通过使用计数器来执行测量，并向存储器控制器提供所述计数器的计数。因此，可观察到差分放大器和选通/CLK分布树中的延迟波动。存储器控制器可通过比较两个时序的两个计数之间的延迟来不断地获得所述延迟的波动，且确定是否执行再训练(再调整)过程。因为所述波动可提供作为呈整数形式的振荡器中的计数，所以可抑制对应于两个整数之间的值的延迟。因此，短测量周期可导致延迟测量的误差，且延迟测量可需要约50-100ns的测量周期。因此，难以将振荡器应用于短循环(20MHz或更多)的电源波动或类似者的测量。此外，归因于封装的基于电力供应器的电感与存储器芯片的裸片上电容之间的并联共振而导致的电力供应电压的波动在20-100MHz附近出现，且接收器的抖动随着不可恢复的延迟波动而增加，以导致高频操作功能异常。此外，存储器控制器不能够中断进行中的存储器存取操作(例如读取或写入操作)，且当处于进行中的存储器存取操作时，通过使用间隔来调整波动是困难且低效的，不管通过使用振荡器观察到调整是否必要。
附图说明
图1是根据本公开的半导体装置的框图。
图2是根据本公开的与半导体装置中的接收器副本路径的实时校准的示意图。
图3是根据本公开的接收器副本电路中的数据选通时序与参考电压之间的关系的示意图。
图4A是根据本公开的在校准之前接收器副本电路中的数据选通时序与参考电压之间的关系的示意图。
图4B是根据本公开的在校准之后接收器副本电路中的数据选通时序与参考电压之间的关系的示意图。
图5是根据本公开的样本校准序列的流程图。
图6是根据本公开的样本校准序列的流程图。
图7是根据本公开的接收器副本电路内的校准序列的流程图。
图8是根据本公开的LFSR的电路图。
图9是根据本公开的接收器副本电路中的接收器的电路图。
具体实施方式
下文将参考附图详细解释本发明的各种实施例。以下详细描述参考借助于图解来示出其中可实践本发明的特定方面和实施例的附图。这些实施例通过足够的细节描述来使所属领域的技术人员能够实践本发明。在不脱离本发明的范围的情况下，可利用其它实施例，并且可进行结构、逻辑和电性改变。本文中所公开的各种实施例不必相互排斥，因为一些所公开的实施例可与一或多个其它所公开的实施例组合以形成新的实施例。
图1是根根据本公开的系统10的框图。举例来说，系统10可包含存储器控制器11和存储器单元(或装置)12。举例来说，存储器单元12可为集成到单个半导体芯片中的低电力双数据速率4同步动态随机存取存储器(LPDDR4 SDRAM)。举例来说，存储器控制器11可包含时钟发射器13。时钟发射器13可接收信号CLK，且可基于时钟信号CLK提供一对互补的数据选通信号DQS_t和DQS_c。存储器控制器11可进一步包含时序控制电路15。时序控制电路15可接收时钟信号CLK，且基于所述时钟信号CLK提供时序控制信号。存储器控制器11可包含数据发射器14。数据发射器14可接收数据信号DATA和时序控制信号，且可响应于所述时序控制信号提供数据信号DQ[7:0]。存储器控制器11可进一步包含耦合到时序控制电路15的驱动器副本发射器17。举例来说，驱动器副本发射器17可响应于时序控制信号提供预定参考数据序列(RDS)信号。举例来说，预定RDS信号可由序列产生器16产生。举例来说，序列产生器16可为线性反馈移位寄存器(LFSR)。存储器控制器11可包含耦合到驱动器副本发射器17的LFSR 16。举例来说，序列产生器16可响应于时钟信号CLK产生数据序列信号，例如伪随机二进制序列(PRBS)信号。因此，PRBS信号可用作预定RDS信号。驱动器副本发射器17可接收来自序列产生器16的PRBS信号以及来自时序控制电路15的时序控制信号，且可响应于所述时序控制信号提供定时PRBS信号作为预定RDS信号。因此，预定RDS信号可用于监视用于发射DQ[7:0]的数据路径上的延迟。
存储器单元12可包含数据选通(DQS)接收器20、数据(DQ)接收器19及接收器副本电路26。举例来说，存储器单元12可包含接收控制电路18，其包含DQS接收器20和接收器副本电路26。数据选通(DQS)接收器20可包含差分放大器，其可接收互补数据选通信号DQS_t和DQS_c，且向多相数据选通(DQS)产生器21提供数据选通信号DQS(F，φ1)，其中F是时钟频率，且φ1是相位(＝+0°)。举例来说，多相DQS产生器21可包含分频器22和延迟控制电路23。举例来说，分频器22可产生局部时钟信号，其具有经划分频率F'，其为DQS信号的频率F的四分之一值(F'＝1/4F)，或DQS信号的频率F的二分之一值(F'＝1/2F)。在此实例中，经划分频率F'是DQS信号的频率F的四分之一值(F'＝1/4F)，且分频器22可最初提供四相位选通信号DQS1(F'，φ1)、DQS2(F'，φ2)、DQS3(F'，φ3)和DQS4(F'，φ4)，其中相位φ2、φ3、φ4分别是+90°、+180°和+270°。分频器22可提供四相位副本选通信号DQS1'(F'，φ1-θoff)、DQS2'(F'，φ2-θoff)、DQS3'(F'，φ3+θoff)和DQS4'(F'，φ4+θoff)，其中θoff是延迟偏移量。延迟控制电路23可响应于来自数据比较器29的DQS控制信号来调整DQS信号的相位(延迟θ)，且经由时钟(Clk)分配网络24分别向DQ接收器19和接收器副本电路26提供DQS1-DQS4信号和DQS1′-DQS4′信号。接收控制电路18可包含参考电压(Vref)产生器和控制器电路25。Vref产生器和控制器电路25可向DQ接收器19提供参考电压Vref，并且向接收器副本电路26提供副本参考电压Vrefh(＝Vref+Voff，其中Voff是偏移电压)和Vrefl(＝Vref-Voff)。举例来说，Vref产生器和控制器电路25可接收来自模式寄存器28的初始偏移电压Voff，且响应于来自数据比较器29的参考电压(Vref)控制信号数据来调整Vref、Vrefh和Vrefl，以调整Vref信号，并分别向DQ接收器19和接收器副本电路26提供Vref信号以及Vrefh和Vrefl信号。接收控制电路18可包含序列产生器27，其可为预定线性反馈移位寄存器(LFSR)。序列产生器27可基于在模式寄存器28中预编程(其也分开为序列产生器16提供)的共用LFSR配置信息，产生内部RDS信号，例如参考伪随机二进制序列信号PRBSref。因此，可向数据比较器29提供内部RDS信号。接收器副本电路26可接收RDS信号以及DQS1'-DQS4'信号和Vrefh和Vrefl信号，并向数据比较器29提供经锁存的RDS信号。数据比较器29可执行“异或”函数，获取内部RDS信号和经锁存的RDS信号，且可基于“异或”函数的结果，提供DQS控制信号和Vref控制信号。延迟控制电路23可响应于DQS控制信号，进一步调整DQS1-DQS4和DQS1'-DQS4'信号的时序。Vref产生器/控制器电路25可响应于Vref控制信号来调整Vref、Vrefh和Vrefl信号。
图2是根据本公开的与半导体装置中的接收器副本路径40的实时校准的示意图。接收器副本路径40可包含接收器副本电路44、数据比较器46和序列产生器43。接收器副本路径40和数据路径(未图示)可共享参考电压(Vref)产生器/控制器电路45和多相DQS产生器41。举例来说，接收器副本电路44可包含四个接收器47、48、49和50。举例来说，接收器47、48、49和50可为“锁存和放大”型接收器，其可充当数据(DQ)接收器(例如图1中的DQ接收器19)的副本。图3是根据本公开的接收器副本电路44中的数据选通时序与参考电压之间的关系的示意图。举例来说，图3是说明接收器副本电路44中的数据选通时序与参考电压之间的关系的接收眼图。在图3中，水平轴表示表达为以度为单位的相位的选通时序，且垂直轴表示参考电压(V)。举例来说，白色眼形区内具有参考电压和选通时序的接收器可正确地接收数据，且白色眼形区之外具有参考电压和选通时序的接收器可无法接收数据。举例来说，数据(DQ)接收器(例如图1中的DQ接收器19)可被设置成在包含于上电操作中的校准过程中，具有选通时序中心X和参考电压中心Y。在接收器副本电路44中，四个接收器47、48、49和50设计成分别在以下点处接收数据：由选通时序A处的参考电压C界定的点fh、由选通时序A处的参考电压D界定的点fl、由选通时序B处的参考电压C界定的点sh以及由选通时序B处的参考电压D界定的点sl。此处，选通时序A在相位上是提前的(X-θoff)，且选通时序B在相位上是延迟的(X+θoff)，其中θoff是延迟偏移量。参考电压Y可为参考电压Vref，且参考电压C和D可为副本参考电压Vrefh(＝Y+Voff，其中Voff是偏移电压)和Vrefl(＝Y-Voff)。从图3来看，可接收数据信号而无误差，只要选通时序和参考电压在由点fh、fl、sh和sl界定的区域内。举例来说，偏移电压Voff和延迟偏移量θoff可以可接收所有信号的方式在校准中配置，其将连同图5详细地描述。
举例来说，多相DQS产生器41可接收数据选通信号DQS(F，φ1)，其中F是时钟频率且φ1是相位(＝+0°)，且产生局部时钟信号，其具有是DQS信号的频率F的四分之一值(F'＝1/4F)的经划分频率F'，且多相DQS产生器41可最初向DQ接收器(例如图3中的DQ接收器19)提供四相位选通信号DQS1(F'，φ1)、DQS2(F'，φ2)、DQS3(F'，φ3)和DQS4(F'，φ4)，其中相位φ2、φ3、φ4是+90°、+180°和+270°。多相DQS产生器41可通过用延迟偏移量θoff调整四相位选通信号DQS1(F'，φ1)、DQS2(F'，φ2)、DQS3(F'，φ3)和DQS4(F'，φ4)，分别向接收器47、48、49和50的DQS节点提供四相位副本选通信号DQS1'(F'，φ1-θoff)、DQS2'(F'，φ2-θoff)、DQS3'(F'，φ3+θoff)和DQS4'(F'，φ4+θoff)。举例来说，参考电压(Vref)产生器和控制器电路45可向DQ接收器(例如图1中的DQ接收器19)提供参考电压Vref，以及向接收器47和49的vref节点提供副本参考电压Vrefh，且向接收器48和50的vref节点提供副本参考电压Vrefl。因此，接收器47-50可在四个点fh、fl、sh和sl处在DQ节点处接收数据信号，且可提供来自锁存器输出节点的经锁存数据。数据比较器46可接收来自接收器47-50的经锁存数据，并将所述数据与来自序列产生器43的序列数据进行比较。取决于所述比较的结果，数据比较器46可向多相DQS产生器41提供DQS控制信号，以调整对应于DQS信号的相位(例如延迟)的选通时序中心X，且可向Vref产生器/控制器电路45提供Vref控制信号，以调整参考电压(Vref)中心Y。
图4A是根据本公开的在校准之前接收器副本电路中的数据选通时序与参考电压之间的关系的示意图。图4B是根据本公开的在校准之后接收器副本电路中的数据选通时序与参考电压之间的关系的示意图。如图4A所示，接收器具有在白色眼形区外部的点fh处的参考电压C和选通时序A，且接收器可能无法正确地接收数据。通过将选通时序中心X和参考电压中心Y校准到新的选通时序中心X'(＝X+strobe delay_shift)和新的参考电压中心Y'(＝Y+Vref_shift)，如图4B所示，由参考电压C'(＝Y'+Voff)和D'(＝Y'-Voff)和选通时序A'(＝X'-θoff)和B'(＝X'+θoff)界定的点fh、fl、sh和sl可包含于接收器的白色眼形区内，因此接收器可能够正确地接收数据。因此，响应于副本接收器路径40上的接收器47-50的经锁存信号的校准可提供对DQ接收器(例如图1中的DQ接收器19)的校准。
图5是根据本公开的样本校准序列的流程图。举例来说，图5的流程图中的样本校准序列可为初始校准序列M70，其可在存储器控制器(例如图1中的存储器控制器11)所导致的加电操作之后执行。举例来说，初始校准序列M70可包含两个子模块SM71和SM72。子模块SM71是Vref电平校准以获得偏移电压Voff，且子模块SM72是选通时序校准以获得表达为以度为单位的相位的延迟偏移量θoff。子模块SM71和SM72可以SM71、SM72的次序或SM72、SM71的次序连续执行，或可并列执行。
在子模块SM71中，存储器控制器(例如图1中的存储器控制器11)可将参考电压Vref的信息写入存储器单元(例如图1中的存储器单元12)中的模式寄存器(例如图3中的模式寄存器28)，以逐步地改变参考电压Vref。存储器控制器可控制存储器单元将数据写入到存储器单元，并从存储器单元读取所述数据，且检验所述数据是否被正确地存储(S711)。可逐步地修改参考电压Vref，且检验所述数据，直到写入的数据和读取的数据彼此对应为止。如果通过检验，那么参考电压中心(Vref中心)可固定(例如界定)，且被设置到模式寄存器(S712)。基于当前电压窗高度(步长)，无数据错误的初始Voff可固定(例如界定)，并写入到模式寄存器(S713)。
在子模块SM72中，存储器控制器中的时序控制电路(例如图1中的时序控制电路15)可提供时序控制信号，来通过使时序逐步地偏移来调整发射时序。存储器控制器可控制存储器单元将数据写入到存储器单元，并从存储器单元读取所述数据，且检验所述数据是否正确地存储(S721)。可逐步地修改所述时序，且检验所述数据，直到写入的数据和读取的数据彼此对应为止。如果通过检验，那么所述时序可固定(例如界定)，且在存储器控制器中设定(S722)。基于当前时序窗宽度信息，即无数据错误的延迟偏移量(θoff)，可固定(例如界定)且写入到模式寄存器(S723)。
图6是根据本公开的样本校准序列的流程图。举例来说，图6的流程图中的样本校准序列可为接通时间校准开始序列M80，且可为正常操作中执行的自动Vref和选通时序校准。在接通时间校准序列M80中，存储器控制器(例如图1中的存储器控制器11)可将序列信息写入存储器单元(例如图1中的存储器单元12)中的模式寄存器(例如图1中的模式寄存器28)中，以界定可由存储器控制器和存储器单元中的序列产生器共用的参考数据序列(例如LFSR的多项式定义)(S81)。存储器单元中的Vref产生器/控制器电路(例如图1中的Vref产生器/控制器电路25)可恢复先前写入(例如S713)模式寄存器中的初始Voff(例如界定电压窗高度的1/4＝Voff)(S82)。基于Vref中心和先前写入模式寄存器中的Voff，Vref产生器/控制器电路可为副本接收器电路(例如图1中的副本接收器电路26、图2中的副本接收器电路44)中的接收器(例如图2中的接收器47-50)设定Vrefh和Vrefl(S83)。延迟控制电路可基于来自先前写入(例如S723)模式寄存器中的时序窗宽度信息的(例如td_off＝θoff/2πf)(例如界定时序窗宽度的1/4＝td_off)来界定初始延迟偏移量时间td_off(S84)。
延迟控制电路可基于先前写入的延迟偏移量(θoff)(例如S 723中的延迟偏移量θoff)，设定φ1'＝φ1-θoff(td1'＝td1-td_off)、φ2'＝φ2-θoff(td2'＝td2-td_off)、φ3'＝φ3+θoff(td3'＝td3+td_off)、φ4'＝φ4+θoff(td4'＝td4+td_off)(S85)。此处，以相位φ1、φ2、φ3、φ4表达的数据接收器(例如图1中的数据接收器19)的延迟是0°、+90°、+180°和+270°，其对应于以来自DQS时序的时间td1、td2、td3和td4表达的延迟。类似地，以相位φ1'、φ2'、φ3'、φ4'表达的接收器副本电路中的接收器的延迟对应于以来自DQS时序的时间td1'、td2'、td3'和td4'表达的延迟。存储器控制器可使存储器控制器和存储器单元中的序列产生器(例如序列产生器16和序列产生器27)复位，以使来自序列产生器的数据流同步(S86)，使得序列产生器可经由副本接收器路径提供相同的参考数据序列信号，且直接提供到比较器，其提供控制信号来校准Vref和选通时序。在写入操作中，副本接收器路径上的副本接收器电路和数据路径上的数据接收器可同步接收信号，且可在数据路径上提供数据，且在副本接收器路径上提供参考数据序列(S87)。
图7是根据本公开的接收器副本路径内的校准序列M90的流程图。举例来说，接收器副本路径可为图2中的接收器副本路径40。在校准序列M90中，比较器(例如数据比较器46)可将经由接收器(例如图2中的接收器47-50)接收到的参考数据序列(RDS)与序列产生器(例如图2中的序列产生器43)产生的RDS进行比较(S91)。举例来说，RDS可含有用于所定义突发数目的数据。对于每一接收器AC、AD、BC、BD(例如分别为图2中的接收器47-50)，可通过在检测到数据误差后即刻使误差计数递增来累加误差计数(S92)。如果所有接收器具有等于或小于预定数目(例如对于高频噪声滤波器，预定数目n可为二)的误差计数(S93中的“是”)，那么不存在误差，且校准序列返回到步骤S91。如果所有误差计数均大于预定数目(S94中的“是”)，那么可将偏移电压Voff和延迟偏移量θoff(或td_off，其为时域中延迟偏移量θoff)设定为小一个步长，且可使误差计数复位到零(S95)，接着返回到步骤S91。如果所述接收器中的一些，但不是所有的接收器均具有大于预定数目的误差计数(S94中的“否”)，那么可检查每一接收器的误差计数。如果接收器AC(例如图2中的接收器47)的误差计数大于预定数目(S961)，那么可使以步长为单位的Vref_shift(例如图4A和4B中的Y'-Y)递减，且可使以步长为单位的选通delay_shift(例如图4A和4B中的X'-X)递增(S962)。如果接收器AD(例如图2中的接收器48)的误差计数大于预定数目(S963)，那么可使以步长为单位的Vref_shift递增，且可使以步长为单位的选通delay_shift递增(S964)。如果接收器BC(例如图2中的接收器459)的误差计数大于预定数目(S965)，那么可使以步长为单位的Vref_shift递减，且可使以步长为单位的选通delay_shift递减(S966)。如果接收器BD(例如图2中的接收器50)的误差计数大于预定数目(S967)，那么可使以步长为单位的Vref_shift递增，且可使以步长为单位的选通delay_shift递减(S968)。在检查所有误差计数之后，可更新Vref_shift和选通delay_shift，且可使误差计数复位(S97)。
图8是根据本公开的预定线性反馈移位寄存器(LFSR)100的电路图。LFSR 100具有反馈回路，其可包含若干寄存器和一或多个“异或”电路，其中寄存器的数目等效于多项式次数，且“异或”电路的位置可确定多项式电路的特性。举例来说，LFSR 100可表示多项式表达式P(x)＝x3+x+1，其为三次多项式。LFSR 100可包含三个寄存器101、102、103。因为三次项、一次项的系数以及常数为1，且二次项的系数是0。因此，从LFSR100出来的输出节点PRBS可耦合到输出节点，寄存器101的输入节点表示常数(X0)，寄存器101的输出节点经由“异或”电路105，寄存器103的输出节点。寄存器102的输出节点不耦合，因为二次项的系数为0。“异或”电路105可接收来自寄存器101的输出节点的信号以及输出节点PRBS输出(PRBSout)上的信号，并向寄存器102的输入节点提供所接收信号的“异或”函数的结果。输出节点PRBS的输出信号可提供伪随机的周期性序列。
图9是根据本公开的接收器副本电路中的接收器110的电路图。举例来说，接收器110可为“锁存和放大”型接收器，其可用作接收器副本电路40中的接收器47-50。接收器110可包含差分放大器111和锁存器112。差分放大器111可接收选通信号DQS、数据输入DQ_in和参考电压vref，以提供一对互补信号。锁存器112可接收所述对互补信号，可提供锁存器输出信号。
上文已在结合数据选通时序的调整的数据发射的上下文中描述了使用接收器副本路径的校准方案。然而，使用接收器副本路径的相同校准方案可应用于结合时钟时序的调整的地址/命令发射，所属领域的技术人员基于上文的描述容易明白这一点。
尽管已在某些优选实施例和实例的上下文中公开了本发明，但所属领域的技术人员将理解，本发明延伸超出具体公开的实施例到其它替代实施例和/或本发明以及其显而易见的修改和等效物的使用。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员将是显而易见的。
从上文中将了解，虽然本文中已出于说明的目的描述了本发明的具体实施例，但可在不偏离本发明的精神和范围的情况下进行各种修改。因此，本发明不受除所附权利要求书之外的限制。
在本公开的实施例中，一种设备包含第一接收器、第二接收器、第三接收器和控制电路。所述第一接收器经配置以接收第一输入信号、第一时序信号和第一参考电压。所述第一接收器进一步经配置以响应于所述第一时序信号和所述第一参考电压，来检测所述第一输入信号的逻辑电平。所述第二接收器经配置以接收第二输入信号、第二时序信号和第二参考电压。所述第二接收器进一步经配置以响应于所述第二时序信号和所述第二参考电压，来检测所述第二输入信号的逻辑电平。所述第二时序信号与所述第一时序信号有关，且所述第二参考电压与所述第一参考电压有关。所述第三接收器经配置以接收所述第二输入信号、第三时序信号和第三参考电压。所述第三接收器进一步经配置以响应于所述第三时序信号和所述第三参考电压，检测所述第二输入信号的逻辑电平。所述第三时序信号与所述第一时序信号有关，且所述第三参考电压与所述第一参考电压有关。所述控制电路经配置以响应于来自所述第二和第三接收器的输出信号，来调整所述第一时序信号和所述第一参考电压中的至少一者。
另外和/或替代地，所述第二和第三接收器中的每一者配置为所述第一接收器的副本。
另外和/或替代地，所述第二时序信号和所述第二参考电压中的至少一者进一步与所述第三时序信号和所述第三参考电压中的对应一者有关。
另外和/或替代地，所述第二和第三定时信号中的至少一者相对于所述第一时序信号在相位上提前或延迟；且所述第二和第三参考电压中的至少一者比所述第一参考电压高或低。
另外和/或替代地，所述第二时序信号相对于所述第一时序信号在相位上提前或延迟；所述第三时序信号相对于所述第一时序信号在相位上延迟或提前，所述第二参考电压比所述第一参考电压高或低；且所述第三参考电压比所述第一参考电压低或高。
在本公开的另一方面，一种设备包含信号接收器、控制电路和信号接收器副本电路。所述信号接收器经配置以接收信息信号。所述控制电路经配置以基于参考控制信号提供多个控制信号。所述信号接收器副本电路经配置以接收第一参考信号，且提供输出信号。所述信号接收器副本电路还包含多个接收器，其中每一接收器经配置以接收所述第一参考信号以及所述多个控制信号的对应控制信号。
另外和/或替代地，所述信息信号指示数据，且所述参考控制信号是数据选通信号。
另外和/或替代地，所述信息信号指示命令和地址中的至少一者，且参考控制信号是时钟信号。
另外和/或替代地，进一步包含序列产生器和数据比较器。所述序列产生器经配置以产生对应于所述第一参考信号的第二参考信号。所述数据比较器经配置以接收所述第二参考信号和多个状态信号。所述数据比较器进一步经配置以基于所述第二参考信号和所述多个状态信号，向所述控制电路提供调整信号。所述多个状态信号包含来自所述多个接收器中的每一接收器的每一输出信号。所述控制电路经配置以基于所述调整信号来调整所述多个控制信号。
另外和/或替代地，所述控制电路经配置以基于所述调整信号来调整所述多个控制信号，直到所述多个状态信号中的每个状态信号与所述第二参考信号匹配。
另外和/或替代地，所述控制电路是时序产生器电路，其经配置以基于参考时序信号提供所述多个控制信号，其为相位不同的多个时序控制信号。
另外和/或替代地，所述时序产生器电路包含分频器，其经配置以产生局部时钟信号。所述分频器还经配置以响应于所述局部时钟信号而产生多个相位控制信号和多个副本相位控制信号。所述分频器进一步经配置以分别向信号接收器和信号接收器副本电路提供所述多个相位控制信号和所述多个副本相位控制信号。。
另外和/或替代地，所述时序产生器电路包含延迟控制电路，其经配置以响应于所述调整信号来调整所述多个相位控制信号和所述多个副本相位控制信号的时序。
另外和/或替代地，所述控制电路是参考电压产生器和控制器电路，其经配置以基于参考电压中心提供具有多个参考电压的多个控制信号，所述参考电压的电压不同。
在本公开的另一方面，一种设备包含存储器控制器和存储器单元。所述存储器控制器包含信号发射器、信号副本发射器和控制信号发射器。所述信号发射器经配置以提供信息信号。所述信号副本发射器经配置以接收和提供第一参考信号。所述信号发射器经配置以提供参考控制信号。所述存储器单元包含信号接收器和接收控制电路。所述信号接收器经配置以接收所述信息信号。所述接收控制电路包含控制电路和信号接收器副本电路。所述控制电路经配置以响应于所述参考控制信号而提供多个控制信号。所述信号接收器副本电路经配置以接收来自存储器控制器的第一参考信号。所述信号接收器副本电路还包含多个接收器，其中每一接收器经配置以接收来自存储器控制器的第一参考信号以及所述多个控制信号的对应控制信号，且还配置成提供输出信号。
另外和/或替代地，存储器控制器包含第一序列产生器，其经配置以向所述信号副本发射器提供所述第一参考信号。所述接收控制电路进一步包含比较器和第二序列产生器，且所述第二序列产生器经配置以提供第二参考信号。所述比较器经配置以将来自所述信号接收器副本电路的输出信号与所述第二参考信号进行比较。
另外和/或替代地，所述接收控制电路进一步包含模式寄存器，其经配置以存储序列信息来定义将由第二序列产生器使用的参考数据序列信息。所述参考数据序列信息由第一序列产生器和第二产生器共用。
另外和/或替代地，所述第一序列产生器和所述第二序列产生器是线性反馈移位寄存器，其经配置以基于所述参考数据序列提供相同的周期性伪随机序列信号。
另外和/或替代地，所述控制电路是时序产生器电路，其经配置以基于参考控制信号(其为参考时序信号)提供所述多个控制信号，其为相位不同的多个时序控制信号。
另外和/或替代地，所述控制电路是参考电压产生器和控制器电路，其经配置以基于参考电压中心提供具有多个参考电压的多个控制信号，所述参考电压的电压不同。
还预期可进行本文所述的实施例的具体特征和方面的各种组合或子组合，并仍然属于本发明的范围内。应理解，所公开实施例的各种特征和方面能够彼此组合或替代彼此以便形成所公开的本发明的不同模式。因此，希望本文所公开的本发明的的至少一些的范围不应受下文所描述的特定所公开实施例限制。

Claims (20)

1.一种用于时序控制的设备，其包括：
第一接收器，其经配置以接收第一输入信号、第一时序信号和第一参考电压，且经进一步配置以响应于所述第一时序信号和所述第一参考电压来检测所述第一输入信号的逻辑电平；
第二接收器，其经配置以接收第二输入信号、第二时序信号和第二参考电压，且经进一步配置以响应于所述第二时序信号和所述第二参考电压来检测所述第二输入信号的逻辑电平，其中所述第二时序信号与所述第一时序信号有关，且其中所述第二参考电压与所述第一参考电压有关；
第三接收器，其经配置以接收所述第二输入信号、第三时序信号和第三参考电压，且经进一步配置以响应于所述第三时序信号和所述第三参考电压来检测所述第二输入信号的所述逻辑电平，其中所述第三时序信号与所述第一时序信号有关，且其中所述第三参考电压与所述第一参考电压有关；以及
控制电路，其经配置以响应于来自所述第二和第三接收器的输出信号来调整所述第一时序信号和所述第一参考电压中的至少一者。
2.根据权利要求1所述的设备，其中所述第二和第三接收器中的每一者配置为所述第一接收器的副本。
3.根据权利要求1所述的设备，其中所述第二时序信号和所述第二参考电压中的至少一者进一步与所述第三时序信号和所述第三参考电压中的对应一者有关。
4.根据权利要求1所述的设备，
其中所述第二和第三时序信号中的至少一者相对于所述第一时序信号在相位上提前或延迟，且
其中所述第二和第三参考电压中的至少一者比所述第一参考电压高或低。
5.根据权利要求1所述的设备，
其中所述第二时序信号相对于所述第一时序信号在相位上提前或延迟，
其中所述第三时序信号相对于所述第一时序信号在相位上延迟或提前，其中所述第二参考电压比所述第一参考电压高或低，且
其中所述第三参考电压比所述第一参考电压低或高。
6.一种用于时序控制的设备，其包括：
信号接收器，其经配置以接收信息信号；
控制电路，其经配置以基于参考控制信号提供多个控制信号及调整信号；以及
信号接收器副本电路，其经配置以接收第一参考信号，其中所述信号接收器副本电路包含多个接收器，且其中所述多个接收器中的每一接收器经配置以接收所述第一参考信号以及所述多个控制信号的对应控制信号，且经进一步配置以提供输出信号；以及
数据比较器，其经配置以接收第二参考信号和所述信号接收器副本电路的所述输出信号，且经进一步配置以向所述控制电路提供所述调整信号。
7.根据权利要求6所述的设备，其中所述信息信号指示数据，且所述参考控制信号是数据选通信号。
8.根据权利要求6所述的设备，其中所述信息信号指示命令和地址中的至少一者，且所述参考控制信号是时钟信号。
9.根据权利要求6所述的设备，其进一步包括：
序列产生器，其经配置以产生对应于所述第一参考信号的所述第二参考信号。
10.根据权利要求9所述的设备，其中所述信号接收器副本电路的所述输出信号包含多个状态信号，所述多个状态信号中的每个状态信号来自所述信号接收器副本电路的所述多个接收器中的对应接收器，且所述控制电路经配置以基于所述调整信号来调整所述多个控制信号，直到所述多个状态信号中的每个状态信号与所述第二参考信号匹配。
11.根据权利要求9所述的设备，其中所述控制电路是时序产生器电路，其经配置以基于参考时序信号提供所述多个控制信号，所述控制信号是相位不同的多个时序控制信号。
12.根据权利要求11所述的设备，其中所述时序产生器电路包含分频器，其经配置以产生局部时钟信号，经配置以响应于所述局部时钟信号来产生多个相位控制信号和多个副本相位控制信号，且经进一步配置以分别向所述信号接收器和所述信号接收器副本电路提供所述多个相位控制信号和所述多个副本相位控制信号。
13.根据权利要求12所述的设备，其中所述时序产生器电路包含延迟控制电路，其经配置以响应于所述调整信号来调整所述多个相位控制信号和所述多个副本相位控制信号的时序。
14.根据权利要求9所述的设备，其中所述控制电路是参考电压产生器和控制器电路，其经配置以基于参考电压中心提供具有多个参考电压的所述多个控制信号，所述参考电压的电压不同。
15.一种用于时序控制的设备，其包括：
存储器控制器，其包含：
信号发射器，其经配置以提供信息信号；
信号副本发射器，其经配置以接收并提供第一参考信号；以及
控制信号发射器，其经配置以提供参考控制信号；以及
存储器单元，其包括：
信号接收器，其经配置以接收所述信息信号；以及
接收控制电路，其包括：
控制电路，其经配置以响应于所述参考控制信号来提供多个控制信号及调整信号；
信号接收器副本电路，其包括：多个接收器，且所述多个接收器中的每一接收器经配置以接收来自所述存储器控制器的所述第一参考信号以及所述多个控制信号的对应控制信号，且经进一步配置以提供输出信号；以及
数据比较器，其经配置以将来自所述信号接收器副本电路的所述输出信号与第二参考信号进行比较以提供所述调整信号。
16.根据权利要求15所述的设备，其中所述存储器控制器包括第一序列产生器，其经配置以向所述信号副本发射器提供所述第一参考信号，且
所述接收控制电路进一步包括第二序列产生器，所述第二序列产生器经配置以提供对应于所述第一参考信号的第二参考信号。
17.根据权利要求16所述的设备，其中所述接收控制电路进一步包括模式寄存器，其经配置以存储序列信息来定义将由所述第二序列产生器使用的参考数据序列信息，且
其中所述参考数据序列信息由所述第一序列产生器和所述第二序列产生器共用。
18.根据权利要求17所述的设备，其中所述第一序列产生器和所述第二序列产生器是线性反馈移位寄存器，其经配置以基于所述参考数据序列提供相同的周期性伪随机序列信号。
19.根据权利要求15所述的设备，其中所述控制电路是时序产生器电路，其经配置以基于作为参考时序信号的所述参考控制信号来提供所述多个控制信号，其为相位不同的多个时序控制信号。
20.根据权利要求15所述的设备，其中所述控制电路是参考电压产生器和控制器电路，其经配置以基于参考电压中心来提供具有多个参考电压的所述多个控制信号，所述参考电压的电压不同。
CN201880017734.7A 2017-03-21 2018-03-21 对输入接收器的时序控制 Active CN110431631B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/464,907 2017-03-21
US15/464,907 US9984740B1 (en) 2017-03-21 2017-03-21 Timing control for input receiver
PCT/US2018/023603 WO2018175613A1 (en) 2017-03-21 2018-03-21 Timing control for input receiver

Publications (2)

Publication Number Publication Date
CN110431631A CN110431631A (zh) 2019-11-08
CN110431631B true CN110431631B (zh) 2023-06-27

Family

ID=62165843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880017734.7A Active CN110431631B (zh) 2017-03-21 2018-03-21 对输入接收器的时序控制

Country Status (4)

Country Link
US (3) US9984740B1 (zh)
KR (2) KR102287130B1 (zh)
CN (1) CN110431631B (zh)
WO (1) WO2018175613A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9984740B1 (en) 2017-03-21 2018-05-29 Micron Technology, Inc. Timing control for input receiver
US10373674B2 (en) * 2017-08-31 2019-08-06 Micron Technology, Inc. Apparatuses and methods for data transmission offset values in burst transmissions
KR102478044B1 (ko) 2018-05-18 2022-12-16 에스케이하이닉스 주식회사 반도체 시스템
KR20200008842A (ko) * 2018-07-17 2020-01-29 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
KR20200046245A (ko) 2018-10-24 2020-05-07 삼성전자주식회사 메모리 모듈 및 메모리 시스템의 동작 방법
KR20200049985A (ko) * 2018-10-30 2020-05-11 삼성전자주식회사 복수의 트레이닝들을 동시에 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
JP2022541831A (ja) * 2019-07-22 2022-09-27 ザイリンクス インコーポレイテッド 集積回路デバイス内の回路を較正するための回路および較正する方法
KR20210058505A (ko) * 2019-11-14 2021-05-24 삼성전자주식회사 메모리 장치를 제어하도록 구성된 시스템-온-칩의 동작 방법
KR20210082774A (ko) * 2019-12-26 2021-07-06 에스케이하이닉스 주식회사 데이터와 데이터 스트로브의 타이밍을 조절하는 반도체 장치 및 반도체 시스템
US10991404B1 (en) * 2020-02-18 2021-04-27 Micron Technology, Inc. Loopback strobe for a memory system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770061A (zh) * 2004-11-04 2006-05-10 三星电子株式会社 存储系统、存储器、存储控制器及其方法
CN102739199A (zh) * 2011-04-05 2012-10-17 国际商业机器公司 用于占空比失真校正的方法和系统
KR20150040611A (ko) * 2013-10-07 2015-04-15 삼성전자주식회사 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
CN104956440A (zh) * 2012-11-30 2015-09-30 英特尔公司 用于确定存储器的参考电压的装置、方法和系统
WO2016168648A1 (en) * 2015-04-17 2016-10-20 Xilinx, Inc. Circuits for and methods of receiving data in an integrated circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389914B1 (ko) * 2000-08-08 2003-07-04 삼성전자주식회사 데이터터미널(ｄｑ)의 데이터셋업시간 및 데이터홀드시간마진을 확보할 수 있는 반도체 메모리 장치
US7627029B2 (en) * 2003-05-20 2009-12-01 Rambus Inc. Margin test methods and circuits
KR100870536B1 (ko) * 2005-12-19 2008-11-26 삼성전자주식회사 고속 인터페이스 방식의 반도체 장치, 반도체 시스템, 및 그 방법
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
US8264906B2 (en) * 2007-05-29 2012-09-11 Rambus Inc. Adjusting clock error across a circuit interface
US7991098B2 (en) * 2007-10-31 2011-08-02 Micron Technology, Inc. Method and apparatus for training the reference voltage level and data sample timing in a receiver
US7872924B2 (en) * 2008-10-28 2011-01-18 Micron Technology, Inc. Multi-phase duty-cycle corrected clock signal generator and memory having same
JPWO2010137330A1 (ja) * 2009-05-27 2012-11-12 パナソニック株式会社 遅延調整装置、遅延調整方法
US8307270B2 (en) * 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
US9923711B2 (en) * 2010-04-30 2018-03-20 Rambus Inc. Low power edge and data sampling
US8842492B2 (en) * 2010-12-09 2014-09-23 Rambus Inc. Memory components and controllers that utilize multiphase synchronous timing references
US8760945B2 (en) * 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
US9563597B2 (en) * 2012-03-19 2017-02-07 Rambus Inc. High capacity memory systems with inter-rank skew tolerance
US8878592B2 (en) * 2012-04-27 2014-11-04 Rambus Inc. Simultaneous switching noise cancellation by adjusting reference voltage and sampling clock phase
US9557765B2 (en) * 2013-01-22 2017-01-31 Via Technologies, Inc. Mechanism for automatically aligning data signals and strobe signals on a source synchronous bus
US9658642B2 (en) 2013-07-01 2017-05-23 Intel Corporation Timing control for unmatched signal receiver
KR20160084100A (ko) * 2015-01-05 2016-07-13 에스케이하이닉스 주식회사 적층 메모리 장치 및 시스템
US9984740B1 (en) 2017-03-21 2018-05-29 Micron Technology, Inc. Timing control for input receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770061A (zh) * 2004-11-04 2006-05-10 三星电子株式会社 存储系统、存储器、存储控制器及其方法
CN102739199A (zh) * 2011-04-05 2012-10-17 国际商业机器公司 用于占空比失真校正的方法和系统
CN104956440A (zh) * 2012-11-30 2015-09-30 英特尔公司 用于确定存储器的参考电压的装置、方法和系统
KR20150040611A (ko) * 2013-10-07 2015-04-15 삼성전자주식회사 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
WO2016168648A1 (en) * 2015-04-17 2016-10-20 Xilinx, Inc. Circuits for and methods of receiving data in an integrated circuit

Also Published As

Publication number Publication date
CN110431631A (zh) 2019-11-08
WO2018175613A1 (en) 2018-09-27
KR102287130B1 (ko) 2021-08-09
US10720201B2 (en) 2020-07-21
US9984740B1 (en) 2018-05-29
US20190371388A1 (en) 2019-12-05
US10410712B2 (en) 2019-09-10
KR20210099662A (ko) 2021-08-12
US20180277194A1 (en) 2018-09-27
KR102401875B1 (ko) 2022-05-25
KR20190120440A (ko) 2019-10-23

Similar Documents

Publication Publication Date Title
CN110431631B (zh) 对输入接收器的时序控制
CN109643566B (zh) 用于调整命令信号路径的延迟的设备及方法
CN112204664B (zh) 用于设置用于改进时钟工作循环的工作循环调整器的设备及方法
US8437428B2 (en) Digital frequency locked delay line
CN110870010B (zh) 在ddr5 dram中调整到锁存路径的指令延迟
US7644324B2 (en) Semiconductor memory tester
US7821317B2 (en) Clock generating apparatus
US9780769B2 (en) Duty cycle detector
US11658645B2 (en) Duty correction device and method, and semiconductor apparatus using the same
US7863955B2 (en) Semiconductor device and operation method thereof
KR20170132392A (ko) 지연 코드 생성기를 포함하는 지연 고정 회로
US8233339B2 (en) Semiconductor memory device
US6850459B2 (en) Synchronous semiconductor memory device allowing adjustment of data output timing
US6188640B1 (en) Data output circuits for semiconductor memory devices
US8300483B2 (en) Timing adjustment circuit, timing adjustment method, and correction value computing method
US8264267B2 (en) Clock pulse generating circuit
US10796737B1 (en) Semiconductor apparatus capable of synchronizing command signal and clock signal, and operation method thereof
US10637638B2 (en) Semiconductor apparatus for transmitting and receiving a signal in synchronization with a clock signal
CN112118007B (zh) 相位检测电路、时钟发生电路和半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant