CN106575517B - 用于提供比较访问功能的存储器设备 - Google Patents

用于提供比较访问功能的存储器设备 Download PDF

Info

Publication number
CN106575517B
CN106575517B CN201580044539.XA CN201580044539A CN106575517B CN 106575517 B CN106575517 B CN 106575517B CN 201580044539 A CN201580044539 A CN 201580044539A CN 106575517 B CN106575517 B CN 106575517B
Authority
CN
China
Prior art keywords
signal
memory devices
data
memory
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580044539.XA
Other languages
English (en)
Other versions
CN106575517A (zh
Inventor
S.托米施马
S-L.L.卢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106575517A publication Critical patent/CN106575517A/zh
Application granted granted Critical
Publication of CN106575517B publication Critical patent/CN106575517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

用于确定存储器设备处的比较信息的技术和机制。在实施例中，存储器设备从存储器控制器接收包括或以其它方式指示对应于存储器设备的存储器位置的地址的信号。在确定信号指示比较操作的情况下，存储器设备检索存储在存储器位置处的数据，并且执行数据与包括在所接收到的信号中或以其它方式由所接收到的信号指示的参考数据值的比较。存储器设备向存储器控制器发送表示比较结果的信息。在另一实施例中，存储器控制器提供通过这样的存储器设备控制比较操作的信号。

Description

用于提供比较访问功能的存储器设备
背景技术
1.技术领域
本发明涉及存储器设备，并且更特别地但不排他地涉及比较由存储器设备的存储器单元存储的数据。
2.背景技术
内容可寻址存储器(“CAM”)典型地在多个存储器位置中存储数据。CAM可以包括值匹配逻辑，其对照所存储的数据比较输入数据并且生成标识其中输入值匹配所存储的值的那些存储器位置的指示符信号。值匹配通常称为“命中”。CAM技术的这样的性质在过去的二十年间日益可用。
然而，随着动态随机存取存储器(DRAM)、静态随机存取存储器(DRAM)等的后续世代在尺度和价格方面持续降低，存在对于支持这样的可负担的、高体积随机存取存储器(RAM)类型的高效搜索的机制(诸如CAM的那些)的需求中的伴随增加。设备联网的更广泛且变化的集成也驱动着对于这样的机制的需求。
支持数据比较中的“不在意”状态的使用的三元CAM技术是对基本二元CAM的一种改进。然而，CAM设备的相对大的存储器单元大小，连同伴随的小存储容量和昂贵的价格，持续妨碍CAM在许多使用情况中的使用。对于CAM的可替换方案的需要例如通过实现CAM的存储器搜索功能的某个版本的替换软件方案的使用来论证。
发明内容
根据本公开的一方面，提供一种用于提供比较访问功能的存储器设备，所述存储器设备包括：包含对应于第一地址的第一存储器位置的存储器阵列；将存储器设备耦合到存储器控制器的输入/输出(I/O)接口；包括配置成经由I/O接口从存储器控制器接收第一信号的电路的访问逻辑，第一信号指示第一地址，以及耦合到访问逻辑的比较逻辑；其中，在第一信号指示比较操作的情况下：访问逻辑检索存储在第一位置处的第一数据；并且比较逻辑执行第一数据与第一信号的参考数据值的比较，并且从存储器设备发送表示比较结果的信息。
根据本公开的另一方面，提供一种用于调用比较访问功能的存储器控制器，所述存储器控制器包括：用于将存储器控制器耦合到存储器设备的输入/输出I/O接口；以及包括配置成经由I/O接口向存储器设备发送第一信号的电路的控制逻辑，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，存储器设备执行参考数据值和存储在第一位置处的第一数据的比较；其中I/O接口还要响应于第一信号而从存储器设备接收表示比较结果的信息。
根据本公开的再一方面，提供一种用于提供比较访问功能的存储器设备处的方法，所述方法包括：从耦合到存储器设备的存储器控制器接收第一信号，第一信号指示对应于存储器设备的存储器阵列的第一位置的第一地址，并且在第一信号指示比较操作的情况下：检索存储在第一位置处的第一数据；执行第一数据与第一信号的参考数据值的比较；并且从存储器设备发送表示比较结果的信息。
根据本公开的再一方面，提供一种用于调用比较访问功能的存储器控制器处的方法，所述方法包括：向耦合到存储器控制器的存储器设备发送第一信号，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号存储器设备执行参考数据值和存储在第一位置处的第一数据的比较；以及响应于第一信号，从存储器设备接收表示比较结果的信息。根据本公开的再一方面，一种包括代码的机器可读介质，所述代码在被运行时，使机器执行本公开中提供的任一方法。
附图说明
本发明的各种实施例通过示例的方式而非限制的方式在随附各图的图中图示，并且其中：
图1A是图示了根据实施例的用于执行读取操作的系统的元件的高级功能框图。
图1B是图示了根据实施例的用于执行数据比较操作的系统的元件的功能框图。
图2是图示了根据实施例的支持数据比较操作的存储器设备的元件的高级功能框图。
图3是图示了根据实施例的用于操作存储器设备的方法的要素的流程。
图4是图示了根据实施例的交换比较结果信息的存储器控制器的元件的高级功能框图。
图5是图示了根据实施例的用于控制存储器设备的方法的要素的流程图。
图6是图示了根据实施例的确定比较结果信息的信号交换的要素的时序。
图7是图示了根据实施例的用于访问存储器资源的计算系统的元件的框图。
图8是图示了根据实施例的用于访问存储器资源的移动设备的元件的框图。
具体实施方式
本文所讨论的实施例不同地提供了用于使存储器设备执行参考值与存储在该存储器设备处的数据的比较的技术和/或机制。这些技术和/或机制中的至少一些是以下认识的结果：存在利用RAM(不同于任何CAM)的相对优势——例如在大小和/或成本方面——以提供充当对于CAM的功能的有限替换的功能的机会。
本文关于支持参考数据值(录入数据)和存储在DRAM设备处的值之间的比较在DRAM设备处的执行的技术和/或机制来讨论某些实施例。描述这样的比较的信息然后可以从DRAM设备传送至例如存储器控制器。然而，这样的讨论可以扩展到附加地或可替换地应用于在任何其它种类的其它类型的RAM处执行的这样的比较，包括但不限于，静态RAM(SRAM)、自旋转移力矩磁阻RAM(STT-MRAM)、电阻RAM(ReRAM)和/或类似物。
这样的DRAM设备可以包括存储器单元的阵列和访问逻辑，所述访问逻辑包括配置成从耦合到DRAM设备的主机(例如存储器控制器)接收参考数据值的电路。DRAM设备可以比较参考数据值与存储在存储器阵列中的值，并且基于比较的结果，生成指示例如包括参考值与所存储的数据之间的匹配的命中或者可替换地包括参考值与所存储的数据之间的失配的未命中的一个或多个信号。在实施例中，访问逻辑基于从主机接收到的信令确定存储器设备的比较模式是否配置成处理与这样的信令相关联地接收到的地址信息和数据。
某些实施例不同地提供一种(例如经封装的设备的)存储器芯片以实现基于内容的数据比较功能——例如除了原本常规的存储器电路的功能之外。图1A和1B不同地图示了根据实施例的系统100的特征。系统100可以包括存储器设备110和主机120，其中主机120的输入/输出(I/O)接口125经由互连105耦合到存储器设备110的I/O接口115。主机120可以包括存储器控制器以向包括在主机120中或耦合到主机120的主机处理器提供对存储器设备110的访问。这样的主机处理器可以包括配置成运行通用操作系统和/或用于包括系统100的计算机平台的其它软件的电路。在一个实施例中，存储器设备110是除了主机120的任何IC管芯之外的集成电路(IC)管芯。例如，存储器设备110可以是除了主机120的任何经封装的设备之外的经封装的设备。在另一实施例中，系统100是片上系统(SoC)设备。
互连105可以包括信号线以在主机120与存储器设备110之间不同地交换信令。例如，互连105可以包括数据总线、地址总线、命令总线，和/或支持主机120访问或以其它方式控制存储器设备110的一些或所有这样的总线的各种组合中的任一个。互连105还可以包括用于控制到存储器设备110的信令(例如除了命令、地址和/或数据信令之外)的一个或多个控制信号线。本领域技术读者将领会到，这样的控制信号线可以传送例如以下中的一个或多个：芯片选择信号、写入使能信号、输出使能信号、时钟信号、列地址选通信号、行地址选通信号或各种其它常规控制信号中的任一个。如本文所讨论的，互连105的一个或多个控制信号线可以传送指定存储器设备110执行与由主机120提供的地址信息和/或数据相关联的数据比较操作(或简单地，“比较操作”)的信号。
存储器设备110可以包括各种类型的存储器技术中的任一个，所述存储器技术例如具有存储器单元行，其中数据经由字线或等效物可访问。在一个实施例中，存储器设备110包括DRAM技术。存储器设备110可以是系统100的较大存储器设备(未示出)内的IC封装。例如，存储器设备110可以是诸如双列直插存储器模块(DIMM)之类的存储器模块的DRAM设备。
存储器设备110可以包括存储器阵列140，其表示存储器的一个或多个逻辑和/或物理分组。存储器的一个这样的分组的示例是存储器资源组，所述存储器资源组例如可以包括布置在行和列中的存储元件。存储器设备110可以包括访问逻辑170以至少部分地促进对存储器阵列140的访问——例如其中这样的访问被提供以用于服务来自主机120的一个或多个命令。访问逻辑170可以包括根据常规技术提供资源访问的存储器设备110的逻辑或与所述逻辑结合操作——例如其中比较逻辑160的功能利用本文所讨论的附加功能来补充这样的常规技术。通过说明而非限制的方式，访问逻辑170可以包括或耦合到命令逻辑和地址逻辑(未示出)，其用于将访问指令解码成存储器阵列140内的适当存储器位置。
主机120可以通过互连105的总线向存储器设备110发送命令或指令。这样的命令可以由存储器设备110来解释——例如包括解码命令信息以执行存储器内的各种访问功能和/或利用列逻辑和/或行逻辑解码地址信息的存储器设备110。例如，这样的逻辑可以利用列地址选通或信号(CAS)和行地址选通或信号(RAS)的组合来访问存储器阵列140中的特定位置。存储器的行可以依照已知存储器架构或其派生物来实现。简要地，存储器阵列140的行可以包括存储器单元的一个或多个可寻址列，如通过由存储器110的列逻辑生成的CAS所标识的。行可以每一个经由通过存储器110的行逻辑生成的RAS不同地可寻址。
可以出于经由耦合到I/O接口115的数据总线写入所交换的数据——和/或读取要交换的数据——的目的而向存储器阵列140发送给定信号集合。在实施例中，主机120包括控制逻辑130——例如包括各种硬件逻辑中的任何一个和/或运行软件逻辑——以经由I/O接口125向互连105发送命令。控制逻辑130可以包括或耦合到存储器控制器的逻辑，所述逻辑执行生成、传输或以其它方式确定根据一个或多个常规技术所发送的命令的操作。通过说明而非限制的方式，控制逻辑130可以补充原本常规的命令/地址信令功能，其例如遵从诸如2008年4月的DDR3SDRAM JEDEC标准JESD79-3C等之类的双倍数据速率(DDR)规范中的一些或全部要求。
图1A表示由系统100执行的用于存储器阵列140的读取访问的交换的视图100a。如视图100a中所示，这样的交换可以包括控制逻辑130经由互连105发送信号135a以向访问逻辑170指示读取操作。这样的信号135a可以包括读取命令(例如经由互连105的命令总线发送)以向访问逻辑170指示数据要从存储器阵列140检索并且发送至主机120。信号135a还可以包括地址信息(例如经由互连105的地址总线发送)，所述地址信息指定或以其它方式指示要从其检索这样的数据的特定存储器位置(如通过说明性位置150所表示的)的地址。响应于信令135a，访问逻辑170可以——例如利用从常规读取访问技术适配得出的操作——检索存储在位置150处的数据并且经由互连105在响应180a中发送所检索到的数据。
读取访问响应——诸如响应180a——的生成可以在一个或多个方面中独立于比较逻辑160，比较逻辑160以其它方式参与比较操作，诸如在图1B的视图100b中所表示的那样。如视图100b中所示，控制逻辑130可以经由互连105发送信号135b以向访问逻辑170指示比较操作。这样的信号135b可以包括专用比较命令，如从读取命令区分的，其指定要从存储器阵列140检索并且与某个参考值比较的某个数据，其中存储器设备110向主机120发送表示比较结果的信息。
在一些实施例中，信号135b包括控制信令，其单独或与信号135b的命令组合地向存储器110指示要执行某个比较操作。通过说明而非限制的方式，I/O接口125和I/O接口115可以每一个包括专用于交换指定是否要执行比较操作的控制信号的相应接触件(例如引脚、垫、球等)。
信号135b还可以包括地址信息，其指定或以其它方式指示要从其检索数据以用于与从主机120接收的参考值的比较的目标存储器位置(例如位置150)的地址。比较操作和读取操作可以瞄准存储器阵列140的不同相应可寻址位置。在实施例中，信号135b还包括与存储在存储器阵列110的目标位置中的数据比较的参考值。例如，参考值164可以经由互连105的数据总线从主机120交换到存储器设备110。参考值164可以存储到储存库162，其包括在比较逻辑160中或以其它方式对比较逻辑160可访问。
响应于信令135b，访问逻辑170可以检索存储在位置150(或存储器阵列140的某个其它目标位置)处的数据。所检索到的数据可以被提供到比较逻辑160以用于与参考值164比较。例如，响应于信号135b，访问逻辑170可以配置(例如重配置)成向比较逻辑160提供所检索到的数据，而不是或附加于向I/O接口115提供所检索到的数据。比较逻辑160可以输出表示数据比较的结果的信息，其中对主机120的响应180b包括或以其它方式基于这样的数据比较。在一个实施例中，响应180b包括一个或多个位以指示是否所存储的数据的一个或多个位每一个匹配参考值164的对应位。
图2图示了根据实施例的操作存储器设备的方法200的要素。方法200可以由例如包括存储器设备110的特征中的一些或全部的存储器执行。为了说明各种实施例的某些特征，本文关于图3中图示的存储器设备300的操作来讨论方法200。然而，根据不同的实施例，这样的讨论可以扩展到附加地或可替换地应用于提供本文所讨论的比较功能的各种存储器设备中的任何一个。
存储器设备300可以包括存储器阵列310，其包括多个存储器位置，每一个对应于相应地址。在实施例中，方法200包括，在210处，在存储器设备处接收包括或以其它方式指示对应于第一存储器位置的第一地址的信号。根据方法200，现在关于这样的信号的处理来描述存储器设备300的某些特征，这些特征用于执行读取操作和比较操作中的任一个。
信号可以经由存储器设备300的I/O接口电路在210处被接收——例如其中这样的I/O接口电路包括地址接口320、命令接口322和/或数据接口324以经由一个或多个总线不同地耦合到存储器控制器(未示出)。在210处接收到的信号可以包括针对由所接收到的信号瞄准的存储器阵列310的特定可寻址位置(如通过说明性行315所表示的)的地址。在210处接收到的信号还可以包括由存储器控制器用于控制存储器设备300的命令集合的命令——例如读取命令或比较命令。对于一些类型的访问，在210处接收到的信号还可以包括与对第一地址的访问相关联的数据。例如，这样的数据可以包括要写入到第一存储器位置的数据，或者可替换地，要与存储在第一存储器位置处的数据比较的参考数据值。存储器设备310可以配置成基于例如这样的信号的相对时序和/或基于包括在所接收到的信号中或者以其它方式对应于所接收到的信号的控制信令(例如除了命令、地址和/或数据信令之外)而将这样的地址、命令和/或数据信号与彼此相关联。
这样的控制信令可以例如经由存储器设备300的控制接口345来接收。控制接口345可以包括接触件以从耦合到存储器设备300的主机(未示出)不同地接收控制信号。这样的控制信号可以包括例如以下中的一个或多个：芯片选择信号CS、写入使能信号WE、道路地址选通信号RAS、列地址选通信号CAS、时钟信号CLK和/或类似物。普通技术读者将领会到，这样的控制信号可以根据常规存储器控制技术或者从其适配得出，这些技术的细节在本文中不进行讨论并且不限制某些实施例。
尽管某些实施例在这方面不受限，但是以其它方式常规控制信令可以被修改或扩展为进一步向存储器设备300指示地址何时与对存储器阵列310的比较访问(例如如与读取访问相对照的)相关联。例如，在一些实施例中，控制接口345接收比较控制信令，其指定由存储器设备300接收到的相关联的地址和数据是出于存储器设备300执行比较操作的目的。根据不同的实施例，这样的比较控制信令可以通过各种技术中的任何一个来传送。例如，专用比较控制信号CMP可以经由仅传送是否要执行比较操作的控制接口345的接触件来接收。可替换地，比较控制信令可以经由还在各种时间处传送不同类型的控制信息的控制接口345的一个或多个接触件来接收。通过说明而非限制的方式，比较操作可以通过RAS接触件、CAS接触件、WE接触件和/或接收特定信号值(例如逻辑高或逻辑低)或信号值的序列的控制接口345的另一接触件来指示，归因于这样的信号的时序、顺序和/或组合，这些信号值由存储器设备300识别为要执行比较命令操作的指示。
在一个实施例中，诸如信号CMP的信令之类的比较控制信令可以被提供给存储器设备300的命令逻辑340。这样的比较控制信令可以将比较操作指示为对经由命令接口322接收到的命令——例如读取命令——的修改器，或者可替换地将比较操作作为对于经由命令接口322接收到的任何命令的缺失的例外来发信号通知。然而，其它实施例通过除了任何显式控制信号机制之外的手段来向存储器设备300指示比较操作。例如，存储器设备300的命令逻辑340可以经由命令接口322接收显式地指示要执行比较操作的专用比较命令。在这样的实施例中，不存在指示要执行比较操作的诸如信号CMP之类的附加控制信令。
存储器设备300的访问逻辑还可以包括输入路径，其包括传送用于写入到存储器阵列310的数据的电路。这样的访问逻辑还可以包括输出路径，其包括传送已经从存储器阵列310检索到的数据——例如供主机读取这样检索到的数据——的电路。通过说明而非限制的方式，存储器设备300的输入路径电路可以包括临时存储经由数据接口324接收的数据的输入缓冲器350、串行到并行转换器S2P 352以及耦合成向感测放大器334输出数据的写入缓冲器354。可替换地或附加地，存储器设备300的输出路径电路可以包括耦合成从感测放大器334接收数据的前置放大器PreAmp 360、并行到串行转换器P2S 362和在被发送到数据接口324之前临时存储数据的输出缓冲器364。然而，这样的输入路径电路和输出路径电路只是说明一种实现，并且不限制某些实施例。这样的电路的操作可以从常规存储器访问机制适配得出，在本文中未对这些机制进行详述以避免使某些实施例的特征模糊。
存储器设备300还可以包括不同地配置(例如重配置)存储器设备300的输入路径电路和/或输出路径电路以例如适应执行比较操作——如与读取操作相对照的——的电路，如通过说明性模式逻辑370所表示的。模式逻辑370可以耦合成促进和/或修改沿从数据接口324到存储器阵列310的输入路径的至少部分的数据的传送——例如其中模式逻辑370的电路耦合在输入缓冲器350与S2P 352之间。在对存储器阵列310的写入访问发生的情况下，模式逻辑370可以(例如响应于命令逻辑340)从输入缓冲器350和S2P 352解耦、配置或以其它方式允许来自输入缓冲器350和S2P 352的一个或多个数据传送路径。相比之下，为了促进存储器阵列310处的比较操作，模式逻辑370可以替代性地配置用于将参考数据从数据接口324交换到参考数据储存库372的路径——即，替代于这样的参考数据被引导以用于写入到存储器阵列310。
可替换地或附加地，模式逻辑370可以耦合成促进和/或修改数据沿从存储器阵列310到数据接口324的输出路径的至少部分的传送——例如其中模式逻辑370的电路耦合在P2S 362与输出缓冲器364之间。在存储器阵列310的读取访问发生的情况下，模式逻辑370可以(例如响应于命令逻辑340)从P2S 362解耦、配置或以其它方式允许针对要从P2S 362交换到输出缓冲器364的所检索到的数据的一个或多个通信路径。相比之下，为了促进存储器阵列310处的比较操作，模式逻辑370可以配置用于使这样的所检索到的数据被附加地或可替换地传送至比较器374以用于与存储到参考数据储存库372的参考数据比较的路径。这样的各种路径的可配置性在图3中在功能上表示为模式逻辑370的开关元件。然而，根据不同的实施例，各种常规开关或其它这样的配置电路中的任何一个可以适配成提供这样的功能。
在一个实施例中，模式逻辑370响应于从命令逻辑340接收到的信令，其中这样的信令可以指示读取操作和比较操作中的特定一个。然而，在另一实施例中，模式逻辑370可以响应于各种附加或可替换的信号中的任何一个，诸如信号CMP或其它这样的比较控制信令。模式逻辑370可以包括开关逻辑和/或其它配置电路以设置模式，借此沿从存储器阵列310的输入路径传送的数据要被传送至比较器374——例如附加于或替代于被传送至数据接口324。可替换地或附加地，这样的模式可以使沿远离数据接口324的输出路径传送的数据被传送至参考数据储存库372——例如替代于被写入到存储器阵列310。
方法200可以包括确定比较操作是否响应于在210处接收到的信号而要执行——例如包括从包括比较访问和读取访问(其不同于比较访问)的多个访问类型中的一个选择。为了说明对存储器的比较访问的特征，将方法200示出为可选地执行比较访问和读取访问中的任一个。然而，要理解的是，某些实施例只是执行比较访问。通过说明而非限制的方式，方法200可以包括，在215处，确定在210处接收到的信号是否是要执行的某个比较操作的指示。方法200还可以包括在240处确定在210处接收到的信号是否是要执行的某个读取操作的指示。215处的确定和/或240处的确定可以由存储器设备300的访问逻辑(诸如命令逻辑340)基于包括在210处所接收到的信号中的命令和/或比较控制信令而执行。215处的确定和240处的确定的特定顺序只是说明性的，并且不限制某些实施例。
在215处基于所接收到的信号确定要执行比较操作的情况下，方法400可以发起这样的比较操作的执行。例如，方法200可以包括，在220处，检索存储在第一存储器位置处的数据。220处的检索可以包括一个或多个操作，这些操作同样针对读取访问而执行——例如根据常规技术。通过说明而非限制的方式，从目标行315检索数据可以包括行解码器330和列解码器332接收所接收到的信号的相应地址信息。解码器330、332可以不同地解码这样的地址信息以生成用于激活包括行315的存储器单元的信号。基于这样的经解码的地址信息，存储器设备300的感测放大器334可以生成表示不同地存储在行315的一些或全部存储器单元中的位值的信号。
响应于比较操作的检测(如在215处那样)，模式逻辑370可以被发信号通知配置用于比较操作的模式(或维持这样的模式)。这样的配置可以包括建立将经由数据接口324接收到的录入数据值(其被包括于在210处接收到的信号中)存储到参考数据储存库372的路径。这样的配置还可以包括建立向比较器374发送从目标行315检索到的数据的路径。
方法200还可以包括，在225处，执行——例如基于通过模式逻辑370的配置——在220处检索到的数据与包括在所接收到的信号中的参考数据值的比较。在其中在210处接收到的信号不是用于比较操作(例如其中它们替代性地用于读取操作)的情境中，信号可以不包括任何这样的参考数据值。基于在225处执行的比较，方法400可以，在230处，从存储器设备发送表示比较结果的信息。
在一个实施例中，这样的比较结果信息仅包括单个位值，主机配置成将该单个位值识别为指示参考数据值和所存储的值是否等于彼此。在另一实施例中，结果包括比较信息的多个位。例如，在225处执行的比较可以包括比较八位存储数据值X[0:7]与八位参考数据值Y[0:7]。在这样的实施例中，比较结果可以是八位值Z[0:7]，其每一位指示X[0:7]和Y[0:7]的对应位是否等于彼此。通过说明而非限制的方式，Z[0]可以等于(X[0]⊕Y[0])，Z[1]等于(X[1]⊕Y[1])等。根据不同的实施例，可以执行各种附加或可替换类型的比较中的任何一个225和/或在230处发送比较结果信息。例如，一些或全部比较结果信息可以在230处经由专用匹配/未命中输出376来发送。可替换地，一些或全部比较结果信息可以经由诸如数据接口324的其它构件传送。
在一些实施例中，方法200还包括实现除了比较访问之外的访问的操作。例如，在240处基于所接收到的信号而确定要执行读取操作的情况下，方法200可以发起这样的读取操作的执行。否则，方法200可以结束，或者可替换地，执行实现除了比较访问或读取访问之外的某种存储器访问的操作(未示出)。
读取访问的执行可以包括，在245处，检索存储在第一存储器位置处的数据。220处的检索可以包括一个或多个数据检索操作，诸如否则在220处执行的那些。响应于读取操作的检测(如在240处那样)，模式逻辑370可以被发信号通知配置用于读取操作的模式(或维持这样的模式)。这样的配置可以包括建立通信地耦合感测放大器334以向数据接口324提供所检索到的数据的路径。方法200还可以包括，在250处，从存储器设备发送从第一存储器位置读取的数据。这样的读取操作至少可以在以下范围内从比较操作区分开：读取操作可以独立于在存储器设备300处执行的任何比较而执行。尽管某些实施例在这方面不受限，但是比较操作还可以包括向主机传送所存储的数据值。在这样的实施例中，比较操作可以被视为从另一类型的读取操作(其在存储器设备处提前确定这样的比较信息)区分开的一种类型的读取操作(其也在存储器设备处确定比较信息)。
图4图示了根据实施例的用于控制存储器设备的方法400的要素。方法400可以被执行以控制提供存储器设备110的一些或全部功能的存储器设备——例如其中方法400由控制逻辑130执行。在一个实施例中，根据方法400控制的存储器设备可以自身执行方法200。为了说明各种实施例的某些特征，本文关于在图5中图示的存储器控制器500来讨论方法200。然而，这样的讨论可以扩展到附加地或可替换地应用于控制存储器设备以确定比较信息(如本文所讨论的)的各种主机设备中的任何一个。
在实施例中，方法400包括，在410处，向存储器设备发送指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址的第一信号。在存储器控制器500的说明性实施例中，I/O电路包括发送或以其它方式指示第一地址的地址接口512，以及发送或以其它方式指示参考数据值的数据接口516。地址确定逻辑520和参考数据储存库540可以提供第一地址和参考数据值——例如响应于来自耦合到存储器控制器500或与存储器控制器500集成的中央处理单元或其它主机逻辑(未示出)的存储器访问请求。在一些实施例中，比较操作可以由经由命令接口514交换的命令信号和/或由经由控制信号接口518交换的一个或多个比较控制信号来指示。存储器控制器500的命令逻辑530可以基于来自主机逻辑的存储器访问请求来生成这样的命令信号。不关于存储器控制器500通过其确定用于执行比较操作的特定地址和/或参考值的特定技术来限制某些实施例。
在410处发送的第一信号可以例如对应于在215处确定的指示比较操作的信号。基于第一信号，存储器设备执行参考数据值和存储在第一位置处的数据的比较。方法400还包括，在420处，响应于第一信号，从存储器设备接收表示存储器设备处执行的比较的结果的信息。在一个实施例中，评估逻辑550可以处理这样的信息以确定例如是否需要执行附加的比较操作。这样的处理可以包括评估逻辑550确定是否后续比较操作瞄准不同的存储器位置和/或是否后续比较操作基于不同的参考数据值。这样的处理的特定细节可以取决于实现特定要求，并且不限制某些实施例。
尽管某些实施例在这方面不受限，但是方法400还可以包括实现存储器设备的读取访问(或其它访问)的附加操作。通过说明而非限制的方式，方法400还可以包括，在430处，向存储器设备发送第二信号，第二信号指示第一地址(或可替换地，针对另一存储器位置的地址)和除了比较操作之外的读取操作。可替换地，在430处发送的第二信号可以瞄准读取访问除了第一地址之外的存储器地址。响应于第二信号，存储器设备可以检索存储在第一位置处的第二数据。第二数据可以是由410处发送的第一信号瞄准的第一数据，尽管某些实施例在这方面不受限。在实施例中，方法400还包括，在440处，响应于第二信号而从存储器设备接收第二数据。
图6示出图示了根据实施例的在存储器控制器与存储器设备之间的信号交换的时序图600。在时序图600中表示的信令可以例如在控制逻辑130(例如存储器控制器)与存储器设备110之间交换。
在时序图600中，时钟信号CLK调整存储器设备的时序。时序图600的命令信令CMD表示一个或多个命令信号，诸如与命令接口322和/或命令接口514交换的那些，并且(Y+1)位地址总线ADD[0:Y]的地址信号表示一个或多个地址信号，诸如经由地址接口320和/或地址接口512交换的那些。CMD的命令可以使用一个或多个专用命令信号接触件和在一些实施例中一个或多个附加控制信号接触件(例如包括RAS、CAS、WE和/或类似物)的组合来传送。时序图600的(Z+1)位数据总线DQ[0:Z]的数据信令表示数据信号，诸如经由数据接口324和/或数据接口516交换的那些。
在时间t0处，命令信令CMD传送激活命令(ACT)以准备要访问的存储器设备的DRAM单元。ACT命令可以与由信令ADD传送的行地址信息(Row)一致。比较命令CMP可以后续通过命令信令CMD来传送——例如其中CMP被定时成允许时序约束tRCD的届满。在实施例中，tRCD是在存储器控制器断言行地址和列地址的后续断言之间所要求的最小时间。在时序图600的示例中，tRCD约束要求后续列地址信息(Col)不早于时间t3与时间t4之间的CLK的上升沿被断言。
命令信令CMD可以包括比较命令CMP，其例如与列地址信令Col并发传送。参考数据值(Entry)还可以作为DQ[0:Z]的数据信令的部分来发送——例如也与CMP并发。在读取等待时间周期(RL)之后，比较结果信息可以由存储器设备传输。周期RL由其花费用于使存储器设备配置数据比较模式、从Row和Col瞄准的存储器位置检索数据以及将这样的数据与参考数据值Entry比较的时间来确定。尽管某些实施例在这方面不受限，比较结果信息可以通过专用输出匹配来传送，所述专用输出匹配不同于用于交换DQ[0:Z]的数据信号的信号线。通过说明而非限制的方式，包括位M0，M1，…，M7的匹配位序列可以每一个指定是否相应对的位——包括所存储的数据位和对应的参考数据位——等于彼此。在另一实施例中，DQ[0:Z]可以用于传送其它这样的比较结果信息、错误校正信息和/或类似物。在时序图600中示出的说明性实施例中，DQ[0:Z]用于向主机读出已从存储器阵列检索到的数据位——例如包括位D0到D7。
图7是其中可以实现存储器比较访问的计算系统的实施例的框图。系统700表示依照本文所描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其它电子设备。系统700可以包括处理器720，其提供处理、操作管理和用于系统700的指令的运行。处理器720可以包括任何类型的微处理器、中央处理单元(CPU)、处理核或其它处理硬件以提供用于系统700的处理。处理器720控制系统700的总体操作，并且可以是或包括，一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)等，或者这样的设备的组合。
存储器子系统730表示系统700的主存储器，并且提供用于由处理器720运行的代码或使用在运行例程中的数据值的临时存储。存储器子系统730可以包括一个或多个存储器设备，诸如只读存储器(ROM)、闪速存储器、一个或多个种类的随机存取存储器(RAM)或其它存储器设备或这样的设备的组合。除其它事物之外，存储器子系统730存储和托管操作系统(OS)736以提供用于在系统700中运行指令的软件平台。此外，其它指令738被存储并且从存储器子系统730运行以提供系统700的逻辑和处理。OS 736和指令738由处理器720运行。
存储器子系统730可以包括存储器设备732，其中它存储数据、指令、程序或其它项目。在一个实施例中，存储器子系统包括存储器控制器734，其为依照本文所描述的任何实施例的存储器控制器，并且其接收在存储器732处计算的比较结果信息。
处理器720和存储器子系统730耦合到总线/总线系统710。总线710是表示通过适当的桥接器、适配器和/或控制器连接的任何一个或多个分离的物理总线、通信线路/接口和/或点对点连接的抽象。因此，总线710可以包括例如以下中的一个或多个：系统总线、外围组件互连(PCI)总线、超传输或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)或电气和电子工程师(IEEE)协会标准1394总线(通常称为“火线”)。总线710的总线还可以对应于网络接口750中的接口。
系统700还可以包括耦合到总线710的一个或多个输入/输出(I/O)接口740、网络接口750、一个或多个内部大容量存储设备760和外围接口770。I/O接口740可以包括一个或多个接口组件，用户通过其与系统700交互(例如视频、音频和/或字母数字对接)。网络接口750为系统700提供通过一个或多个网络与远程设备(例如服务器、其它计算设备)通信的能力。网络接口750可以包括以太网适配器、无线互连组件、USB(通用串行总线)或其它基于有线或无线标准或专有接口。
存储装置760可以是或包括用于以非易失性方式存储大量数据的任何常规的介质，诸如一个或多个磁性、固态或基于光学的盘或组合。存储装置760以持久性状态持有代码或指令和数据762(即不管到系统700的功率中断也保留值)。存储装置760可以一般地被视为“存储器”，尽管存储器730是向处理器720提供指令的运行或操作存储器。存储器730可以包括易失性存储器(即如果到系统700的功率中断则数据的值或状态是不确定的)，而存储装置760是非易失性的。
外围接口770可以包括以上未具体提到的任何硬件接口。外设一般是指独立连接到系统700的设备。从属连接是这样的连接，在该连接中系统700提供其上运行操作并且用户利用其进行交互的软件和/或硬件平台。
图8是其中可以实现对存储器的比较访问的移动设备的实施例的框图。设备800表示移动计算设备，诸如计算平板电脑、移动电话或智能电话、无线使能的电子阅读器或其它移动设备。将理解到，一般地示出某些组件，并且在设备800中未示出这样的设备的所有组件。
设备800可以包括处理器810，其执行设备800的主要处理操作。处理器810可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑器件或其它处理构件。由处理器810执行的处理操作包括其上运行应用和/或设备功能的操作平台或操作系统的运行。处理操作包括涉及与人类用户或与其它设备的I/O(输入/输出)的操作、涉及功率管理的操作和/或涉及将设备800连接到另一设备的操作。处理操作还可以包括涉及音频I/O和/或显示I/O的操作。
在一个实施例中，设备800包括音频子系统820，其表示与向计算设备提供音频功能相关联的硬件(例如音频硬件和音频电路)和软件(例如驱动程序、编解码器)组件。音频功能可以包括扬声器和/或耳机输出，以及麦克风输入。用于这样的功能的设备可以集成到设备800中，或者连接到设备800。在一个实施例中，用户通过提供由处理器810接收和处理的音频命令来与设备800交互。
显示子系统830表示提供使用户与计算设备交互的视觉和/或触觉显示的硬件(例如显示设备)和软件(例如驱动程序)组件。显示子系统830可以包括显示接口832，其可以包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口832包括与处理器810分离以执行涉及显示的至少一些处理的逻辑。在一个实施例中，显示子系统830包括向用户提供输出和输入二者的触摸屏设备。
I/O控制器840表示涉及与用户的交互的硬件设备和软件组件。I/O控制器840可以操作成管理作为音频子系统820和/或显示子系统830的部分的硬件。此外，I/O控制器840说明用于连接到设备800的附加设备的连接点，用户通过其可以与系统交互。例如，可以附连到设备800的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备或用于供特定应用使用的其它I/O设备，诸如读卡器或其它设备。
如以上所提到的，I/O控制器840可以与音频子系统820和/或显示子系统830交互。例如，通过麦克风或其它音频设备的输入可以提供用于设备800的一个或多个应用或功能的输入或命令。此外，音频输出可以取代于或附加于显示输出而提供。在另一示例中，如果显示子系统包括触摸屏，显示设备还充当输入设备，其可以至少部分地由I/O控制器840来管理。还可以存在设备800上的附加按钮或开关以提供由I/O控制器840管理的I/O功能。
在一个实施例中，I/O控制器840管理诸如加速度计、相机、光传感器或其它环境传感器、陀螺仪、全球定位系统(GPS)或可以包括在设备800中的其它硬件之类的设备。输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作(诸如对噪声滤波、调节显示器以用于亮度检测、应用相机的闪光灯或其它特征)。
在一个实施例中，设备800包括功率管理850，其管理电池功率使用、电池的充电和涉及功率节约操作的特征。存储器子系统860可以包括用于在设备800中存储信息的(一个或多个)存储器设备862。存储器子系统860可以包括非易失性(如果对存储器设备的供电中断，状态不改变)和/或易失性(如果对存储器设备的供电中断，状态不确定)存储器设备。存储器860可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及涉及系统800的应用和功能的运行的系统数据(无论长期还是临时)。
在一个实施例中，存储器子系统860包括存储器控制器864(其还可以被视为系统800的控制的部分，并且可以潜在地被视为处理器810的部分)。存储器控制器864可以传送信令以使存储器862在本地比较存储在存储器862处的数据值与提供给存储器862的参考值。
连接性870可以包括硬件设备(例如无线和/或有线连接器和通信硬件)和软件组件(例如驱动程序、协议栈)以使得设备800能够与外部设备通信。设备可以是分离的设备，诸如其它计算设备、无线接入点或基站，以及诸如耳机、打印机或其它设备之类的外设。
连接性870可以包括多个不同类型的连接性。为了一般化，设备800被图示有蜂窝连接性872和无线连接性874。蜂窝连接性872一般是指由无线载体提供的蜂窝网络连接性，诸如经由GSM(全球移动通信系统)或变型或派生物、CDMA(码分多址)或变型或派生物、TDM(时分复用)或变型或派生物、LTE(长期演进——还称为“4G”)或其它蜂窝服务标准来提供。无线连接性874是指不是蜂窝的无线连接性，并且可以包括个域网(诸如蓝牙)、局域网(诸如WiFi)和/或广域网(诸如WiMax)或其它无线通信。无线通信是指通过使用借由非固体介质的经调制电磁辐射的数据输送。有线通信通过固体通信介质发生。
外围连接880包括硬件接口和连接器，以及软件组件(例如驱动程序、协议栈)以做出外围连接。将理解到，设备800可以既是到其它计算设备的外围设备(“去往”882)又是具有连接到它的外围设备(“来自”884)。设备800通常具有“坞接”连接器以连接到其它计算设备以用于诸如管理(例如下载和/或上传、改变、同步)设备800上的内容之类的目的。此外，坞接连接器可以允许设备800连接到允许设备800控制例如到影音或其它系统的内容输出的某些外设。
除了专有坞接连接器或其它专有连接硬件之外，设备800可以经由公共或基于标准的连接器做出外围连接880。常见类型可以包括通用串行总线(USB)连接器(其可以包括数个不同的硬件接口中的任何一个)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线或其它类型。
在一个实现中，一种存储器设备包括包含对应于第一地址的第一存储器位置的存储器阵列；将存储器设备耦合到存储器控制器的输入/输出(I/O)接口；包括配置成经由I/O接口从存储器控制器接收第一信号的电路的访问逻辑，第一信号指示第一地址；以及耦合到访问逻辑的比较逻辑。在第一信号指示比较操作的情况下，访问逻辑检索存储在第一位置处的第一数据，并且比较逻辑执行第一数据与第一信号的参考数据值的比较，并且从存储器设备发送表示比较结果的信息。
在实施例中，在第一信号指示除了比较操作之外的读取操作的情况下，访问逻辑检索第一数据并且从存储器设备发送第一数据。在另一实施例中，第一信号包括比较命令。在另一实施例中，第一信号包括指定要执行比较操作的控制信号。在另一实施例中，表示比较结果的信息是指定第一数据和参考数据值是否等于彼此的单个位。在另一实施例中，表示比较结果的信息包括多个位，每一个位对应于包括第一数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示对应对的位是否彼此匹配。在另一实施例中，参考数据值经由存储器设备的数据总线接口来传送。
在另一实现中，一种存储器控制器包括将存储器控制器耦合到存储器设备的输入/输出(I/O)接口，以及包括配置成经由I/O接口向存储器设备发送第一信号的电路的控制逻辑，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，存储器设备执行参考数据值和存储在第一位置处的第一数据的比较。I/O接口还响应于第一信号而从存储器设备接收表示比较结果的信息。
在实施例中，控制逻辑还经由I/O接口向存储器设备发送第二信号，第二信号指示第一地址和除了比较操作之外的读取操作，其中，响应于第二信号，存储器设备检索存储在第一位置处的第二数据，并且I/O接口还响应于第二信号从存储器设备接收第二数据。在另一实施例中，第一信号包括比较命令。在另一实施例中，第一信号包括指定要执行比较操作的控制信号。在另一实施例中，表示比较结果的信息是指定第一数据和参考数据值是否等于彼此的单个位。在另一实施例中，表示比较结果的信息包括多个位，每一个位对应于包括第一数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示对应对的位是否彼此匹配。在另一实施例中，参考数据值经由存储器设备的数据总线接口来传送。
在另一实现中，一种存储器设备处的方法包括从耦合到存储器设备的存储器控制器接收第一信号，第一信号指示对应于存储器设备的存储器阵列的第一位置的第一地址，并且在第一信号指示比较操作的情况下，检索存储在第一位置处的第一数据，执行第一数据与第一信号的参考数据值的比较，并且从存储器设备发送表示比较结果的信息。
在实施例中，方法还包括，在第一信号指示除了比较操作之外的读取操作的情况下，检索存储在第一位置处的第一数据并且从存储器设备发送第一数据。在另一实施例中，第一信号包括比较命令。在另一实施例中，第一信号包括指定要执行比较操作的控制信号。在另一实施例中，表示比较结果的信息是指定第一数据和参考数据值是否等于彼此的单个位。在另一实施例中，表示比较结果的信息包括多个位，每一个位对应于包括第一数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示对应对的位是否彼此匹配。在另一实施例中，参考数据值经由存储器设备的数据总线接口来传送。
在另一实现中，一种存储器控制器处的方法包括向耦合到存储器控制器的存储器设备发送第一信号，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，存储器设备执行参考数据值和存储在第一位置处的第一数据的比较。方法还包括，响应于第一信号，从存储器设备接收表示比较结果的信息。在实施例中，方法还包括向存储器设备发送第二信号，第二信号指示第一地址和除了比较操作之外的读取操作，其中，响应于第二信号，存储器设备检索存储在第一位置处的第二数据，并且响应于第二信号从存储器设备接收第二数据。在另一实施例中，第一信号包括比较命令。在另一实施例中，第一信号包括指定要执行比较操作的控制信号。在另一实施例中，表示比较结果的信息是指定第一数据和参考数据值是否等于彼此的单个位。在另一实施例中，表示比较结果的信息包括多个位，每一个位对应于包括第一数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示对应对的位是否彼此匹配。在另一实施例中，参考数据值经由存储器设备的数据总线接口来传送。
在另一实现中，一种具有存储在其上的指令的计算机可读存储介质，所述指令当由一个或多个处理单元运行时，使存储器控制器执行一种方法，包括：向耦合到存储器控制器的存储器设备发送第一信号，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，存储器设备执行参考数据值和存储在第一位置处的第一数据的比较。方法还包括，响应于第一信号，从存储器设备接收表示比较结果的信息。
在实施例中，方法还包括向存储器设备发送第二信号，第二信号指示第一地址和除了比较操作之外的读取操作，其中，响应于第二信号，存储器设备检索存储在第一位置处的第二数据，并且响应于第二信号从存储器设备接收第二数据。在另一实施例中，在第一信号指示除了比较操作之外的读取操作的情况下，访问逻辑检索第一数据并且从存储器设备发送第一数据。在另一实施例中，第一信号包括比较命令。在另一实施例中，第一信号包括指定要执行比较操作的控制信号。在另一实施例中，表示比较结果的信息是指定第一数据和参考数据值是否等于彼此的单个位。在另一实施例中，表示比较结果的信息包括多个位，每一个位对应于包括第一数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示对应对的位是否彼此匹配。在另一实施例中，参考数据值经由存储器设备的数据总线接口来传送。
在另一实现中，一种系统包括存储器控制器、互连和经由互连耦合到存储器控制器的存储器设备。存储器设备包括包含对应于第一地址的第一存储器位置的存储器阵列；将存储器设备耦合到存储器控制器的输入/输出(I/O)接口；经由I/O接口从存储器控制器接收第一信号的访问逻辑，第一信号指示第一地址；以及耦合到访问逻辑的比较逻辑。在第一信号指示比较操作的情况下，访问逻辑检索存储在第一位置处的第一数据，并且比较逻辑执行第一数据与第一信号的参考数据值的比较，并且从存储器设备发送表示比较结果的信息。
在实施例中，在第一信号指示除了比较操作之外的读取操作的情况下，访问逻辑检索第一数据并且从存储器设备发送第一数据。在另一实施例中，第一信号包括比较命令。在另一实施例中，第一信号包括指定要执行比较操作的控制信号。在另一实施例中，表示比较结果的信息是指定第一数据和参考数据值是否等于彼此的单个位。在另一实施例中，表示比较结果的信息包括多个位，每一个位对应于包括第一数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示对应对的位是否彼此匹配。在另一实施例中，参考数据值经由存储器设备的数据总线接口来传送。
本文描述了用于操作存储器设备的技术和架构。在以上描述中，出于解释的目的，阐述众多具体细节以便提供某些实施例的透彻理解。然而，对本领域技术人员将清楚的是，某些实施例可以在没有这些具体细节的情况下实践。在其它实例中，以框图形式示出结构和设备以便避免使描述模糊。
在说明书中对“一个实施例”或“一实施例”的引用意味着结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。短语“在一个实施例中”在说明书中的各处的出现未必都是指相同的实施例。
在计算机存储器内的数据位上的操作的算法和符号表示方面呈现了本文中的详细描述的一些部分。这些算法描述和表示是由计算领域技术人员用于最有效地向本领域其他技术人员传达其工作实质的手段。算法在此并且一般地被设想成造成期望结果的步骤的自相合序列。步骤是要求物理量的物理操纵的那些。通常，尽管不是必然的，这些量采取能够被存储、传送、组合、比较和以其它方式操纵的电信号或磁信号的形式。有时证实方便的是，原则上出于共同使用的原因，将这些信号称为位、值、元素、符号、字符、项目、数字等。
然而，应当记住的是，这些和类似术语中的全部要与适当的物理量相关联，并且只是应用于这些量的方便标记。除非如从本文的讨论清楚的那样另行具体陈述，否则要领会到，贯穿说明书，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等之类的术语的讨论是指将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和变换成类似地表示为计算机系统存储器或寄存器或其它这样的信息存储、传输或显示设备内的物理量的其它数据的计算机系统或类似的电子计算设备的动作和过程。
某些实施例还涉及用于执行本文中的操作的装置。该装置可以被特殊地构造成用于所要求的目的，或者其可以包括通过存储在计算机中的计算机程序选择性地激活或者重配置的通用计算机。这样的计算机程序可以存储在计算机可读存储介质中，诸如但不限于任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)(诸如动态RAM(DRAM))、EPROM、EEPROM、磁卡或光卡或适合用于存储电子指令并且耦合到计算机系统总线的任何类型的介质。
本文所呈现的算法和显示并不固有地涉及任何特定计算机或其它装置。各种通用系统可以与依照本文中的教导的程序一起使用，或者构造更专用的装置以执行所要求的方法步骤可以证明是方便的。用于各种这些系统的所要求的结构将从本文中的描述是清楚的。此外，某些实施例不参照任何特定编程语言来描述。将领会到，各种编程语言可以用于实现如本文所描述的这样的实施例的教导。
除了本文所描述的内容，可以在不脱离它们范围的情况下对所公开的实施例及其实现做出各种修改。因此，本文中的说明和示例应当以说明性而非限制性含义来解释。本发明的范围应当仅通过参照随附的权利要求来衡量。

Claims (36)

1.一种用于提供比较访问功能的存储器设备，所述存储器设备包括：
包含对应于第一地址的第一存储器位置的存储器阵列；
用于将存储器设备耦合到存储器控制器的输入/输出I/O接口；
包括配置成经由I/O接口从存储器控制器接收第一信号的电路的访问逻辑，第一信号指示第一地址，以及
耦合到访问逻辑的比较逻辑；
其中，在第一信号指示比较操作的情况下：
访问逻辑要检索存储在第一存储器位置处的数据；以及
比较逻辑要执行所述数据与第一信号的参考数据值的比较，并且要从存储器设备发送表示比较结果的信息。
2.如权利要求1所述 的存储器设备，其中，在第一信号指示除了比较操作之外的读取操作的情况下，访问逻辑要检索所述数据并且要从存储器设备发送所述数据。
3.如权利要求1所述 的存储器设备，其中，第一信号包括比较命令。
4.如权利要求1所述 的存储器设备，其中，第一信号包括指定要执行比较操作的控制信号。
5.如权利要求1至4中任一项所述 的存储器设备，其中，表示比较结果的信息是指定所述数据和参考数据值是否等于彼此的单个位。
6.如权利要求1至4中任一项所述 的存储器设备，其中，表示比较结果的信息包括多个位，每一个位对应于包括所述数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示相应对的位是否彼此匹配。
7.如权利要求1至4中任一项所述 的存储器设备，其中，参考数据值经由存储器设备的数据总线接口来传送。
8.一种用于调用比较访问功能的存储器控制器，所述存储器控制器包括：
用于将存储器控制器耦合到存储器设备的输入/输出I/O接口；以及
包括配置成经由I/O接口向存储器设备发送第一信号的电路的控制逻辑，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，所述存储器设备执行参考数据值和存储在第一位置处的数据的比较；
其中I/O接口还要响应于第一信号而从存储器设备接收表示比较结果的信息。
9.如权利要求8所述 的存储器控制器，控制逻辑还要经由I/O接口向存储器设备发送第二信号，第二信号指示第一地址和除了比较操作之外的读取操作，其中，响应于第二信号，存储器设备检索存储在第一位置处的数据，并且I/O接口还要响应于第二信号从存储器设备接收所述数据。
10.如权利要求8和9中任一项所述 的存储器控制器，其中第一信号包括比较命令。
11.如权利要求8和9中任一项所述 的存储器控制器，其中第一信号包括指定要执行比较操作的控制信号。
12.如权利要求8和9中任一项所述 的存储器控制器，其中表示比较结果的信息是指定所述数据和参考数据值是否等于彼此的单个位。
13.如权利要求8和9中任一项所述 的存储器控制器，其中表示比较结果的信息包括多个位，每一个位对应于包括所述数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示相应对的位是否彼此匹配。
14.如权利要求8和9中任一项所述 的存储器控制器，其中参考数据值经由存储器设备的数据总线接口来传送。
15.一种用于提供比较访问功能的存储器设备处的方法，所述方法包括：
从耦合到存储器设备的存储器控制器接收第一信号，第一信号指示对应于存储器设备的存储器阵列的第一位置的第一地址，并且
在第一信号指示比较操作的情况下：
检索存储在第一位置处的数据；
执行所述数据与第一信号的参考数据值的比较；以及
从存储器设备发送表示比较结果的信息。
16.如权利要求15所述 的方法，还包括：
在第一信号指示除了比较操作之外的读取操作的情况下：
检索存储在第一位置处的数据；以及
从存储器设备发送所述数据。
17.如权利要求15所述 的方法，其中第一信号包括比较命令。
18.如权利要求15所述 的方法，其中表示比较结果的信息是指定所述数据和参考数据值是否等于彼此的单个位。
19.如权利要求15所述 的方法，其中表示比较结果的信息包括多个位，每一个位对应于包括所述数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示相应对的位是否彼此匹配。
20.一种用于调用比较访问功能的存储器控制器处的方法，所述方法包括：
向耦合到存储器控制器的存储器设备发送第一信号，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，存储器设备执行参考数据值和存储在第一位置处的数据的比较；以及
响应于第一信号，从存储器设备接收表示比较结果的信息。
21.如权利要求20所述 的方法，还包括：
向存储器设备发送第二信号，第二信号指示第一地址和除了比较操作之外的读取操作，其中，响应于第二信号，存储器设备检索存储在第一位置处的数据；以及
响应于第二信号从存储器设备接收所述数据。
22.如权利要求20和21中任一项所述 的方法，其中第一信号包括比较命令。
23.如权利要求20和21中任一项所述 的方法，其中表示比较结果的信息是指定所述数据和参考数据值是否等于彼此的单个位。
24.如权利要求20和21中任一项所述 的方法，其中表示比较结果的信息包括多个位，每一个位对应于包括所述数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示相应对的位是否彼此匹配。
25.一种包括代码的机器可读介质，所述代码在被运行时，使机器执行权利要求20至24中任一项所述 的方法。
26.一种用于调用比较访问功能的存储器控制器处的装置，所述装置包括：
用于向耦合到存储器控制器的存储器设备发送第一信号的部件，第一信号指示比较操作、参考数据值和对应于存储器设备的存储器阵列的第一位置的第一地址，其中，响应于第一信号，存储器设备执行参考数据值和存储在第一位置处的数据的比较；以及
用于响应于第一信号从存储器设备接收表示比较结果的信息的部件。
27.如权利要求26所述 的装置，还包括：
用于向存储器设备发送第二信号的部件，第二信号指示第一地址和除了比较操作之外的读取操作，其中，响应于第二信号，存储器设备检索存储在第一位置处的数据；以及
用于响应于第二信号从存储器设备接收所述数据的部件。
28.如权利要求26和27中任一项所述 的装置，其中第一信号包括比较命令。
29.如权利要求26和27中任一项所述 的装置，其中表示比较结果的信息是指定所述数据和参考数据值是否等于彼此的单个位。
30.如权利要求26和27中任一项所述 的装置，其中表示比较结果的信息包括多个位，每一个位对应于包括所述数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示相应对的位是否彼此匹配。
31.一种包括代码的机器可读介质，所述代码在被运行时，使机器执行权利要求15至19中任一项所述 的方法。
32.一种用于提供比较访问功能的存储器设备处的装置，所述装置包括：
用于从耦合到存储器设备的存储器控制器接收第一信号的部件，第一信号指示对应于存储器设备的存储器阵列的第一位置的第一地址，以及
在第一信号指示比较操作的情况下：
用于检索存储在第一位置处的数据的部件；
用于执行所述数据与第一信号的参考数据值的比较的部件；以及
用于从存储器设备发送表示比较结果的信息的部件。
33.如权利要求32所述 的装置，还包括：
在第一信号指示除了比较操作之外的读取操作的情况下：
用于检索存储在第一位置处的数据的部件；以及
用于从存储器设备发送所述数据的部件。
34.如权利要求32所述 的装置，其中第一信号包括比较命令。
35.如权利要求32所述 的装置，其中表示比较结果的信息是指定所述数据和参考数据值是否等于彼此的单个位。
36.如权利要求32所述 的装置，其中表示比较结果的信息包括多个位，每一个位对应于包括所述数据的位和参考数据值的位的位的相应对，所述多个位的每一个指示相应对的位是否彼此匹配。
CN201580044539.XA 2014-09-22 2015-08-18 用于提供比较访问功能的存储器设备 Active CN106575517B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/493130 2014-09-22
US14/493,130 US9600183B2 (en) 2014-09-22 2014-09-22 Apparatus, system and method for determining comparison information based on memory data
PCT/US2015/045638 WO2016048483A1 (en) 2014-09-22 2015-08-18 Apparatus, system and method for determining comparison information based on memory data

Publications (2)

Publication Number Publication Date
CN106575517A CN106575517A (zh) 2017-04-19
CN106575517B true CN106575517B (zh) 2019-10-01

Family

ID=55525750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580044539.XA Active CN106575517B (zh) 2014-09-22 2015-08-18 用于提供比较访问功能的存储器设备

Country Status (6)

Country Link
US (1) US9600183B2 (zh)
KR (3) KR20220134024A (zh)
CN (1) CN106575517B (zh)
DE (1) DE112015003397B4 (zh)
TW (1) TWI607308B (zh)
WO (1) WO2016048483A1 (zh)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115446B1 (en) 2015-04-21 2018-10-30 Spin Transfer Technologies, Inc. Spin transfer torque MRAM device with error buffer
US20170010972A1 (en) * 2015-07-09 2017-01-12 Centipede Semi Ltd. Processor with efficient processing of recurring load instructions
US10185561B2 (en) 2015-07-09 2019-01-22 Centipede Semi Ltd. Processor with efficient memory access
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
KR102633091B1 (ko) * 2016-09-19 2024-02-06 삼성전자주식회사 메모리 셀의 에러 확인 기능을 갖는 메모리 장치 및 이를 포함하는 메모리 모듈
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10192601B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Memory instruction pipeline with an additional write stage in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10192602B2 (en) 2016-09-27 2019-01-29 Spin Transfer Technologies, Inc. Smart cache design to prevent overflow for a memory device with a dynamic redundancy register
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10836400B2 (en) * 2017-12-19 2020-11-17 Micron Technology, Inc. Implementing safety measures in applications
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10825534B2 (en) 2018-10-26 2020-11-03 Intel Corporation Per row activation count values embedded in storage cell array storage cells
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN109859785B (zh) * 2019-01-11 2020-11-06 中电海康集团有限公司 一种时钟自适应访问mram的装置
JP2020205003A (ja) 2019-06-19 2020-12-24 キオクシア株式会社 メモリシステム、メモリコントローラ、及び半導体記憶装置
FR3116146B1 (fr) * 2020-11-12 2023-12-01 St Microelectronics Rousset Procédé de gestion d’une opération de modification du contenu mémorisé d’un dispositif de mémoire, et dispositif de mémoire correspondant
CN114594991A (zh) * 2020-12-03 2022-06-07 意法半导体股份有限公司 硬件加速器设备、对应的系统和操作方法
US11372559B1 (en) 2021-02-19 2022-06-28 Western Digital Technologies, Inc. Data storage device and method for enabling a compare command with built-in data transformations
US11726715B2 (en) * 2021-10-11 2023-08-15 Western Digital Technologies, Inc. Efficient data path in compare command execution

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303890A (zh) * 2007-05-10 2008-11-12 三星电子株式会社 包括比较当前和先前区段地址的数据读取方法和有关装置
CN101667453A (zh) * 2008-09-05 2010-03-10 爱特梅尔公司 用以存取存储器的方法及系统
CN103366801A (zh) * 2012-03-29 2013-10-23 三星电子株式会社 存储器装置及其操作方法
CN103853668A (zh) * 2012-12-04 2014-06-11 三星电子株式会社 存储器控制器及其执行的操作方法、以及存储器系统

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240003B1 (en) 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
JP3669350B2 (ja) * 2002-08-02 2005-07-06 ソニー株式会社 記録再生装置及び検索回路
US7188263B1 (en) 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US7167946B2 (en) 2003-09-30 2007-01-23 Intel Corporation Method and apparatus for implicit DRAM precharge
US7095674B2 (en) * 2003-09-30 2006-08-22 Intel Corporation Modular register array
KR20070068377A (ko) * 2005-02-18 2007-06-29 듀아키시즈 가부시키가이샤 데이타 처리장치
US8732025B2 (en) * 2005-05-09 2014-05-20 Google Inc. System and method for enabling image recognition and searching of remote content on display
US20070165457A1 (en) * 2005-09-30 2007-07-19 Jin-Ki Kim Nonvolatile memory system
US7856436B2 (en) * 2005-12-23 2010-12-21 International Business Machines Corporation Dynamic holds of record dispositions during record management
WO2011080768A1 (en) 2009-12-29 2011-07-07 Ferdinando Bedeschi Memory devices comprising partitions with particular ecc attributes
JP2011175615A (ja) 2010-01-27 2011-09-08 Toshiba Corp ホスト装置およびメモリデバイス
KR20110124992A (ko) 2010-05-12 2011-11-18 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US8688962B2 (en) * 2011-04-01 2014-04-01 Intel Corporation Gather cache architecture
US9202551B2 (en) 2012-06-28 2015-12-01 Intel Corporation Flexible command addressing for memory
KR20140043560A (ko) 2012-09-24 2014-04-10 삼성전자주식회사 메모리 특성 정보를 저장하는 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 반도체 메모리 장치의 동작방법
KR101720890B1 (ko) * 2012-11-30 2017-03-28 인텔 코포레이션 메모리에 대한 기준 전압들을 결정하는 장치, 방법 및 시스템
EP3651154A1 (en) 2012-11-30 2020-05-13 INTEL Corporation Apparatus, method and system for providing termination for multiple chips of an integrated circuit package
US9009531B2 (en) 2012-12-05 2015-04-14 Intel Corporation Memory subsystem data bus stress testing
US9026888B2 (en) * 2012-12-21 2015-05-05 Intel Corporation Method, system and apparatus for providing access to error correction information
US9317464B2 (en) * 2014-06-26 2016-04-19 Intel Corporation Method, apparatus and system for configuring coupling with input-output contacts of an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303890A (zh) * 2007-05-10 2008-11-12 三星电子株式会社 包括比较当前和先前区段地址的数据读取方法和有关装置
CN101667453A (zh) * 2008-09-05 2010-03-10 爱特梅尔公司 用以存取存储器的方法及系统
CN103366801A (zh) * 2012-03-29 2013-10-23 三星电子株式会社 存储器装置及其操作方法
CN103853668A (zh) * 2012-12-04 2014-06-11 三星电子株式会社 存储器控制器及其执行的操作方法、以及存储器系统

Also Published As

Publication number Publication date
CN106575517A (zh) 2017-04-19
KR20210100758A (ko) 2021-08-17
TW201626231A (zh) 2016-07-16
KR20170034401A (ko) 2017-03-28
KR102443078B1 (ko) 2022-09-14
US20160085443A1 (en) 2016-03-24
US9600183B2 (en) 2017-03-21
DE112015003397T5 (de) 2017-04-27
KR102289787B1 (ko) 2021-08-17
WO2016048483A1 (en) 2016-03-31
TWI607308B (zh) 2017-12-01
DE112015003397B4 (de) 2024-02-15
KR20220134024A (ko) 2022-10-05

Similar Documents

Publication Publication Date Title
CN106575517B (zh) 用于提供比较访问功能的存储器设备
CN109478177B (zh) 双数据率命令总线
KR20230153986A (ko) 행 해머 완화의 호스트 지원을 위한 리프레시 커맨드 제어
CN104956440B (zh) 用于确定存储器的参考电压的装置、方法和系统
CN105474319B (zh) 用于配置混合存储器模块的存储器的i/o的设备及方法
CN105283918B (zh) 使用多周期命令实现存储器装置访问的设备、方法和系统
CN102096611B (zh) 用于存储器装置中的差错管理的方法和系统
CN103680594B (zh) 降低写失败的存储器件、包括该存储器件的系统及其方法
CN109074851A (zh) 利用额外系统位的内部错误校验和校正（ecc）
CN101405708B (zh) 自动计算机器的存储器系统
CN107924705A (zh) 存储器装置错误校验和清除模式以及错误透明度
CN103999055B (zh) 访问命令/地址寄存器装置中存储的数据
CN109313617A (zh) 负载减少的非易失性存储器接口
CN107924697A (zh) 具有隐式刷新和外部刷新的混合刷新
CN107430537A (zh) 从片上dram ecc中提取选择性信息
CN109147840A (zh) 用于对行敲击事件进行响应的方法、装置和系统
CN106663045A (zh) 在存储器与主机系统之间交换ecc元数据
CN106575274A (zh) 用于低功率存储器设备的公用管芯实现
CN105340017A (zh) 对包括非兼容性存储器技术或与其接合的存储器模块的写入流控制
US10997096B2 (en) Enumerated per device addressability for memory subsystems
CN109661654A (zh) 存储器中的差错校验和纠正码的扩展应用
CN106796560B (zh) 用于管理隐式预充电命令信令的方法、设备和系统
CN104636271A (zh) 访问命令/地址寄存器装置中存储的数据
CN108139993A (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
US11042315B2 (en) Dynamically programmable memory test traffic router

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant