TWI559151B - 管線排程的控制方法及其控制模組 - Google Patents

管線排程的控制方法及其控制模組 Download PDF

Info

Publication number
TWI559151B
TWI559151B TW101107304A TW101107304A TWI559151B TW I559151 B TWI559151 B TW I559151B TW 101107304 A TW101107304 A TW 101107304A TW 101107304 A TW101107304 A TW 101107304A TW I559151 B TWI559151 B TW I559151B
Authority
TW
Taiwan
Prior art keywords
flow value
data
packets
controller
control module
Prior art date
Application number
TW101107304A
Other languages
English (en)
Other versions
TW201337573A (zh
Inventor
張維昀
王淑姿
Original Assignee
祥碩科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 祥碩科技股份有限公司 filed Critical 祥碩科技股份有限公司
Priority to TW101107304A priority Critical patent/TWI559151B/zh
Priority to US13/778,129 priority patent/US20130232285A1/en
Publication of TW201337573A publication Critical patent/TW201337573A/zh
Application granted granted Critical
Publication of TWI559151B publication Critical patent/TWI559151B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/26—Flow control; Congestion control using explicit feedback to the source, e.g. choke packets
    • H04L47/263—Rate modification at the source after receiving feedback

Description

管線排程的控制方法及其控制模組
本發明是有關於一種管線排程的控制技術，且特別是有關於一種應用於主機端與外接匯流排裝置的管線排程的控制。
自從通用序列匯流排(universal serial bus，USB)規格問世以來，因為方便使用、熱插拔、隨插即用(不須額外安裝驅動程式)等特性，已成為個人電腦周邊不可或缺的重要介面。目前的個人電腦、手持式裝置，都幾乎把匯流排當成一個資料傳輸的基本介面。諸如滑鼠、鍵盤、外接式硬碟、印表機、隨身碟、網路攝影機，以及讀卡機等重要個人電腦周邊設備，亦大都是以通用序列匯流排介面的型態存在。
其中，第二代通用序列匯流排屬於單向通道半雙工模式進行資料傳輸，但第三代通用序列匯流排是利用雙向通道全雙工模式進行資料傳輸，資料也可以更有效率的傳送到目的端。第二代通用序列匯流排實體層(Physical Layer)的速度是480Mbit/s，而第三代通用序列匯流排則是一舉將速度提升了十倍達5Gbit/s。相較於原有第二代通用序列匯流排的輪詢(Polling)方法，第三代通用序列匯流排使用主動通知的未備妥(Not Ready，NRDY)機制和端點已備妥(Endpoint Ready，ERDY)機制。
本案提出一種管線排程的控制模組，適用於一主機，控制模組包括第一通訊埠、控制器以及處理單元。第一通訊埠耦接外接匯流排裝置。控制器耦接第一通訊埠。處理單元耦接控制器，並設定一流量值，使控制器以流量值的封包數進行資料傳輸，若第一通訊埠收到外接匯流排裝置的未備妥封包，則處理單元減小流量值，使得控制器以減小的流量值的封包數進行資料傳輸。
在本案的一實施例中，處理單元進行設定流量值時，係以控制器所能傳輸封包數的最大叢發數量作為流量值。
在本案的一實施例中，處理單元將流量值減小為一調整值，係在下一批資料傳輸時，使得控制器以此調整值的封包數進行資料傳輸。
在本案的一實施例中，於一批資料傳輸完成時，若第一通訊埠未收到未備妥封包，則處理單元維持或增加流量值，並於下一批資料傳輸時，控制器以維持或增加後的流量值的封包數進行資料傳輸。
在本案的一實施例中，控制器為輸出控制器。
在本案的一實施例中，輸出控制器包括第一直接記憶體存取單元。此第一直接記憶體存取單元用以從主機內部擷取一資料段以進行資料傳輸。
在本案的一實施例中，控制器為輸入控制器。
在本案的一實施例中，輸入控制器包括第二直接記憶體存取單元。此第二直接記憶體存取單元用以將傳入資料傳送至主機。
在本案的一實施例中，第一通訊埠支援一第三代通用序列匯流排規格。
本案另提出一種管線排程的控制方法，適用於主機，此控制方法包括：設定一流量值；以流量值的封包數來輸出資料至外接匯流排裝置；以及若收到一未備妥封包，則減小流量值，以減小後的流量值的封包數進行資料傳輸。
在本案的一實施例中，設定流量值的步驟包括：以傳輸封包數的一最大叢發數量作為流量值。
在本案的一實施例中，將流量值減小為一調整值，係在下一批資料傳輸時，才以此調整值的封包數進行資料傳輸。
在本案的一實施例中，所提的控制方法更包括：於一批資料傳輸完成時，若未收到未備妥封包，則維持或增加流量值，並於下一次傳輸排程時，以維持或增加後的流量值的封包數進行資料傳輸。
在本案的一實施例中，所提的控制方法中的未備妥封包係由外接匯流排裝置送出。
在本案的一實施例中，所提的控制方法中的外接匯流排裝置為第三代通用序列匯流排。
基於上述，本案因採用設定管線排程的較佳傳輸流量，能夠以較佳傳輸速度從主機端傳送資料到外接匯流排 裝置。另一方面，有效地降低從主機端到外接匯流排裝置的傳輸延遲，因此能減少延遲的時間，提升整體傳輸效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照一實施例所繪示的一種發生傳輸延遲情況的示意圖。請參閱圖1。描述主機105與外接匯流排裝置160，在時間軸上所呈現之資料段傳輸的情況，其複數個資料段中，各資料段的資料傳輸量，符合第三代通用序列匯流排(universal serial bus，USB)規格之規範。首先，主機105送出資料段210，當外接匯流排裝置160接收到資料段210時，會回覆回應封包260給主機105，回應封包為一般通訊領域常用的回覆確認(Acknowledgement，Ack)機制。
當主機105接收到外接匯流排裝置160的回應封包260後，主機105接著傳送下一個資料段220給外接匯流排裝置160。此時，若外接匯流排裝置160暫時無法執行接收資料段的工作，外接匯流排裝置160將送出未備妥封包270給主機105，以告知主機105目前正處於無法順利接收資料段的狀態。當外接匯流排裝置160恢復成可再繼續接收資料段時，將送出端點已備妥封包280來告知主機105，目前可再繼續接收資料段，主機105才重新將資料段220送出來給外接匯流排裝置160。其中，未備妥封包即是 一般第三代通用序列匯流排規格之下的NRDY(Not Ready)機制，而端點已備妥封包即是一般第三代通用序列匯流排規格之下的ERDY(Endpoint Ready)機制。
以主機105而言，從第一次送出資料段220之後就開始進入等待時間，等待外接匯流排裝置160的回覆確認，然而，若如同上述，外接匯流排裝置160所回覆的是未備妥封包270，主機105仍持續等待。接著，等收到端點已備妥封包280時，以一般主機105端與外接匯流排裝置160的資料傳輸機制來說，主機105還必需以裝置內文基礎位址陣列(Device Context Base Address Array，DCBAA)方法，在記憶體中重新找尋及擷取資料後，再以重新第二次傳輸資料段220。
上述的DCBAA方法如圖2所示，需先找到所欲傳輸資料段的儲存裝置(290-1~290-N)，再找到對應的端點內文陣列(Endpoint Context Array)292，接著透過傳輸環(Transfer Ring)294到資料緩衝區(Data Buffer)298或資料緩衝區299等擷取資料。也就是說，若是主機105中途因為收到未備妥封包270而停止傳輸時，若再次恢復傳輸，就必需再經過上述這些步驟擷取資料。如此一來，即產生一段延遲時間，換言之，主機105的等待時間還必須多加上一段因為重新取得資料而產生的延遲時間，將導致耗時較久，而造成資料段傳輸上的延遲。
圖3是依照本案一實施例之主機與外接匯流排裝置的示意圖。請參閱圖3。主機310耦接外接匯流排裝置370。 主機310包括具有管線排程的控制模組320、晶片組312以及主記憶體314。晶片組312耦接於主記憶體314與控制模組320之間。控制模組320包括處理單元330、控制器(包括輸出控制器340與輸入控制器350)以及第一通訊埠360。處理單元330耦接輸出控制器340。第一通訊埠360耦接外接匯流排裝置370，並且第一通訊埠360支援第三代通用序列匯流排規格。輸出控制器340與輸入控制器350可通過第一通訊埠360耦接至外接匯流排裝置370的輸出端點(Output Endpoint)(未繪示)。
輸出控制器340可以包括第一直接記憶體存取單元(Direct Memory Access unit，DMA)342。在對外資料輸出時，輸出控制器340的第一直接記憶體存取單元342用來將資料傳送到外接匯流排裝置370。輸入控制器350包括第二直接記憶體存取單元352。在進行外部資料輸入時，輸入控制器350的第二直接記憶體存取單元352用來將傳入資料傳送至主機310內部的主記憶體314。
其中，主機310可以是桌上型電腦系統、筆記型電腦、個人數位助理(Personal Digital Assistant，PDA)，或PDA手機等等，在此並不對於主機310的種類加以限制。
承上述，外接匯流排裝置370可以包括第二通訊埠372、USB轉序列先進技術附接(Serial Advanced Technology Attachment，SATA)之橋接器374以及硬碟376，其中USB轉SATA之橋接器374耦接於第二通訊埠372與硬碟376之間。第二通訊埠372支援第三代通用序列匯流排規格。請注意，外接匯流排裝置370的種類除了 本實施例的外接式硬碟，亦可為印表機、隨身碟、網路攝影機或讀卡機等。在此並不對於所應用的外接匯流排裝置370的種類加以限制。
在此我們以輸出控制器340做說明，處理單元330控制輸出控制器340的作動，並且在初始階段設定一流量值。例如，處理單元330進行設定流量值時，可以將輸出控制器340所能傳輸封包數的最大叢發數量(Maximum Burst Size)作為此流量值。根據第三代通用序列匯流排的規格，若最大叢發數量是16K位元組的資料量，則分成16個封包做資料傳輸，亦即有16個各為1K位元組的封包。在本實施例中，此流量值可用來設定或調整服務機會封包計數(Service Opportunity Packet Count，SOPC)值，從而流量值是可以調整的，並且非如習知技術為固定的。主記憶體314可儲存至少一個資料段。第一直接記憶體存取單元342用來進行資料傳輸時先從主機310內部擷取對應的資料段，再將對應的資料段傳送至外接匯流排裝置370。在進行資料傳輸時，輸出控制器340先以最大叢發數量的封包數來輸出資料。倘若第一通訊埠360收到外接匯流排裝置370的未備妥(Not Ready，NRDY)封包(如圖1的270)，則處理單元330將所設定的流量值減小，使得輸出控制器340以減小流量值的封包數進行資料傳輸。
舉例而言，處理單元330可以將流量值減小為一調整值，而於下一批資料傳輸時，處理單元330使得輸出控制器340以此調整值的封包數進行資料傳輸。
由於外接匯流排裝置370可能無法一次處理完最大叢發數量的資料，若以習知技術每次資料傳輸需耗費一段等待時間。因此以上述實施例的調整流量值的方式可以在下一批資料傳輸時，以減小後的流量值(調整值)的封包數進行資料傳輸。如此一來，主機310下一次輸出資料至外接匯流排裝置370時可以將等待事件的時間縮短；或者是控制模組320可以配合外接匯流排裝置370的傳輸能力調整流量值，所以在接續的傳輸資料期間不會收到未備妥封包。因此，具管線排程的控制模組320可以避免外接匯流排裝置370無法接收的情況。
另一方面，於一批資料傳輸完成時，倘若第一通訊埠360未收到未備妥封包，則處理單元330可以維持或增加流量值。並於下一批資料傳輸時，輸出控制器340以維持或增加後的流量值的封包數進行資料傳輸。因此，本實施例中的管線排程的控制模組320相較於習知技術可以有較佳的傳輸效率。
以下將以另一實施例來更進一步地說明控制模組的詳細運作流程。圖4是依照本案另一實施例之管線排程的控制方法的流程圖。請同時參閱圖3和圖4。
如步驟S401所示，將外接匯流排裝置370耦接至主機310。當主機310的處理單元330識別出外接匯流排裝置370的控制端點、輸入端點與輸出端點等，設定所對應的各個端點參數。
接著如步驟S402所示，控制模組320在初始階段設 定一流量值。例如，設定流量值時可以將輸出控制器340所能傳輸封包數的最大叢發數量作為此流量值。請注意，設定初始流量值的方式不以此為限。
接著如步驟S403所示，控制模組320以流量值的封包數來輸出資料至外接匯流排裝置370。
然後如步驟S404所示，控制模組320的處理單元330判斷是否收到未備妥封包。倘若處理單元330收到未備妥封包，則如步驟S405所示，減小流量值，並於下一批資料傳輸時，以減小流量值的封包數進行資料傳輸。其中流量值的最小值可限制在8K位元組的資料量。然後，回到步驟S403，以調整後的流量值作為下一批傳輸資料量的設定值。
在步驟S404中，倘若處理單元330沒有收到未備妥封包，則如步驟S406所示，可以維持或增加流量值，並於下一批資料傳輸時，以維持或增加後的流量值的封包數進行資料傳輸。其中流量值的最大值可限制在16K位元組的資料量。然後，回到步驟S403，以調整後的流量值作為下一批傳輸資料量的設定值。
例如，在傳輸排程中，若以流量值為12K位元組的資料量時會收到未備妥封包，於是流量值減少2K位元組而成為10K位元組。而在流量值為10K位元組的資料量時，倘若未收到未備妥封包，則可將流量值增加1K位元組，並且在下一批資料傳輸時以11K位元組的流量值來進行。
因此，上述的管線排程的控制方法可以避免外接匯流排裝置370無法接收的情況，還可以有較佳的傳輸效率。
以下將進行多個實施態樣，每一個實施態樣分別以減小流量值及/或增加流量值的觀點來說明本發明。圖5A與圖5B為依照本發明實施例之傳輸流量的示意圖。
請參閱圖5A，主機310在初始階段輸出16K位元組的流量值，而外接匯流排370發出未備妥封包NRDY1。於是主機310改輸出14K位元組的流量值，接著，外接匯流排370又發出未備妥封包NRDY2。於是主機310改輸出12K位元組的流量值，此時的外接匯流排370不再發出未備妥封包。因此主機310可以繼續以12K位元組的流量值進行管線排程。
請參閱圖5B，主機310在初始階段輸出16K位元組的流量值，而外接匯流排370發出未備妥封包NRDY1。於是主機310減少4K位元組的流量值，改為輸出12K位元組的流量值，接著，外接匯流排370發出未備妥封包NRDY2。於是主機310再減少4K位元組的流量值，改輸出8K位元組的流量值，此時外接匯流排370不再發出未備妥封包。於是，主機310增加2K位元組的流量值，改為10K位元組的流量值，而且外接匯流排370也未發出未備妥封包，因此主機310可以利用10K位元組的流量值進行管線排程。
此外，在另一實施例中可將最大流量值設定為16K位元組的資料量，且最小流量值設定為8K位元組的資料量。 在減少或增加流量值的管線排程中，可以找出較佳的傳輸速度。請注意，圖5A與圖5B的實施例僅用來說明可能的情況。本案並不對於減少或增加流量值的調整幅度加以限制。
反之，當使用輸入控制器350在進行外接匯流排裝置370的外部資料輸入時，如圖6所示一種發生傳輸延遲情況的示意圖。主機105會發出請求610給外接匯流排裝置160，使得外接匯流排裝置160回應資料段660到主機105，當主機105接著傳送下一個請求620給外接匯流排裝置160。此時，若外接匯流排裝置160暫時無法執行輸入資料段到主機105，外接匯流排裝置160將送出未備妥封包670給主機105，以告知主機105目前正處於無法順利接收資料段的狀態。當外接匯流排裝置160恢復成可再繼續輸入資料段到主機105時，將送出端點已備妥封包680來告知主機105，目前可再繼續接收資料段，主機105才重新將再一次請求620送出來給外接匯流排裝置160。而後續輸入控制器350的管線排程的控制方法與輸出控制器340相同，在此就不在重複說明。
綜上所述，本案因採用設定管線排程的較佳傳輸流量，能夠以較佳傳輸速度從主機端傳送資料到外接匯流排裝置。另一方面，有效地降低從主機端到外接匯流排裝置的傳輸延遲，因此能減少延遲的時間，提升整體傳輸效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明的精神和範圍內，當可作些許更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
105‧‧‧主機
160‧‧‧外接匯流排裝置
210、220‧‧‧資料段
260‧‧‧回應封包
270‧‧‧未備妥封包
280‧‧‧端點已備妥封包
290-1~290-N‧‧‧儲存裝置
292‧‧‧端點內文陣列
294‧‧‧傳輸環
298、299‧‧‧資料緩衝區
310‧‧‧主機
312‧‧‧晶片組
314‧‧‧主記憶體
320‧‧‧控制模組
330‧‧‧處理單元
340‧‧‧輸出控制器
342‧‧‧第一直接記憶體存取單元
350‧‧‧輸入控制器
352‧‧‧第二直接記憶體存取單元
360‧‧‧第一通訊埠
370‧‧‧外接匯流排裝置
372‧‧‧第二通訊埠
374‧‧‧USB轉SATA之橋接器
376‧‧‧硬碟
NRDY1~NRDY2‧‧‧未備妥封包
S401~S406‧‧‧本案一實施例之管線排程的控制方法的各步驟
610、620‧‧‧請求
660‧‧‧資料段
670‧‧‧未備妥封包
680‧‧‧端點已備妥封包
下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。
圖1是依照一實施例所繪示的一種發生傳輸延遲情況的示意圖。
圖2是利用裝置內文基礎位址陣列方法在儲存裝置中擷取資料的示意圖。
圖3是依照本案一實施例之主機與外接匯流排裝置的示意圖。
圖4是依照本案另一實施例之管線排程的控制方法的流程圖。
圖5A與圖5B為依照本案實施例之傳輸流量的示意圖。
圖6是依照本案一實施例之發生傳輸延遲情況的示意圖。
S401~S406‧‧‧管線排程的控制方法的各步驟

Claims (15)

  1. 一種管線排程的控制模組，適用於一主機，該控制模組包括：一第一通訊埠，耦接一外接匯流排裝置；一控制器，耦接該第一通訊埠；以及一處理單元，耦接該控制器，並設定一流量值，使該控制器以該流量值的封包數進行資料傳輸，若該第一通訊埠收到該外接匯流排裝置的一未備妥封包，則該處理單元根據一調整幅度依次減小該流量值，使得該控制器以減小的該流量值的封包數進行資料傳輸，直至該第一通訊埠未收到該未備妥封包。
  2. 如申請專利範圍第1項所述之管線排程的控制模組，其中該處理單元進行設定該流量值時，係以該控制器所能傳輸封包數的一最大叢發數量作為該流量值。
  3. 如申請專利範圍第1項所述之管線排程的控制模組，其中該處理單元將該流量值減小為一調整值，係在下一批資料傳輸時，使得該控制器以該調整值的封包數進行資料傳輸。
  4. 如申請專利範圍第1項所述之管線排程的控制模組，於一批資料傳輸完成時，若該第一通訊埠未收到該未備妥封包，則該處理單元維持或增加該流量值，並於下一批資料傳輸時，該控制器以維持或增加後的該流量值的封包數進行資料傳輸。
  5. 如申請專利範圍第1項所述之管線排程的控制模組，其中該控制器為一輸出控制器。
  6. 如申請專利範圍第5項所述之管線排程的控制模組，其中該輸出控制器包括：一第一直接記憶體存取單元，從該主機內部擷取一資料段以進行資料傳輸。
  7. 如申請專利範圍第1項所述之管線排程的控制模組，其中該控制器為一輸入控制器。
  8. 如申請專利範圍第7項所述之管線排程的控制模組，其中該輸入控制器包括：一第二直接記憶體存取單元，將傳入資料傳送至該主機。
  9. 如申請專利範圍第1項所述之管線排程的控制模組，其中該第一通訊埠支援一第三代通用序列匯流排規格。
  10. 一種管線排程的控制方法，適用於一主機，該控制方法包括：設定一流量值；以該流量值的封包數來輸出資料至一外接匯流排裝置；以及若收到一未備妥封包，則根據一調整幅度依次減小該流量值，以減小該流量值的封包數進行資料傳輸，直至該第一通訊埠未收到該未備妥封包。
  11. 如申請專利範圍第10項所述之管線排程的控制方法，其中設定該流量值的步驟包括： 以傳輸封包數的一最大叢發數量作為該流量值。
  12. 如申請專利範圍第10項所述之管線排程的控制方法，其中將該流量值減小為一調整值，係在下一批資料傳輸時，才以該調整值的封包數進行資料傳輸。
  13. 如申請專利範圍第10項所述之管線排程的控制方法，更包括：於一批資料傳輸完成時，若未收到該未備妥封包，則維持或增加該流量值，並於下一批資料傳輸時，以維持或增加後的該流量值的封包數進行資料傳輸。
  14. 如申請專利範圍第10項所述之管線排程的控制方法，其中該未備妥封包係由該外接匯流排裝置送出。
  15. 如申請專利範圍第10項所述之管線排程的控制方法，其中該外接匯流排裝置為一第三代通用序列匯流排。
TW101107304A 2012-03-05 2012-03-05 管線排程的控制方法及其控制模組 TWI559151B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101107304A TWI559151B (zh) 2012-03-05 2012-03-05 管線排程的控制方法及其控制模組
US13/778,129 US20130232285A1 (en) 2012-03-05 2013-02-27 Control method of flow control scheme and control module thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101107304A TWI559151B (zh) 2012-03-05 2012-03-05 管線排程的控制方法及其控制模組

Publications (2)

Publication Number Publication Date
TW201337573A TW201337573A (zh) 2013-09-16
TWI559151B true TWI559151B (zh) 2016-11-21

Family

ID=49043496

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107304A TWI559151B (zh) 2012-03-05 2012-03-05 管線排程的控制方法及其控制模組

Country Status (2)

Country Link
US (1) US20130232285A1 (zh)
TW (1) TWI559151B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643072B (zh) * 2017-02-02 2018-12-01 慧榮科技股份有限公司 資料儲存裝置以及其操作方法
CN108388405B (zh) 2017-02-02 2021-11-30 慧荣科技股份有限公司 数据储存装置以及其操作方法
TWI727269B (zh) * 2019-02-27 2021-05-11 瑞昱半導體股份有限公司 通用序列匯流排裝置及其資料傳輸方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060235901A1 (en) * 2005-04-18 2006-10-19 Chan Wing M Systems and methods for dynamic burst length transfers
CN101963947A (zh) * 2010-09-30 2011-02-02 威盛电子股份有限公司 通用序列总线传输转译器及大量传输方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7752342B2 (en) * 2002-09-24 2010-07-06 Nxp B.V. Interface integrated circuit device for a USB connection
US20110022769A1 (en) * 2009-07-26 2011-01-27 Cpo Technologies Corporation Translation USB Intermediate Device and Data Rate Apportionment USB Intermediate Device
US20110191503A1 (en) * 2010-02-04 2011-08-04 Musa Ibrahim Kakish Motherboard Compatible with Multiple Versions of Universal Serial Bus (USB) and Related Method
US8270840B2 (en) * 2010-04-06 2012-09-18 Via Technologies, Inc. Backward compatible optical USB device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060235901A1 (en) * 2005-04-18 2006-10-19 Chan Wing M Systems and methods for dynamic burst length transfers
CN101963947A (zh) * 2010-09-30 2011-02-02 威盛电子股份有限公司 通用序列总线传输转译器及大量传输方法

Also Published As

Publication number Publication date
TW201337573A (zh) 2013-09-16
US20130232285A1 (en) 2013-09-05

Similar Documents

Publication Publication Date Title
US20200174953A1 (en) Methods and apparatus for synchronizing uplink and downlink transactions on an inter-device communication link
EP3822803A1 (en) Phy recalibration using a message bus interface
EP3133796B1 (en) Providing a load/store communication protocol with a low power physical unit
US8127053B1 (en) System and method for peripheral device communications
US9875206B2 (en) Methods and devices for extending USB 3.0-compliant communication
EP2676204B1 (en) Serial interface
US10558367B2 (en) Adaptive transaction layer packet for latency balancing
US8799532B2 (en) High speed USB hub with full speed to high speed transaction translator
US9256564B2 (en) Techniques for improving throughput and performance of a distributed interconnect peripheral bus
US9720866B2 (en) Interface circuit executing protocol control in compliance with first and second interface standards
US10740000B2 (en) Adaptive transaction layer packet for latency balancing
JP2005107683A (ja) 通信コントローラ、通信システム、通信機器、および通信方法
US8745296B2 (en) Serial storage protocol compatible frame conversion, at least in part being compatible with SATA and one packet being compatible with PCIe protocol
KR20090025278A (ko) 범용 직렬 버스(ｕｓｂ)의 플로우 제어
US8281054B2 (en) Methods and apparatus for improved host/initiator utilization in serial advanced technology attachment communication
TWI423032B (zh) 提升資料傳輸效能的方法
US8335867B1 (en) Method and apparatus for reducing host processor activity during interaction with peripheral devices
TWI559151B (zh) 管線排程的控制方法及其控制模組
EP1433069B1 (en) Bus system and bus interface for connection to a bus
WO2006019770A2 (en) System and method for transmitting data in storage controllers
US8131890B1 (en) Circuit and method for increasing universal serial bus (USB) device endpoints
US11892927B2 (en) Method for error handling of an interconnection protocol, controller and storage device
US20030101298A1 (en) Bus system and bus interface
JP6222724B2 (ja) Ｕｓｂデバイス、ｕｓｂシステム、データ転送方法、及びプログラム
TW201321986A (zh) 降低傳輸延遲的方法及其控制模組