KR102170857B1 - 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 - Google Patents

저항체를 이용한 비휘발성 메모리 장치의 구동 방법 Download PDF

Info

Publication number
KR102170857B1
KR102170857B1 KR1020130097994A KR20130097994A KR102170857B1 KR 102170857 B1 KR102170857 B1 KR 102170857B1 KR 1020130097994 A KR1020130097994 A KR 1020130097994A KR 20130097994 A KR20130097994 A KR 20130097994A KR 102170857 B1 KR102170857 B1 KR 102170857B1
Authority
KR
South Korea
Prior art keywords
level
read
read current
data
nonvolatile memory
Prior art date
Application number
KR1020130097994A
Other languages
English (en)
Other versions
KR20150020902A (ko
Inventor
선우정
이광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130097994A priority Critical patent/KR102170857B1/ko
Priority to US14/278,354 priority patent/US9405615B2/en
Publication of KR20150020902A publication Critical patent/KR20150020902A/ko
Application granted granted Critical
Publication of KR102170857B1 publication Critical patent/KR102170857B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

저항체를 이용한 비휘발성 메모리 장치의 구동 방법이 제공된다. 상기 비휘발성 메모리 장치의 구동 방법은 저항체를 이용한 비휘발성 메모리 셀에 제1 레벨의 리드 전류를 제공하여 데이터를 리드하고, 상기 리드된 데이터에 대응되는 신드롬(syndrome)을 체크하여, 패스(pass)/페일(fail)을 판단하고, 상기 판단 결과에 따라, 상기 리드 전류를 상기 제1 레벨과 다른 제2 레벨로 세팅하고, 상기 비휘발성 메모리 셀에 상기 제2 레벨의 리드 전류를 제공하여 데이터를 재리드(read retry)하는 것을 포함한다.

Description

저항체를 이용한 비휘발성 메모리 장치의 구동 방법{Driving method of nonvolatile memory device using variable resistive element}
본 발명은 저항체를 이용한 비휘발성 메모리 장치의 구동 방법에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 셀을 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.
셋 데이터를 라이트한 후, 시간이 지남에 따라서 셋 데이터의 저항값이 변경될 수 있다. 이러한 현상을 셋 저항 드리프트(set resistance drift)라고 한다. 또한, 리셋 데이터를 라이트한 직후의 저항값은 목표값보다 작다. 리셋 데이터를 라이트하고 일정 시간(리셋 안정화 시간)(tWTR)이 지난 후에, 저항값이 목표값에 도달하게 된다. 즉, 리드하는 시점에 따라서, 셋 데이터/리셋 데이터의 저항값이 변경될 수 있다.
본 발명이 해결하려는 과제는, 리드 신뢰성이 향상된 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 리드 신뢰성이 향상된 메모리 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 일 면(aspect)은 저항체를 이용한 비휘발성 메모리 셀에 제1 레벨의 리드 전류를 제공하여 데이터를 리드하고, 상기 리드된 데이터에 대응되는 신드롬(syndrome)을 체크하여, 패스(pass)/페일(fail)을 판단하고, 상기 판단 결과에 따라, 상기 리드 전류를 상기 제1 레벨과 다른 제2 레벨로 세팅하고, 상기 비휘발성 메모리 셀에 상기 제2 레벨의 리드 전류를 제공하여 데이터를 재리드(read retry)하는 것을 포함한다.
상기 리드 전류를 제2 레벨로 세팅하는 것은, 상기 판단 결과에 따라서 센싱용 정전압(DC)의 레벨을 변경하고, 상기 변경된 센싱용 정전압을 이용하여 제2 레벨의 상기 리드 전류를 생성하는 것을 포함한다.
상기 제1 레벨의 리드 전류를 제공하기 전에, 서로 다른 레벨을 갖는 다수의 리드 전류를 미리 생성하는 것을 더 포함하고, 상기 제1 레벨의 리드 전류를 제공하는 것은, 상기 다수의 리드 전류 중에서 어느 하나의 리드 전류를 선택하여 제공하는 것을 포함하고, 상기 리드 전류를 제2 레벨로 세팅하는 것은, 상기 다수의 리드 전류 중에서 다른 하나의 리드 전류를 선택하여 제공하는 것을 포함한다.
상기 판단 결과를 기설정된 핀을 통해서 상기 컨트롤러에 제공하는 것을 더 포함한다.
상기 제1 레벨의 리드 전류를 제공하는 것은, 컨트롤러가 제1 캘리브레이션 코드(calibration code)를 제공하여, 상기 제1 캘리브레이션 코드에 따라서 상기 리드 전류의 레벨이 결정되는 것을 포함한다. 상기 리드 전류를 제2 레벨로 세팅하는 것은, 상기 컨트롤러가 제2 캘리브레이션 코드를 제공하여, 상기 제2 캘리브레이션 코드에 따라서 리드 전류의 레벨이 변경되는 것을 포함한다.
상기 비휘발성 메모리 셀은 레퍼런스 셀이고, 상기 데이터를 리드하는 것은, 상기 레퍼런스 셀 내에 저장된 레퍼런스 셀 데이터를 리드하는 것을 포함한다.
상기 제1 레벨의 리드 전류를 제공하는 것은, 기설정된 내부 신호를 체크하고, 상기 내부 신호가 인에이블되어 있는 경우, 상기 리드 전류의 레벨을 제1 레벨로 세팅하는 것을 포함한다.
상기 비휘발성 메모리 셀은 저항 메모리 셀 또는 상변화 메모리 셀이 수 있다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 다른 면은 컨트롤러로부터 제1 캘리브레이션 코드를 제공받아, 리드 전류를 제1 레벨로 세팅하고, 저항체를 이용한 비휘발성 메모리 셀에 상기 제1 레벨의 리드 전류를 제공하여 데이터를 리드하고, 상기 리드된 데이터의 패스(pass)/페일(fail)을 판단하여, 상기 판단 결과를 상기 컨트롤러에 제공하고, 상기 컨트롤러로부터 제2 캘리브레이션 코드를 제공받아, 상기 리드 전류를 제2 레벨로 세팅하고, 상기 비휘발성 메모리 셀에 상기 제2 레벨의 리드 전류를 제공하여 데이터를 재리드(read retry)하는 것을 포함할 수 있다.
기설정된 핀을 통해서 상기 판단 결과를 컨트롤러에 제공할 수 있다.
상기 리드된 데이터의 패스(pass)/페일(fail)을 판단하는 것은, 상기 리드된 데이터에 대응되는 신드롬을 체크하는 것을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 또 다른 면은 레퍼런스 셀에 제1 레벨의 리드 전류를 제공하여 레퍼런스 셀 데이터를 리드하고, 상기 리드된 레퍼런스 셀 데이터의 패스/페일을 판단하고, 상기 판단 결과에 따라, 상기 리드 전류를 상기 제1 레벨과 다른 제2 레벨로 세팅하고, 상기 레퍼런스 셀에 상기 제2 레벨의 리드 전류를 제공하여 레퍼런스 셀 데이터를 재리드하고, 상기 재리드된 레퍼런스 셀 데이터가 패스인 경우, 상기 제2 레벨의 리드 전류를 노말 메모리 셀에 제공하여 노말 셀 데이터를 리드하는 것을 포함할 수 있다.
상기 리드 전류를 제2 레벨로 세팅하는 것은, 상기 판단 결과에 따라서 센싱용 정전압(DC)의 레벨을 변경하고, 상기 변경된 센싱용 정전압을 이용하여 제2 레벨의 상기 리드 전류를 생성하는 것을 포함한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 또 다른 면은 기설정된 내부 신호를 체크하고, 상기 체크 결과에 따라서, 리드 전류를 제1 레벨로 변경하고, 저항체를 이용한 비휘발성 메모리 셀에 상기 제1 레벨의 리드 전류를 제공하여 데이터를 리드하고, 상기 리드된 데이터의 패스(pass)/페일(fail)을 판단하고, 상기 판단 결과에 따라, 상기 리드 전류를 상기 제1 레벨과 다른 제2 레벨로 변경하고, 상기 비휘발성 메모리 셀에 상기 제2 레벨의 리드 전류를 제공하여 데이터를 재리드하는 것을 포함할 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 3 및 도 4는 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 5 및 도 6은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치에서 사용되는 저항성 메모리 셀의 저항 분포를 설명하기 위한 도면이다.
도 7은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도이다.
도 8 및 도 9는 도 7의 구동 방법을 설명하기 위한 예시적 타이밍도이다.
도 10은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 11은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도이다.
도 12 및 도 13은 각각 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도 및 블록도이다.
도 14 및 도 15은 각각 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도 및 블록도이다.
도 16 및 도 17은 각각 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도 및 블록도이다.
도 18는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.
도 19는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 카드(memory card)의 예시적 도면이다.
도 20은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.
도 21은 도 19의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 22은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "연결된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 연결된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 연결된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 저항 메모리 장치(RRAM: Resistive RAM)를 이용하여 설명할 것이다. 그러나, 본 발명은 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 자기 메모리 장치(MRAM: Magnetic RAM) 과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 몇몇 실시예에 따른 메모리 시스템은 다수의 메모리 장치(11_1~11_m, 단, m은 자연수), 컨트롤러(21)을 포함할 수 있다.
다수의 메모리 장치(11_1~11_m)와 컨트롤러(21)는 컨트롤 라인(control lines)과 입출력 데이터 라인(I/O data lines)을 통해서 서로 연결된다. 예를 들어, 컨트롤러(21)는 컨트롤 라인을 통해서 다수의 메모리 장치(11_1~11_m)에 각종 커맨드(예를 들어, 라이트 커맨드, 리드 커맨드 등)를 제공할 수 있다. 또한, 컨트롤러(21)는 다수의 메모리 장치(11_1~11_m)와 입출력 데이터 라인을 통해서 데이터를 주고 받을 수 있다.
도면에서는 예시적으로, 다수의 메모리 장치(11_1~11_m)이 서로 컨트롤 라인, 데이터 입출력 라인을 공유하는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 다수의 메모리 장치(11_1~11_m)가 데이터 입출력 라인만 공유하고, 컨트롤 라인은 공유하지 않을 수 있다.
한편, 다수의 메모리 장치(11_1~11_m)는 다양한 종류의 메모리를 포함할 수 있다. 다수의 메모리 장치(11_1~11_m)는 예를 들어, DRAM과 같은 휘발성 메모리 장치, NAND 플래시, NOR 플래시와 같은 비휘발성 메모리 장치를 포함할 수 있다. 또한, PRAM, RRAM, MRAM과 같은 저항체를 이용한 비휘발성 메모리 장치(즉, 저항성 메모리 장치)를 포함할 수 있다.
특히, 후술하겠으나, 본 발명의 몇몇 실시예에 따른 메모리 시스템에서, 컨트롤러(21)는, 저항체를 이용한 비휘발성 메모리 장치에서 사용하는 리드 전류의 레벨을 조절할 수 있다. 이와 같이 함으로써, 리드 신뢰성을 향상시킬 수 있다. 이러한 리드 전류의 레벨 조절 동작에 대해서는, 도 5 내지 도 17를 이용하여 자세히 후술하도록 한다.
도 2는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 2에서는 설명의 편의를 위해서 16개의 메모리 뱅크로 구성된 비휘발성 메모리 장치를 예로 드나, 이에 한정되는 것은 아니다.
도 2를 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 다수의 센스 앰프 및 라이트 드라이버(2_1~2_8), 주변 회로 영역(3)을 포함한다.
메모리 셀 어레이는 다수의 메모리 뱅크(1_1~1_16)로 구성될 수 있고, 각 메모리 뱅크(1_1~1_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(1_1~1_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다.
또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(1_1~1_16)에 대응하여 라이트/리드하려는 저항성 메모리 셀의 행 및 열을 각각 지정하는 로우 선택 회로 및 컬럼 선택 회로가 배치된다.
센스 앰프 및 라이트 드라이버(2_1~2_8)은 2개의 메모리 뱅크(1_1~1_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(2_1~2_8)가 2개의 메모리 뱅크(1_1~1_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(2_1~2_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.
주변 회로 영역(3)에는 상기 컬럼 선택 회로, 로우 선택 회로, 센스 앰프 및 라이트 드라이버(2_1~2_8) 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치될 수 있다.
도 3 및 도 4는 도 2의 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 셀 어레이는 크로스 포인트 구조(cross point structure)를 가질 수 있다. 크로스 포인트 구조는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 메모리 셀이 형성되어 있는 구조를 의미한다. 예를 들어, 비트 라인(BL1_1~BL4_1)이 제1 방향으로 연장되어 형성되고, 워드 라인(WL1_1~WL3_1)이 상기 비트 라인(BL1_1~BL4_1)과 서로 교차되도록 제2 방향으로 연장되어 형성되고, 각 비트 라인(BL1_1~BL4_1)과 각 워드 라인(WL1_1~WL3_1)이 교차되는 영역에 저항성 메모리 셀(MC)이 형성될 수 있다.
또는, 메모리 셀 어레이는 도 4에 도시된 것과 같이, 3차원 적층 구조를 가질 수도 있다. 3차원 적층 구조는 다수의 메모리 셀 레이어(111_1~111_8)가 수직으로 적층된 형태를 의미한다. 도면에서는 8개의 메모리 셀 레이어(111_1~111_8)가 적층된 것을 예로 들고 있으나, 이에 한정되는 것은 아니다. 여기서, 각 메모리 셀 레이어(111_1~111_8)는 다수의 메모리 셀 그룹 및/또는 다수의 리던던시 메모리 셀 그룹을 포함할 수 있다. 메모리 셀 어레이가 3차원 적층 구조일 경우, 각 메모리 셀 레이어(111_1~111_8)는 도 3에 도시된 크로스 포인트 구조일 수 있으나, 이에 한정되는 것은 아니다.
도 5 및 도 6은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치에서 사용되는 저항성 메모리 셀의 저항 분포를 설명하기 위한 도면이다. 도 5 및 도 6에서는 예시적으로 1비트의 데이터가 저장되는 싱글 비트셀을 도시하였으나, 이에 한정되지 않는다. 즉, 2비트 이상의 데이터가 저장되는 멀티 비트셀에 적용할 수도 있다. 도 5 및 도 6에서, x축은 저항이고, y축은 셀의 개수이다.
도 5를 참조하면, 라이트 동작 직후, 셋 데이터(SET)에 대응되는 제1 저항 분포(S0), 리셋 데이터(RESET)에 대응되는 제2 저항 분포(R)이 순서대로 배치될 수 있다. 그런데, 라이트 동작 후 시간이 경과함에 따라 또는 시간, 온도 등의 동작 환경 변경에 따라, 셋 데이터(SET)에 대응되는 저항 분포는 S0에서 S1으로 증가된다. 이러한 현상을 셋 저항 드리프트(set resistance drift)라고 한다. 따라서, 셋 데이터(SET)를 라이트한 후에, 오랜 시간이 지난 후에 셋 데이터(SET)를 리드하면, 에러가 발생될 가능성이 크다.
도 6을 참조하면, 라이트 동작 직후, 셋 데이터(SET)에 대응되는 제1 저항 분포(S), 리셋 데이터(RESET)에 대응되는 제2 저항 분포(R0)이 순서대로 배치될 수 있다. 그런데, 라이트 동작 후 시간이 경과함에 따라 또는 시간, 온도 등의 동작 환경 변경에 따라, 리셋 데이터(RESET)에 대응되는 저항 분포는 R0에서 R1으로 증가된다. R0에서 R1으로 변하는 시간을, 리셋 안정화 시간(tWTR)이라고 한다. 따라서, 리셋 안정화 시간이 경과하기 전에 리셋 데이터(RESET)를 리드하면, 에러가 발생될 가능성이 크다.
그런데, 이러한 저항 분포의 변화에 대응하기 위해서, 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치는, 첫번째 리드 동작에서 에러가 발생하면 리드 전류의 레벨을 재세팅하여 재리드(read retry) 동작을 수행한다. 재리드 동작을 통해서, 리드 동작의 신뢰성을 향상시킬 수 있다.
도 7은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도이다. 도 8 및 도 9는 도 7의 구동 방법을 설명하기 위한 예시적 타이밍도이다. 도 10은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 10은 도 7 내지 도 9의 구동 방법을 수행하기 위한 예시적 블록도이다.
우선 도 7을 참조하면, 컨트롤러로부터 리드 커맨드(RD1)가 입력된다(S110).
이어서, 코어 센싱 동작을 수행한다(S120). 즉, 코어 내의 메모리 셀 어레이에 배치된 비휘발성 메모리 셀로부터 데이터를 리드한다. 비휘발성 메모리 셀에 제1 레벨의 리드 전류를 제공하여 데이터를 리드한다.
이어서, ECC(Error Correcting Code) 디코딩을 수행한다(S130). 즉, 리드된 데이터에 대응되는 신드롬(syndrome)을 생성한다.
신드롬을 체크한다(S140). 신드롬을 통해서, 리드된 데이터가 패스/페일 여부를 판단할 수 있다. 리드된 데이터가 페일(fail)일 때 신드롬이 1이고, 리드된 데이터가 패스(pass)일 때 신드롬이 0이다.
신드롬이 1일 때, 리드 경로를 거쳐서(S151), DQ핀에는 데이터가 출력되고, DM핀에는 1이 출력된다(S161). 신드롬이 0일 때, 리드 경로를 거쳐서(S152), DQ핀에는 데이터가 출력되고, DM핀에는 0이 출력된다(S162). 여기서, DQ핀은 데이터가 출력되는 핀을 의미한다. DM핀은 라이트할 때 사용되는 데이터 마스킹 핀(data masking pin)일 수 있다. 하지만, 여기서 DM핀은 리드 동작시 신드롬에 의한 판단 결과를 출력하기 위해 사용된다. 다만, 신드롬에 의한 판단 결과를 출력하는 핀은 DM핀으로 한정되는 것은 아니다. 판단 결과를 출력하기 위해 기설정된 핀이라면, 어떤 핀이든지 가능하다.
컨트롤러는 DM핀에서 출력된 값을 체크한다(S170).
DM핀에서 출력된 값이 0인 경우, 컨트롤러는 새로운 커맨드를 비휘발성 메모리 장치에 제공한다(S182).
DM핀에서 출력된 값이 1인 경우, 컨트롤러는 다시 리드하라는 두번째 리드 커맨드(RD2)를 비휘발성 메모리 장치에 제공한다(S181).
다시 리드 동작을 수행할 때에는, 리드 전류를 제1 레벨과 다른 제2 레벨로 세팅한다. 비휘발성 메모리 셀에 제2 레벨의 리드 전류를 제공하여 데이터를 재리드한다.
한편, 리드 전류 재세팅 및 재리드 동작을 몇회 반복할지를 미리 지정해 둘 수 있다. 또는, 리드된 데이터가 패스될 때까지 반복할 수도 있다.
여기서, 리드 패스(read pass)의 경우를 도 8을 참조하여 설명한다. 커맨드핀/어드레스핀(CMD/ADDR)을 통해서 리드 커맨드(RD1)가 입력된다. 그 결과, DQ핀을 통해서 다수의 데이터가 출력되고, DM핀을 통해서 0이 출력된다.
또한, 리드 페일(read fail)의 경우를 도 9를 참조하여 설명한다. 커맨드핀/어드레스핀(CMD/ADDR)을 통해서 첫번째 리드 커맨드(RD1)가 입력된다. 그 결과, DQ핀을 통해서 다수의 데이터가 출력되는 동안, DM핀을 통해서 1이 출력된다. DM핀을 통해서 1이 출력되었기 때문에, 재리드 동작이 진행된다.
일정한 시간이 경과된 후에, 커맨드핀/어드레스핀(CMD/ADDR)을 통해서 두번째 리드 커맨드(RD2)가 입력된다. 그 결과, DQ핀을 통해서 다수의 데이터가 출력되는 동안 DM핀을 통해서 0이 출력된다. DM핀을 통해서 0이 출력되었기 때문에, 재리드 동작이 진행되지 않는다. 여기서, "일정한 시간"은 리드 전류를 제1 레벨에서 제2 레벨로 변경하는 데 소요되는 세팅 시간에 대응된다.
또는, 서로 다른 레벨을 갖는 다수의 리드 전류가 미리 생성되어 있을 수 있다. 따라서, 리드 전류의 레벨을 변경하는 것은, 간단하게 스위칭 동작을 통해서 리드 전류의 레벨을 세팅할 수 있다. 즉, 제1 레벨의 리드 전류를 제공하기 위해, 미리 생성된 다수의 리드 전류 중에서 어느 하나의 리드 전류를 선택하여 제공한다. 제2 레벨의 리드 전류를 제공하기 위해, 미리 생성된 다수의 리드 전류 중에서 다른 하나의 리드 전류를 선택하여 제공한다. 이러한 방식을 사용하면, 리드 전류의 레벨을 변경하면서 소요되는 세팅 시간을 상당히 줄일 수 있다.
도 10을 참조하면, 비휘발성 메모리 장치는 코어(200), 커맨드핀/어드레스핀(CMD/ADDR)(210), 커맨드/어드레스 디코더(220), 리드 펄스 생성기(230), 로우 디코더(239), DQ핀/DM핀(215), 리드 경로(240), ECC디코더(250), 센스 앰프(265), 리드전류 생성기(260) 등을 포함할 수 있다.
컨트롤러(21)는 첫번째 리드 커맨드(RD1)를 커맨드핀/어드레스핀(CMD/ADDR)(210)로 제공한다. 첫번째 리드 커맨드(RD1)는 커맨드/어드레스 디코더(220)에서 디코딩되고, 디코딩된 결과에 따라서, 리드 펄스 생성기(230)는 리드 동작을 수행하기 위한 여러가지 리드 펄스를 생성한다. 생성된 리드 펄스는 로우 디코더(239) 및 센스 앰프(265)에 전달된다. 센스 앰프(265)는 로우 디코더(239)에 의해 선택된, 코어(200) 내의 비휘발성 메모리 셀로부터 데이터를 리드한다. ECC디코더(250)는 리드된 데이터로부터 대응되는 신드롬(syndrome)을 생성한다. 신드롬의 값을 기초로, 리드 전류 생성기(260)는 리드 전류의 레벨을 변경할 수 있다. 리드 경로를 거쳐서(240), DQ핀을 통해서 리드된 데이터가 출력되고, DM핀을 통해서 신드롬(0 또는 1)이 출력된다(215).
DM핀을 통해서 신드롬(1)이 출력되면, 컨트롤러(21)는 다시 두번째 리드 커맨드(RD2)를 커맨드핀/어드레스핀(CMD/ADDR)(210)로 제공한다. 이후의 진행과정은 전술한 것과 유사하다. 신드롬의 값을 기초로, 리드 전류 생성기(260)는 리드 전류의 레벨을 재변경할 수 있다.
여기서, 리드 전류 생성기(260)는 예를 들어, 센싱용 정전압(DC)을 제공받고, 센싱용 정전압(DC)에 대응되는 리드 전류를 생성할 수 있다. 따라서, 센싱용 정전압의 레벨이 변경됨에 따라, 리드 전류의 레벨이 변경될 수 있다. 따라서, 리드 전류를 제1 레벨에서 제2 레벨로 세팅하는 것은, 판단 결과(즉, 신드롬의 값)에 따라서 센싱용 정전압(DC)의 레벨을 변경하고, 변경된 센싱용 정전압을 이용하여 제2 레벨의 리드 전류를 생성하는 것을 포함할 수 있다.
도 11은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도이다. 설명의 편의상 도 7 내지 도 10을 이용하여 설명한 것과 실질적으로 동일한 것은 생략한다.
도 11을 참조하면, 컨트롤러로부터 리드 커맨드(RD1)가 입력된다(S110).
이어서, 코어 센싱 동작을 수행한다(S120). 즉, 비휘발성 메모리 셀에 제1 레벨의 리드 전류를 제공하여 데이터를 리드한다.
이어서, ECC 디코딩을 수행한다(S130). 즉, 리드된 데이터에 대응되는 신드롬(syndrome)을 생성한다.
신드롬을 체크한다(S140). 리드된 데이터가 페일(fail)일 때 신드롬이 1이고, 리드된 데이터가 패스(pass)일 때 신드롬이 0이다.
신드롬이 0인 경우에는, 리드 경로(S155)를 거치고 DQ핀을 통해서 데이터가 출력된다(S161).
신드롬이 1인 경우, 리드 전류를 제2 레벨로 세팅한 후, 재리드 동작을 수행한다.
한편, 리드 전류를 제2 레벨로 세팅하는 것은, 컨트롤러의 별도 제어 없이 비휘발성 메모리 장치 자체적으로 수행될 수 있다. 또한, 컨트롤러에 판단 결과를 제공하지 않아도 되기 때문에, 판단 결과를 출력하는 별도의 핀이 부존재할 수 있다.
도 12 및 도 13은 각각 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도 및 블록도이다. 도 13은 도 12의 구동 방법을 구현하기 위한 예시적 블록도이다. 설명의 편의상 도 7 내지 도 10을 이용하여 설명한 것과 실질적으로 동일한 것은 생략한다.
도 12를 참조하면, 모드 레지스터 라이트(MRW, mode register write)에 진입한다. 즉, 리드 전류 캘리브레이션을 시작한다(S101).
컨트롤러부터 제1 캘리브레이션 코드를 제공받는다(S102). 제1 캘리브레이션 코드에 따라서, 리드 전류의 레벨을 결정한다(S103). 리드 전류가 제1 레벨로 결정된다. 여기서, 캘리브레이션 코드는 리드 전류의 레벨을 변경하기 위한 코드로, 컨트롤러와 비휘발성 메모리 장치가 캘리브레이션 코드의 내용을 서로 공유한다.
이어서, 컨트롤러로부터 첫번째 리드 커맨드(RD1)가 입력된다(S110).
이어서, 코어 센싱 동작을 수행한다(S120). 비휘발성 메모리 셀에 제1 레벨의 리드 전류를 제공하여 데이터를 리드한다.
이어서, ECC(Error Correcting Code) 디코딩을 수행하여, 리드된 데이터에 대응되는 신드롬(syndrome)을 생성한다(S130).
신드롬을 체크한다(S140).
신드롬이 1일 때, 리드 경로를 거쳐서(S151), DQ핀에는 리드된 데이터가 출력되고, DM핀에는 1이 출력된다(S161). 신드롬이 0일 때, 리드 경로를 거쳐서(S152), DQ핀에는 리드된 데이터가 출력되고, DM핀에는 0이 출력된다(S162).
컨트롤러는 DM핀에서 출력된 값을 체크한다(S170).
DM핀에서 출력된 값이 0인 경우, 컨트롤러는 새로운 커맨드를 비휘발성 메모리 장치에 제공한다(S182).
DM핀에서 출력된 값이 1인 경우, 다시 MRW에 진입한다(S183). 컨트롤러는 비휘발성 메모리 장치에, 제1 캘리브레이션 코드와 다른 제2 캘리브레이션 코드를 제공한다(S102)
제2 캘리브레이션 코드에 따라서, 리드 전류의 레벨을 재결정한다(S103).
도 13을 참조하면, 비휘발성 메모리 장치는 코어(200), 리드용 커맨드핀/어드레스핀(210), MRW용 커맨드핀/어드레스핀(218) 커맨드/어드레스 디코더(220), 리드 펄스 생성기(230), 로우 디코더(239), DQ핀/DM핀(215), 리드 경로(240), ECC디코더(250), 센스 앰프(265), 리드전류 생성기(260), 캘리브레이션 디코더(270) 등을 포함할 수 있다.
컨트롤러(21)는 MRW용 커맨드핀/어드레스핀(218)을 통해서 캘리브레이션 코드를 제공한다.
캘리브레이션 디코더(270)는 캘리브레이션 코드를 디코딩하여, 리드 전류 생성기(260)에 제공한다.
리드 전류 생성기(260)는 디코딩된 캘리브레이션 코드에 따라서, 리드 전류의 레벨을 조절한다. 예를 들어, 리드 전류 생성기(260)는 제1 캘리브레이션 코드에 따라서 리드 전류를 제1 레벨로 세팅하고, 제2 캘리브레이션 코드에 따라서 리드 전류를 제2 레벨로 세팅할 수 있다.
도 14 및 도 15은 각각 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도 및 블록도이다. 도 15은 도 14의 구동 방법을 구현하기 위한 예시적 블록도이다. 설명의 편의상 도 7 내지 도 10을 이용하여 설명한 것과 실질적으로 동일한 것은 생략한다.
우선 도 14를 참조하면, 컨트롤러로부터 첫번째 리드 커맨드(RD1)가 입력된다(S110).
이어서, 레퍼런스 셀을 센싱한다(S111). 즉, 레퍼런스 셀에 제1 레벨의 리드 전류를 제공하여 레퍼런스 셀 데이터(reference cell data)를 리드한다.
이어서, ECC(Error Correcting Code) 디코딩을 수행하여(S112), 리드된 레퍼런스 셀 데이터에 대응되는 신드롬(syndrome)을 생성한다.
신드롬을 체크한다(S140).
신드롬이 1일 때, 리드 전류의 레벨을 변경한다(S114). 즉, 리드 전류를 제1 레벨에 제2 레벨로 세팅한다.
다시, 레퍼런스 셀을 센싱하고(S111), ECC 디코딩을 수행하여(S112), 신드롬을 다시 체크한다(S140)
신드롬이 1이면, 리드 전류의 레벨을 세팅하는 과정을 반복한다.
반면, 신드롬이 0이면, 리드 전류의 레벨을 세팅하는 과정은 종료된다. 리드 전류의 레벨은 제2 레벨로 결정된다. 이어서, 노말 메모리 셀을 센싱한다(S211). 즉, 노말 메모리 셀에 제2 레벨의 리드 전류를 제공하여 노말 셀 데이터(normal cell data)를 리드한다.
ECC 디코딩을 수행하고(S212), 리드 경로를 거쳐서(S213), DQ핀에는 리드된 노말 셀 데이터가 출력된다(S214).
도 15를 참조하면, 비휘발성 메모리 장치는 코어(200)에 인접하고, 다수의 레퍼런스 셀을 포함하는 레퍼런스 코어(202)를 포함한다.
센스 앰프(265)는 레퍼런스 코어(202)에 위치하는 레퍼런스 셀로부터 레퍼런스 셀 데이터를 리드하고, ECC 디코더(250)는 레퍼런스 셀 데이터에 대응되는 신드롬을 생성한다. 리드 전류 생성기(260)는 신드롬을 제공받아, 리드 전류의 레벨을 다시 세팅할 수 있다.
도 16 및 도 17은 각각 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 흐름도 및 블록도이다. 도 17은 도 16의 구동 방법을 구현하기 위한 예시적 블록도이다. 설명의 편의상 도 7 내지 도 10을 이용하여 설명한 것과 실질적으로 동일한 것은 생략한다.
우선 도 16을 참조하면, 컨트롤러로부터 첫번째 리드 커맨드(RD1)가 입력된다(S110).
이어서, 기설정된 내부 신호를 체크한다(S140). 여기서, 내부 신호는 셋 저항 드리프트 또는 리셋 안정화 시간(tWTR)과 관련된 신호일 수 있다. 내부 신호는 예를 들어, 라이트하고 특정 시간 내에 리드 커맨드가 입력되는 경우, 인에이블되는 플래그 신호(flag signal)일 수 있다. 또는, 내부 신호는 RWW(Read While Write)와 관련된 신호일 수도 있다. RWW 동작시 저항 산포가 불안해지기 때문에, 리드 전류를 재세팅할 필요가 있기 때문이다.
내부 신호가 인에이블되어 있는 경우, 리드 전류의 레벨을 변경한다(S312). 반면, 내부 신호가 인에이블되지 않은 경우, 리드 전류의 레벨을 변경하지 않는다.
이어서, 코어 센싱 동작을 수행한다(S120).
이어서, ECC(Error Correcting Code) 디코딩을 수행한다(S130).
신드롬을 체크한다(S140).
신드롬이 1일 때, 리드 전류의 레벨을 재변경한다(S312).
반면, 신드롬이 0일 때, 리드 경로를 거쳐서(S152), DQ핀에는 리드된 데이터가 출력된다(S162).
도 17을 참조하면, 비휘발성 메모리 장치는 코어(200), 커맨드핀/어드레스핀(CMD/ADDR)(210), 커맨드/어드레스 디코더(220), 리드 펄스 생성기(230), 로우 디코더(239), DQ핀/DM핀(215), 리드 경로(240), ECC디코더(250), 센스 앰프(265), 리드전류 생성기(260), 내부 신호 체크기(290) 등을 포함할 수 있다.
내부 신호 체크기(290)는 전술하였던 셋 저항 드리프트 또는 리셋 안정화 시간(tWTR)과 관련된 신호를 체크한다. 체크 결과를 리드전류 생성기(260)에 제공한다. 리드전류 생성기(260)는 체크 결과에 따라서, 리드전류의 레벨을 조절한다.
도 18 내지 도 22은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 여기서, 도 18 내지 도 22은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 사용하는 메모리 시스템에 관한 것이다.
도 18는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.
도 18를 참조하면, 휴대폰 시스템은 소리를 압축하거나 압축된 소리를 푸는(compression or decompression) ADPCM 코덱 회로(1202), 스피커(speaker)(1203), 마이크로폰(microphone)(1204), 디지털 데이터를 시분할 멀티플렉싱하는 TDMA회로(1206), 무선 신호의 캐리어 주파수(carrier frequency)를 세팅하는 PLL회로(1210), 무선 신호를 전달하거나 받기 위한 RF 회로(1211) 등을 포함할 수 있다.
또한, 휴대폰 시스템은 여러가지 종류의 메모리 장치를 포함할 수 있는데, 예를 들어, 비휘발성 메모리 장치(1207), ROM(1208), SRAM(1209)를 포함할 수 있다. 비휘발성 메모리 장치(1207)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용될 수 있고, 예를 들어, ID번호를 저장할 수 있다. ROM(1208)은 프로그램을 저장할 수 있고, SRAM(1209)은 시스템 컨트롤 마이크로컴퓨터(1212)를 위한 작업 영역으로써 역할을 하거나 데이터를 일시적으로 저장한다. 여기서, 시스템 컨트롤 마이크로컴퓨터(1212)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다.
도 19는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 카드(memory card)의 예시적 도면이다. 메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 19를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(1221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 컨트롤러(1222), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)을 적어도 하나 포함할 수 있다. 컨트롤러(1222)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 컨트롤러(1222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(1207), 인터페이스부(1221)와 커플링되어 있다.
도 20은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.
도 20을 참조하면, 디지털 스틸 카메라는 바디(1301), 슬롯(1302), 렌즈(303), 디스플레이부(1308), 셔터 버튼(1312), 스트로브(strobe)(1318) 등을 포함한다. 특히, 슬롯(1308)에는 메모리 카드(1331)가 삽입될 수 있고, 메모리 카드(1331)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)를 적어도 하나 포함할 수 있다.
메모리 카드(1331)가 접촉형(contact type)인 경우, 메모리 카드(1331)가 슬롯(1308)에 삽입될 때 메모리 카드(1331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(1331)가 비접촉형(non-contact type)인 경우, 메모리 카드(1331)는 무선 신호를 통해서 메모리 카드(1331)와 통신하게 된다.
도 21은 도 19의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.
도 21을 참조하면, 메모리 카드(331)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.
도 22은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.
도 22를 참조하면, 이미지 센서 시스템은 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1354) 등을 포함할 수 있다. 각 구성요소, 즉, 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 비휘발성 메모리 장치(1354)는 버스(1352)를 통해서 서로 통신한다. 이미지 센서(1332)는 포토게이트, 포토다이오드 등과 같은 포토센싱(photo sensing) 소자를 포함할 수 있다. 각각의 구성 요소는 프로세서와 함께 하나의 칩으로 구성될 수도 있고, 프로세서와 각각 별개의 칩으로 구성될 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
21: 컨트롤러 200: 코어
210: 커맨드핀/어드레스핀 215: DQ핀/DM핀
220: 커맨드/어드레스 디코더 230: 리드 펄스 생성기
239: 로우 디코더 240: 리드 경고
250: ECC 디코더 260: 리드전류 생성기
265: 센스 앰프

Claims (10)

  1. 서로 다른 레벨을 갖는 다수의 리드 전류를 미리 생성하고,
    상기 다수의 리드 전류 중에서 어느 하나의 리드 전류를 제1 레벨의 리드 전류로 선택하여, 저항체를 이용한 비휘발성 메모리 셀에 제1 레벨의 리드 전류를 제공하여 데이터를 리드하고,
    상기 리드된 데이터에 대응되는 신드롬(syndrome)을 체크하여, 패스(pass)/페일(fail)을 판단하고,
    상기 판단 결과에 따라, 상기 리드 전류를 상기 제1 레벨과 다른 제2 레벨로 세팅하되, 상기 제2 레벨의 리드 전류는 상기 다수의 리드 전류 중에서 선택된 다른 하나의 리드 전류이고,
    상기 비휘발성 메모리 셀에 상기 제2 레벨의 리드 전류를 제공하여 데이터를 재리드(read retry)하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  2. 제 1항에 있어서,
    상기 리드 전류를 제2 레벨로 세팅하는 것은, 상기 판단 결과에 따라서 센싱용 정전압(DC)의 레벨을 변경하고, 상기 변경된 센싱용 정전압을 이용하여 제2 레벨의 상기 리드 전류를 생성하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  3. 삭제
  4. 제 1항에 있어서,
    컨트롤러를 더 포함하되,
    상기 판단 결과를 기설정된 핀을 통해서 상기 컨트롤러에 제공하는 것을 더 포함하는 비휘발성 메모리 장치의 구동 방법.
  5. 제 1항에 있어서,
    상기 제1 레벨의 리드 전류를 제공하는 것은, 컨트롤러가 제1 캘리브레이션 코드(calibration code)를 제공하여, 상기 제1 캘리브레이션 코드에 따라서 상기 리드 전류의 레벨이 결정되는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  6. 제 5항에 있어서,
    상기 리드 전류를 제2 레벨로 세팅하는 것은, 상기 컨트롤러가 제2 캘리브레이션 코드를 제공하여, 상기 제2 캘리브레이션 코드에 따라서 리드 전류의 레벨이 변경되는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  7. 제 1항에 있어서,
    상기 비휘발성 메모리 셀은 레퍼런스 셀이고,
    상기 데이터를 리드하는 것은, 상기 레퍼런스 셀 내에 저장된 레퍼런스 셀 데이터를 리드하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  8. 제 1항에 있어서, 상기 제1 레벨의 리드 전류를 제공하는 것은,
    기설정된 내부 신호를 체크하고,
    상기 내부 신호가 인에이블되어 있는 경우, 상기 리드 전류의 레벨을 제1 레벨로 세팅하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  9. 서로 다른 레벨을 갖는 다수의 리드 전류를 미리 생성하고,
    컨트롤러로부터 제1 캘리브레이션 코드를 제공받아, 상기 다수의 리드 전류 중에서 어느 하나의 리드 전류를 선택하여 제1 레벨로 세팅하고,
    저항체를 이용한 비휘발성 메모리 셀에 상기 제1 레벨의 리드 전류를 제공하여 데이터를 리드하고,
    상기 리드된 데이터의 패스(pass)/페일(fail)을 판단하여, 상기 판단 결과를 상기 컨트롤러에 제공하고,
    상기 컨트롤러로부터 제2 캘리브레이션 코드를 제공받아, 상기 다수의 리드 전류 중에서 어느 하나의 다른 리드 전류를 제2 레벨로 세팅하고,
    상기 비휘발성 메모리 셀에 상기 제2 레벨의 리드 전류를 제공하여 데이터를 재리드(read retry)하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
  10. 서로 다른 레벨을 갖는 다수의 리드 전류를 미리 생성하고,
    레퍼런스 셀에, 상기 다수의 리드 전류 중에서 어느 하나의 리드 전류를 선택하여 제1 레벨로 세팅된 제1 레벨의 리드 전류를 제공하여 레퍼런스 셀 데이터를 리드하고,
    상기 리드된 레퍼런스 셀 데이터의 패스/페일을 판단하고,
    상기 판단 결과에 따라, 상기 다수의 리드 전류 중에서 어느 하나의 다른 상기 리드 전류를 상기 제1 레벨과 다른 제2 레벨로 세팅하고,
    상기 레퍼런스 셀에 상기 제2 레벨의 리드 전류를 제공하여 레퍼런스 셀 데이터를 재리드하고,
    상기 재리드된 레퍼런스 셀 데이터가 패스인 경우, 상기 제2 레벨의 리드 전류를 노말 메모리 셀에 제공하여 노말 셀 데이터를 리드하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
KR1020130097994A 2013-08-19 2013-08-19 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 KR102170857B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130097994A KR102170857B1 (ko) 2013-08-19 2013-08-19 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US14/278,354 US9405615B2 (en) 2013-08-19 2014-05-15 Method of operating nonvolatile memory device comprising resistance material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130097994A KR102170857B1 (ko) 2013-08-19 2013-08-19 저항체를 이용한 비휘발성 메모리 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20150020902A KR20150020902A (ko) 2015-02-27
KR102170857B1 true KR102170857B1 (ko) 2020-10-29

Family

ID=52467718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130097994A KR102170857B1 (ko) 2013-08-19 2013-08-19 저항체를 이용한 비휘발성 메모리 장치의 구동 방법

Country Status (2)

Country Link
US (1) US9405615B2 (ko)
KR (1) KR102170857B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681569B2 (en) * 2012-02-22 2014-03-25 Silicon Motion, Inc. Method for reading data stored in a flash memory according to a threshold voltage distribution and memory controller and system thereof
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
KR20170065076A (ko) 2015-12-02 2017-06-13 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN105528049B (zh) * 2015-12-08 2018-10-26 Tcl移动通信科技（宁波）有限公司 Sd卡cmd引脚驱动电流的配置方法和终端
KR102435026B1 (ko) 2015-12-15 2022-08-22 삼성전자주식회사 저장 장치의 동작 방법
KR102476770B1 (ko) * 2016-04-08 2022-12-13 에스케이하이닉스 주식회사 전자 장치
KR20180045548A (ko) * 2016-10-26 2018-05-04 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US10431267B2 (en) 2016-11-28 2019-10-01 SK Hynix Inc. Electronic device and method for driving the same
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR102203953B1 (ko) * 2019-12-20 2021-01-15 한경대학교 산학협력단 상변화 메모리의 읽기 산포를 줄이기 위한 방법 및 회로
US11265021B2 (en) * 2020-03-10 2022-03-01 SK Hynix Inc. Apparatus and method for error recovery in memory system
KR20210143581A (ko) 2020-05-20 2021-11-29 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533031A (en) 1994-06-24 1996-07-02 International Business Machines Corporation Adjustable read channel equalization for error processing in a recordable media drive
JP2000182292A (ja) 1998-12-15 2000-06-30 Fujitsu Ltd 光学的記憶装置及び光記憶媒体の記録再生方法
KR20010056879A (ko) 1999-12-17 2001-07-04 구자홍 광디스크 기록/재생 장치의 버퍼 제어 방법
JP3590390B2 (ja) 2002-03-13 2004-11-17 株式会社東芝 ディスク記憶装置における自己ミラーリング方法及び同方法を適用するディスク記憶装置
US7389465B2 (en) * 2004-01-30 2008-06-17 Micron Technology, Inc. Error detection and correction scheme for a memory device
JP2007035190A (ja) 2005-07-28 2007-02-08 Ricoh Co Ltd 光ディスク再生装置、データ再生方法、プログラム及びコンピュータ読み取り可能な記録媒体
US7975192B2 (en) * 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
US8400858B2 (en) * 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
KR101516577B1 (ko) * 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
KR101678909B1 (ko) * 2009-09-17 2016-11-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
KR20110050287A (ko) 2009-11-06 2011-05-13 삼성전자주식회사 리드 리트라이 방법과 상기 방법을 수행할 수 있는 장치들
US8854882B2 (en) * 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US8661184B2 (en) * 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8370719B2 (en) * 2010-05-21 2013-02-05 Intel Corporation Persistent moving read reference
US8531888B2 (en) * 2010-07-07 2013-09-10 Marvell World Trade Ltd. Determining optimal reference voltages for progressive reads in flash memory systems
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
JP5620730B2 (ja) 2010-07-13 2014-11-05 株式会社日立製作所 ２重系演算処理装置および２重系演算処理方法
KR101727704B1 (ko) * 2010-10-04 2017-04-18 삼성전자주식회사 리드 성능을 향상시킬 수 있는 리드 파라미터 변경 방법과 상기 방법을 수행할 수 있는 장치들
DE102011056141A1 (de) * 2010-12-20 2012-06-21 Samsung Electronics Co., Ltd. Negativspannungsgenerator, Dekoder, nicht-flüchtige Speichervorrichtung und Speichersystem, das eine negative Spannung verwendet
US8665650B2 (en) * 2011-02-18 2014-03-04 Marvell World Trade Ltd. Reliability metrics management for soft decoding
JP5330428B2 (ja) 2011-02-21 2013-10-30 株式会社東芝 データ記憶装置及び誤り検出訂正方法
JP5545771B2 (ja) 2011-08-10 2014-07-09 エヌイーシーコンピュータテクノ株式会社 診断装置、診断方法および診断プログラム診断方法
KR20130045495A (ko) * 2011-10-26 2013-05-06 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
KR101892038B1 (ko) * 2012-01-30 2018-08-27 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US8938659B2 (en) * 2012-05-04 2015-01-20 Lsi Corporation Low-density parity-check decoder disparity preprocessing
KR20140064434A (ko) * 2012-11-20 2014-05-28 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
US9405615B2 (en) 2016-08-02
KR20150020902A (ko) 2015-02-27
US20150052394A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
KR102170857B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9870293B2 (en) Memory device performing post package repair (PPR) operation
US10868570B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
KR102529968B1 (ko) 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US10156995B2 (en) Semiconductor memory devices and methods of operating the same
US20180152206A1 (en) Memory modules, memory systems including the same and methods of operating memory systems
KR20180019818A (ko) 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR20170002053A (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN102956268A (zh) 数据读取电路、非易失性存储器件以及读取数据的方法
KR102476770B1 (ko) 전자 장치
TWI619122B (zh) 能夠快速寫入/讀取資料的記憶體電路
US20170053716A1 (en) Otp memory including test cell array and method of testing the same
KR102424702B1 (ko) 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
KR20120043314A (ko) 저항성 메모리 장치, 이의 초기화 방법, 및 상기 저항성 메모리 장치를 포함하는 전자 장치들
CN103050148A (zh) 阻变存储装置、布局结构及其感测电路
CN111883190A (zh) 电子器件以及电子器件的操作方法
US8670269B2 (en) Resistive memory device and method of writing data using multi-mode switching current
US11556440B2 (en) Memory module, memory system including the same and operation method thereof
KR102030326B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
WO2021124638A1 (ja) 記憶装置
KR20170112631A (ko) 반도체장치 및 반도체시스템
KR20040029536A (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
EP4160419A1 (en) Operation method of memory module, operation method of memory controller, and operation method of memory system
KR20240071064A (ko) 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right