KR20210143581A - 컨트롤러 및 이를 포함하는 메모리 시스템 - Google Patents

컨트롤러 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20210143581A
KR20210143581A KR1020200060557A KR20200060557A KR20210143581A KR 20210143581 A KR20210143581 A KR 20210143581A KR 1020200060557 A KR1020200060557 A KR 1020200060557A KR 20200060557 A KR20200060557 A KR 20200060557A KR 20210143581 A KR20210143581 A KR 20210143581A
Authority
KR
South Korea
Prior art keywords
error correction
codeword
output
memory device
decoding operation
Prior art date
Application number
KR1020200060557A
Other languages
English (en)
Inventor
조명진
김광현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200060557A priority Critical patent/KR20210143581A/ko
Priority to US17/088,939 priority patent/US11336296B2/en
Priority to CN202110192989.0A priority patent/CN113707210A/zh
Publication of KR20210143581A publication Critical patent/KR20210143581A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/095—Error detection codes other than CRC and single parity bit codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 메모리 장치로부터 코드워드를 수신하는 메모리 인터페이스; 및 상기 메모리 인터페이스로부터 전달받은 상기 코드워드에 대한 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작에서 검출된 UCN(unsatisfied check node)의 개수를 미리 설정된 기준 개수와 비교하고, 상기 UCN의 개수와 상기 기준 개수의 비교 결과에 따라 상기 코드워드에 대한 상기 에러 정정 디코딩 동작을 수행하거나 중지하고, 상기 에러 정정 디코딩 동작이 중지되면 상기 코드워드의 재전송 요청 신호를 출력하는 에러 정정 회로를 포함하고, 상기 메모리 인터페이스는 상기 재전송 요청 신호에 응답하여 상기 코드워드를 포함하는 제1 데이터를 상기 메모리 장치에게 요청하는 것을 특징으로 하는 컨트롤러 및 이를 포함하는 메모리 시스템을 포함한다.

Description

컨트롤러 및 이를 포함하는 메모리 시스템{Controller and memory system having the controller}
본 발명은 컨트롤러 및 이를 포함하는 메모리 시스템에 관한 것으로, 보다 구체적으로는 메모리 장치에서 출력된 데이터의 에러를 검출하고, 에러를 복구할 수 있는 컨트롤러 및 이를 포함하는 메모리 시스템에 관한 것이다.
메모리 시스템(memory system)은 데이터를 저장할 수 있는 메모리 장치와, 호스트의 요청에 따라 메모리 장치를 제어할 수 있는 컨트롤러를 포함할 수 있다. 예를 들면, 컨트롤러는 호스트로부터 제공된 데이터를 메모리 장치에 프로그램하고, 메모리 장치에 저장된 데이터를 리드하여 호스트에게 출력할 수 있다. 컨트롤러는 데이터의 신뢰성을 보장하기 위하여 에러 정정 회로(error correction circuit)를 포함할 수 있다. 에러 정정 회로는, 에러 정정 코드(error correction code) 이용하여 인코딩 및 디코딩을 수행할 수 있다. 예를 들면, 에러 정정 코드는 호스트로부터 제공된 데이터를 인코딩하는 에러 정정 인코더와, 메모리 장치로부터 리드된 데이터를 디코딩하는 에러 정정 디코더를 포함할 수 있다. 호스트로부터 제공된 데이터는 메시지(message)일 수 있으며, 메모리 장치로부터 리드된 데이터는 코드워드(codeword)일 수 있다.
본 발명의 실시예는 선택된 어드레스에 대응되는 데이터가 전송되는 도중에 에러를 감지하고, 에러가 발생한 데이터를 선택적으로 재 전송할 수 있는 컨트롤러 및 이를 포함하는 메모리 시스템을 제공한다.
본 발명의 실시예에 따른 컨트롤러는, 메모리 장치로부터 코드워드를 수신하는 메모리 인터페이스; 및 상기 메모리 인터페이스로부터 전달받은 상기 코드워드에 대한 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작에서 검출된 UCN(unsatisfied check node)의 개수를 미리 설정된 기준 개수와 비교하고, 상기 UCN의 개수와 상기 기준 개수의 비교 결과에 따라 상기 코드워드에 대한 상기 에러 정정 디코딩 동작을 수행하거나 중지하고, 상기 에러 정정 디코딩 동작이 중지되면 상기 코드워드의 재전송 요청 신호를 출력하는 에러 정정 회로를 포함하고, 상기 메모리 인터페이스는 상기 재전송 요청 신호에 응답하여 상기 코드워드를 포함하는 제1 데이터를 상기 메모리 장치에게 요청하는 것을 특징으로 한다.
본 발명의 실시예에 따른 메모리 시스템은, 코드워드를 포함하는 데이터를 저장하는 메모리 장치; 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하고, 상기 컨트롤러는, 상기 메모리 장치로부터 상기 코드워드를 수신하는 메모리 인터페이스; 및 상기 메모리 인터페이스로부터 전달받은 상기 코드워드에 대한 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작에서 검출된 UCN(unsatisfied check node)의 개수를 미리 설정된 기준 개수와 비교하고, 상기 UCN의 개수와 상기 기준 개수의 비교 결과에 따라 상기 코드워드에 대한 상기 에러 정정 디코딩 동작을 수행하거나 중지하고, 상기 에러 정정 디코딩 동작이 중지되면 상기 코드워드의 재전송 요청 신호를 출력하는 에러 정정 회로를 포함하고, 상기 메모리 인터페이스는 상기 재전송 요청 신호에 응답하여 상기 코드워드를 포함하는 제1 데이터를 상기 메모리 장치에게 요청하는 것을 특징으로 한다.
본 기술은 메모리 장치로부터 수신된 데이터에서 에러가 검출된 경우, 에러가 검출된 데이터를 선택적으로 재 전송할 수 있으므로 리드 동작의 시간이 단축될 수 있다.
도 1a는 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1b는 리드 동작 시 발생할 수 있는 에러를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2에 도시된 메모리 셀 어레이를 설명하기 위한 도면이다.
도 4는 리드 동작 시 메모리 장치로부터 코드워드가 출력되는 동작을 설명하기 위한 도면이다.
도 5는 도 1에 도시된 컨트롤러를 설명하기 위한 도면이다.
도 6은 도 5에 도시된 에러 정정 회로를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 패리티 체크 행렬(parity check matrix)을 설명하기 위한 도면이다.
도 8은 도 7에 도시된 패리티 체크 행렬을 태너(Tanner) 그래프로 나타낸 도면이다.
도 9는 도 7에 도시된 패리티 체크 행렬을 이용하여 심볼(symbol)을 생성하는 방법을 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 심볼들 및 UCN(unsatisfied check node)을 설명하기 위한 도면이다.
도 11은 도 5에 도시된 메모리 인터페이스를 설명하기 위한 도면이다.
도 12는 본 발명의 실시 예에 따른 에러 복구 동작을 설명하기 위한 순서도이다.
도 13은 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 실시 예를 설명하기 위한 도면이다.
도 14는 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 1a는 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1a를 참조하면, 메모리 시스템(memory system; 1000)은 데이터를 저장할 수 있는 메모리 장치(memory device; 1100)와, 외부 장치의 요청(request)에 따라 메모리 장치(1100)를 제어할 수 있는 컨트롤러(controller; 1200)를 포함할 수 있다. 예를 들면, 컨트롤러(1200)는 호스트(host)의 요청에 따라 메모리 장치(1100)를 제어하기 위한 커맨드(command)를 생성할 수 있고, 호스트와 메모리 장치(1100) 사이의 어드레스를 맵핑(mapping)하고 관리할 수 있다.
메모리 장치(1100)는 채널(channel)을 통해 컨트롤러(1200)와 통신할 수 있다. 메모리 장치(1100)는 휘발성 메모리(volatile memory) 또는 비휘발성 메모리(non-volatile memory)로 구현될 수 있다. 휘발성 메모리는 전원의 공급이 차단되면 저장된 데이터가 소멸되는 메모리이고, 비휘발성 메모리는 전원이 공급이 차단되더라도 저장된 데이터가 유지되는 메모리이다. 본 실시 예에서는 비휘발성 메모리로 구현된 메모리 장치(1100)를 예를 들어 설명하도록 한다.
컨트롤러(1200)는 호스트의 요청에 따라 메모리 장치(1100)를 제어할 수 있으나, 호스트의 요청이 없더라도 메모리 시스템(1000)의 성능 개선을 위한 백그라운드 동작을 수행할 수 있다. 호스트가 리드 동작을 요청하면, 컨트롤러는 리드 요청에 대응되는 리드 커맨드를 생성하고, 호스트로부터 수신된 논리 어드레스에 맵핑된 물리 어드레스를 찾은 후, 리드 커맨드와 물리 어드레스를 메모리 장치(1100)에게 전송할 수 있다.
메모리 장치(1100)는 리드 커맨드에 응답하여 물리 어드레스에 대응되는 페이지(page)의 메모리 셀들에 대한 리드 동작을 수행할 수 있다. 여기서, 페이지는 메모리 블록에 포함된 메모리 셀들 중에서 동일한 워드라인에 연결된 메모리 셀들의 그룹일 수 있다.
메모리 장치(1100)에서 선택된 메모리 셀들로부터 코드워드(CDWD)가 리드되면, 컨트롤러(1200)는 출력 커맨드(CMDout)를 메모리 장치(1100)에게 전송할 수 있고, 메모리 장치(1100)는 출력 커맨드(CMDout)에 응답하여 입출력 라인들을 통해 코드워드(CDWD)를 출력할 수 있다. 여기서, 입출력 라인들은 채널(channel)에 포함된 라인들의 일부일 수 있다.
컨트롤러(1200)는 메모리 장치(1100)로부터 출력된 데이터에 대한 에러 정정 디코딩 동작을 수행하여 에러를 검출할 수 있다. 예를 들면, 메모리 장치(1100)로부터 출력되어 컨트롤러(1200)에 전송되는 데이터는 코드워드(CDWD)일 수 있고, 코드워드(CDWD)를 디코딩하여 출력된 데이터는 메시지(message)일 수 있다.
리드 동작 시, 메모리 장치(1100)와 컨트롤러(1200)는 기준 클럭(CLKref)에 응답하여 입출력되는 리드 클럭(CLKre) 및 데이터 스트로브 클럭(data strobe clock; DQS)에 응답하여 코드워드(CDWD)를 출력 또는 수신할 수 있다. 예를 들면, 메모리 장치(1100)는 기준 클럭(CLKref)을 출력할 수 있고, 컨트롤러(1200)는 기준 클럭(CLKre)에 응답하여 리드 클럭(CLKre)을 출력할 수 있다. 메모리 장치(1100)는 기준 클럭(CLKref)에 응답하여 리드 클럭(CLKre)을 수신받고, 수신된 리드 클럭(CLKre)과 동일한 데이터 스트로브 클럭(DQS)을 생성하여 코드워드(CDWD)를 출력할 수 있다.
메모리 장치(1100)는 선택된 페이지의 모든 코드워드(CDWD)를 한 번에 출력하지 아니하고, 페이지 단위보다 작은 청크(chunk) 단위로 데이터를 출력할 수 있으며, 어드레스에 따라 청크보다 작은 단위로 데이터를 출력할 수도 있다. 예를 들면, 메모리 장치(1100)는 컨트롤러(1200)로부터 수신받은 어드레스에 따라 청크보다 작은 사이즈를 가지는 에러 정정 단위로 데이터를 출력할 수도 있다.
본 실시 예에 따른 컨트롤러(1200)는 메모리 장치(1100)로부터 수신된 데이터의 디코딩 동작 중 검출된 에러의 개수가 기준 개수보다 적으면 에러를 정정하여 메시지를 출력할 수 있다.
본 실시 예에 따른 컨트롤러(1200)는 메모리 장치(1100)로부터 수신된 데이터에서 검출된 에러의 개수가 기준 개수보다 많으면, 메모리 장치((1100)에서 컨트롤러(1200)로 데이터가 전송되는 과정에서 에러가 발생한 것으로 판단할 수 있다. 이에, 컨트롤러(1200)는 메모리 장치(1100)로부터 수신된 데이터 중에서 에러 정정 단위로 데이터의 에러를 검출하기 위한 에러 정정 디코딩 동작을 수행할 수 있다. 에러 정정 디코딩 동작에서 검출된 에러의 개수가 기준 개수보다 많으면, 컨트롤러(1200)는 에러가 검출된 데이터가 포함된 컬럼 어드레스(ADDc)와 출력 커맨드(CMDout)를 포함하는 커맨드 세트(CMDst)를 메모리 장치(1100)에게 출력할 수 있다. 컬럼 어드레스(ADDc)는 에러 정정 단위로 구분된 어드레스일 수 있으며, 에러가 포함된 컬럼의 어드레스일 수 있다.
메모리 장치(1100)는 컬럼 어드레스(ADDc)에 응답하여 해당 컬럼에 포함되는 데이터를 선택하고, 선택된 데이터를 출력 커맨드(CMDout)에 응답하여 출력할 수 있다. 즉, 컨트롤러(1200)는 에러 정정 디코딩 동작에서 검출된 에러의 개수가 미리 설정된 기준 개수보다 많이 검출되면, 에러가 검출된 컬럼의 데이터만 선택적으로 다시 출력할 수 있도록 메모리 장치(1100)에게 에러 정정 단위로 구분된 컬럼 어드레스(ADDc)를 전송할 수 있다. 에러가 발생하는 원인은 다양할 수 있으나, 리드 클럭(CLKre) 또는 데이터 스트로브 클럭(DQS)이 전송 과정에서 사라지는 경우, 코드워드(CDWD)에 에러가 발생할 수 있다. 일반적으로, 컨트롤러(1200)는 메모리 장치(1100)에서 리드 동작의 대상이 되는 코드워드(CDWD)를 모두 수신받은 후, 코드워드(CDWD)에서 에러가 발생하면 메모리 장치(1100)로부터 전체 코드워드(CDWD)를 다시 수신받는다. 하지만, 본 실시 예에서는 컨트롤러(1200)가 에러 정정 단위로 에러를 검출하고, 검출된 에러의 개수가 기준 값보다 많으면 메모리 장치(1100)로부터 에러 정정 동작이 수행되는 단위로 코드워드(CDWD)를 다시 요청할 수 있다. 이처럼, 에러가 발생한 경우, 리드 동작이 수행된 전체 페이지 단위보다 작은 단위로 데이터를 다시 출력할 것을 요청함으로써, 리드 동작에 걸리는 시간이 단축될 수 있다.
도 1b는 리드 동작 시 발생할 수 있는 에러를 설명하기 위한 도면이다.
도 1b를 참조하면, 리드 동작 시, 메모리 장치(1100)는 기준 클럭(CLKref)을 출력할 수 있다. 컨트롤러(1200)는 기준 클럭(CLKref)에 동기하여 리드 클럭(CLKre)을 출력할 수 있다. 메모리 장치(1100)는 리드 클럭(CLKre)에 응답하여 코드워드(CDWD)를 출력할 수 있다. 이때, 메모리 장치(1100)는 데이터 스트로브 클럭(DQS)에 동기하여 코드워드(CDWD)를 출력할 수 있다. 예를 들면, 메모리 장치(1100)는 컨트롤러(1200)로부터 수신된 리드 클럭(CLKre)과 동일한 데이터 스트로브 클럭(DQS)을 생성하고, 데이터 스트로브 클럭(DQS)에 응답하여 코드워드(CDWD)를 순차적으로 출력할 수 있다. 즉, 데이터 스트로브 클럭(DQS)의 위상이 달라질 때마다 코드워드(CDWD)가 출력될 수 있다. 따라서, 데이터 스트로브 클럭(DQS)은 리드 클럭(CLKre)이 동일해야 한다.
하지만, 데이터 스트로브 클럭(DQS)의 일부(22)가 메모리 장치(1100) 또는 채널 내에서 소멸되는 경우, 컨트롤러(1200)는 코드워드(CDWD)의 원본과 다른 코드워드(CDWD)를 수신할 수 있다. 예를 들면, 메모리 장치(1100)는 데이터 스트로브 클럭(DQS)의 위상이 변경될 때마다 코드워드(CDWD)를 출력할 수 있으나, 리드 클럭(CKJre)의 일부 구간에서 위상이 변경된 클럭(21)이 출력되면, 변경된 클럭(22)에 의해 원본 데이터와 다른 코드워드(CDWD)가 컨트롤러(1200)에 출력될 수 있다. 예를 들면, 리드 클럭(CLKre)이 110111 순서로 출력되면, 데이터 스트로브 클럭(DQS)도 110111 순서로 출력되어야 하지만, 리드 클럭(CLKre)의 세 번째(33) 클럭(21)에 대응되는 클럭(22)이 데이터 스트로브 클럭(DQS)에서 소멸될 수 있다. 따라서, 네 번째(44) 코드워드(CDWD)가 출력되고, 다섯 번째(55) 및 여섯 번째(66) 코드워드(CDWD)가 출력되어야 하지만(23), 데이터 스트로브 클럭(DQS)에서 소멸된 클럭으로 인해 네 번째(44) 코드워드(CDWD) 다음으로 일곱 번째(77) 코드워드(CDWD)가 순차적으로 출력될 수 있다.
컨트롤러(1200)는 출력된 리드 클럭(CLKre)과 수신된 데이터 스트로브 클럭(DQS)을 서로 비교하고, 비교 결과를 판단하여 서로 상이한 클럭을 가지는 구간이 있으면 해당 코드워드를 재 전송할 것을 메모리 장치(1100)에게 요청할 수 있다.
도 2는 도 1에 도시된 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(1100)는 메모리 셀 어레이(memory cell array; 100), 주변 회로(peripheral circuit; 110), 로직 회로(logic circuit; 120) 및 입출력 회로(IO circuit; 130)를 포함할 수 있다.
메모리 셀 어레이(100)는 복수의 메모리 블록들을 포함할 수 있으며, 복수의 메모리 블록들 각각은 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 블록들은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조에서는 메모리 셀들이 기판에 평행한 방향으로 배열될 수 있고, 3차원 구조에서는 메모리 셀들의 기판으로부터 수직 방향으로 적층될 수 있다.
주변 회로(110)는 로직 회로(120)의 제어에 따라 메모리 셀 어레이(100)에 코드워드(CDWD)를 프로그램하거나, 메모리 셀 어레이(100)로부터 코드워드(CDWD)를 리드할 수 있다. 예를 들면, 주변 회로(110)는 로직 회로(120)에서 출력된 동작 신호들(OPS) 및 디코딩된 어드레스(ADDdc)에 따라, 메모리 셀 어레이(100)로부터 리드된 데이터를 출력할 수 있다. 예를 들면, 주변 회로(110)는 디코딩된 어드레스(ADDdc)에 따라 리드된 데이터 중에서 선택된 구간에 포함된 데이터를 출력할 수 있다.
로직 회로(120)는 커맨드 및 어드레스에 응답하여 주변 회로(110)를 제어하기 위한 동작 신호들(OPS) 및 어드레스를 출력할 수 있다. 예를 들면, 로직 회로(120)는 출력 커맨드(CMDout) 및 컬럼 어드레스(ADDc)가 수신되면, 컬럼 어드레스(ADDc)를 디코딩하여 디코딩된 어드레스(ADDdc)를 출력할 수 있고, 출력 커맨드(CMDout)에 응답하여 동작 신호들(OPS)을 출력할 수 있다. 주변 회로(110)는 동작 신호들(OPS) 및 디코딩된 어드레스(ADDdc)에 응답하여 메모리 셀 어레이(100)로부터 리드된 코드워드(CDWD)를 출력할 수 있다.
입출력 회로(130)는 컨트롤러(도 1의 1200)로부터 출력된 커맨드 및 어드레스가 입력되면, 커맨드 및 어드레스를 로직 회로(120)에 전송할 수 있고, 컨트롤러(1200)로부터 출력된 코드워드(CDWD)를 주변 회로(110)에 전송할 수 있다. 예를 들면, 입출력 회로(130)는 출력 커맨드(CMDout) 및 컬럼 어드레스(ADDc)가 수신되면 출력 커맨드(CMDout) 및 컬럼 어드레스(ADDc)를 로직 회로(120)에 전송할 수 있고, 주변 회로(110)로부터 코드워드(CDWD)를 전송 받으면 코드워드(CDWD)를 컨트롤러(1200)에 출력할 수 있다. 즉, 출력 커맨드(CMDout)는 리드 커맨드에 의해 선택된 페이지로부터 리드된 데이터가 주변 회로(110)에 저장된 후, 리드된 데이터를 컨트롤러(1200)로 출력하기 위한 커맨드일 수 있다. 이때, 주변 회로(110)에 저장된 데이터 중에서 디코딩된 어드레스(ADDdc)에 따라 선택된 데이터가 출력될 수 있다.
도 3은 도 2에 도시된 메모리 셀 어레이를 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 셀 어레이(100)는 복수의 메모리 블록들(BLK1~BLKi; i는 양의 정수)을 포함할 수 있다. 복수의 메모리 블록들(BLK1~BLKi)은 서로 동일하게 구성될 수 있으며, 2차원 또는 3차원 구조로 구현될 수 있다. 복수의 메모리 블록들(BLK1~BLKi)은 서로 다른 워드라인들(WL)에 연결될 수 있고, 비트라인들(BL)에 공통으로 연결될 수 있다.
도 4는 리드 동작 시 메모리 장치로부터 코드워드가 출력되는 동작을 설명하기 위한 도면이다.
도 4를 참조하면, 도 3에 도시된 복수의 메모리 블록들(BLK1~BLKi) 중에서 제i 메모리 블록(BLKi)을 예를 들어 설명하도록 한다.
제i 메모리 블록(BLKi)은 복수의 페이지들(PG1~PGj; j는 양의 정수)을 포함할 수 있다. 페이지는 동일한 워드라인에 연결된 메모리 셀들의 그룹이다. 리드 동작 시, 복수의 페이지들(PG1~PGj) 중에서 선택된 페이지에 포함된 메모리 셀들이 리드될 수 있다. 제i 메모리 블록(BLKi)의 용량이 점차 증가하면서, 복수의 페이지들(PG1~PGj) 각각의 용량 또한 증가한다. 복수의 페이지들(PG1~PGj)의 용량은 서로 동일할 수 있다. 복수의 페이지들(PG1~PGj)의 용량이 증가하면서, 주변 회로(110)는 리드된 데이터를 모두 입출력 회로(130)에 전송하지 아니하고, 전체 페이지의 사이즈보다 작은 사이즈로 구분된 단위로 데이터를 전송할 수 있다. 예를 들면, 복수의 페이지들(PG1~PGj) 각각은 청크(chunk) 단위로 구분될 수 있으며, 주변 회로(110)는 디코딩된 어드레스(ADDdc)에 따라 청크 단위로 데이터를 출력할 수 있다.
예를 들면, 제1 페이지(PG1)의 리드 동작이 수행되는 경우, 주변 회로(110)는 제1 페이지(PG1)에 포함된 모든 메모리 셀들로부터 데이터를 리드할 수 있다. 이때, 제1 페이지(PG1)가 제1 내지 제m 청크들(CK1~CKm)로 구분된다고 가정하면, 리드 동작 시 제1 내지 제m 청크들(CK1~CKm)에 해당되는 데이터가 모두 리드되어 주변 회로(110)에 저장될 수 있다.
이어서, 디코딩된 어드레스(ADDdc)가 제1 청크(CK1)의 어드레스인 경우, 주변 회로(110)는 디코딩된 어드레스(ADDdc)에 따라 제1 청크(CK1)에 해당되는 데이터를 선택하고, 동작 신호들(OPS)에 응답하여 제1 청크(CK1)에 해당되는 코드워드(CDWD)를 출력할 수 있다. 입출력 회로(130)는 제1 청크(CK1)에 해당되는 코드워드(CDWD)를 컨트롤러(1200)에게 출력할 수 있다.
주변 회로(110)에 임시로 저장된 제1 내지 제m 청크들(CK1~CKm)의 데이터는 제1 페이지(PG1)의 리드 동작이 완료될 때까지 유지될 수 있다.
도 5는 도 1에 도시된 컨트롤러를 설명하기 위한 도면이다.
도 5를 참조하면, 컨트롤러(1200)는 중앙 처리 장치(central processing unit; 1221), 내부 메모리(internal memory; 1222), 메모리 인터페이스(memory interface; 1223), 에러 정정 회로(error correction circuit 1224) 및 호스트 인터페이스(host interface; 1225)를 포함할 수 있다.
중앙 처리 장치(1221)는 호스트의 요청에 따라 커맨드를 생성할 수 있으며, 컨트롤러(1200)에 포함된 장치들을 제어할 수 있다.
내부 메모리(1222)는 컨트롤러(1200)의 동작에 필요한 시스템 데이터를 저장할 수 있다. 예를 들면, 내무 메모리(1222)는 논리 어드레스와 물리 어드레스의 맵핑 정보를 저장할 수 있으며, 이 외에도 컨트롤러(1200)의 동작에 필요한 다양한 시스템 데이터를 저장할 수 있다.
메모리 인터페이스(1223)는 컨트롤러(1200)와 메모리 장치(도 1의 1100) 사이에서 커맨드, 어드레스 및 데이터를 전송할 수 있다. 예를 들면, 메모리 인터페이스(1223)는 에러 정정 회로(1224)에서 출력된 코드워드를 메모리 장치(1100)에게 전달하거나, 메모리 장치(1100)에서 출력된 코드워드를 에러 정정 회로(1224)에게 전달할 수 있다.
에러 정정 회로(1224)는 호스트로부터 입력된 데이터를 인코딩하여 코드워드를 출력할 수 있고, 메모리 장치로부터 입력된 코드워드를 디코딩하여 에러가 정정된 메시지를 출력할 수 있다. 에러 정정 회로(1224)는 리드 동작 시, 메모리 장치로부터 입력된 코드워드를 에러 정정 단위로 체크할 수 있으며, 에러의 개수가 기준 개수보다 많으면 에러가 검출된 에러 정정 단위의 데이터를 복구하기 위하여 재전송 요청 신호를 출력할 수 있다. 에러의 개수가 기준 개수보다 같거나 적으면, 메모리 정정 회로(1224)는 에러를 정정하여 메시지를 출력할 수 있다.
호스트 인터페이스(1225)는 컨트롤러(1200)와 호스트 사이에서 커맨드, 어드레스 및 데이터를 전송할 수 있다. 예를 들면, 호스트 인터페이스(1225)는 호스트에서 출력된 메시지를 에러 정정 회로(1224)에게 전달하거나, 에러 정정 회로(1224)에서 출력된 메시지를 호스트로 출력할 수 있다.
도 6은 도 5에 도시된 에러 정정 회로를 설명하기 위한 도면이다.
도 6을 참조하면, 에러 정정 회로(1224)는 프로그램 동작 시 에러 정정 인코딩 동작을 수행하여 메시지(MSG)를 코드워드(CDWD)로 변환할 수 있고, 리드 동작 시 에러 정정 디코딩 동작을 수행하여 코드워드(CDWD)를 메시지(MSG)로 변환할 수 있다. 여기서, 코드워드(CDWD)는 코드워드일 수 있다.
에러 정정 회로(1224)는 에러 정정 인코더(error correction encoder; 51), 에러 정정 디코더(error correction decoder; 52) 및 복구 판단 회로(recovery determination circuit; 53)를 포함할 수 있다.
에러 정정 인코더(51)는 에러 정정 인코딩의 대상이 되는 메시지(MSG)를 수신하고, 수신된 메시지(MSG)와 에러 정정 코드(Error Correction Code; ECC)의 행렬(matrix)을 이용하여 에러 정정 인코딩 동작을 수행할 수 있다. 실시 예에 따라, 에러 정정 인코더(51)는, 에러 정정 코드의 패리티 체크 행렬(parity check matrix)을 이용하여 에러 정정 인코딩 동작을 수행할 수도 있다. 에러 정정 인코더(51)는 에러 정정 인코딩 동작의 수행 결과로 생성된 코드워드(CDWD)를 출력할 수 있다. 코드워드(CDWD)는 입출력 라인들을 통하여 메모리 장치에게 전송될 수 있고 메모리 장치에 포함된 복수의 메모리 셀들(예를 들어, 하나의 페이지를 구성하는 메모리 셀들)에 저장될 수 있다. 에러 정정 인코더(51)는 에러 정정 코드로서 LDPC(Low Density Parity Check) 코드를 이용하는 LDPC 인코더일 수 있다.
에러 정정 디코더(52)는 반복 복호 기법(iterative decoding scheme)을 채택하는 다양한 알고리즘을 이용하여 에러 정정 디코딩 동작을 수행할 수 있다. 예를 들어, 에러 정정 디코더(52)는, 신뢰 전파 알고리즘(belief propagation algorithm)으로도 일컬어지는 메시지 전달 알고리즘(message passing algorithm)을 이용하여 에러 정정 디코딩 동작을 수행할 수 있다. 실시 예에 따라, 에러 정정 디코더(52)는 패리티 체크 행렬(parity check matrix)을 이용하여 에러 정정 디코딩 동작을 수행할 수 있다. 에러 정정 디코더(52)는 설정된 최대 반복 횟수(maximum iteration number) 내에서 복수의 에러 정정 디코딩 동작들 및 신드롬 체크 동작을 수행할 수 있으며, 에러 정정 디코딩 동작 및 신드롬 체크 동작이 패스되면 메시지(MSG)를 출력할 수 있다. 에러 정정 디코더(52)는 에러 정정 디코딩 동작 시 검출된 에러인 UCN(unsatisfied check node) 값(UCN#)이 기준 값보다 크면 UCN 값(UCN#)을 복구 판단 회로(53)에게 출력하고, UCN 값(UCN#)이 기준 값보다 같거나 작으면 에러를 정정하여 메시지(MSG)를 출력할 수 있다.
복구 판단 회로(53)는 UCN 값(UCN#)이 수신되면, 에러가 검출된 데이터를 다시 출력하기 위한 재전송 요청 신호(RTQS)를 출력할 수 있다.
에러 정정 디코더(52)가 코드워드(CDWD)의 에러를 검출하는 방법을 구체적으로 설명하면 다음과 같다.
도 7은 본 발명의 실시 예에 따른 패리티 체크 행렬(parity check matrix)을 설명하기 위한 도면이다.
도 7을 참조하면, (n, k) 코드를 정의하는 패리티 체크 행렬(H)의 일 예가 도시된다.
(n, k) 코드는, (n-k)×n의 크기를 갖는 패리티 체크 행렬(H)로 정의될 수 있다. 패리티 체크 행렬(H)의 각각의 엔트리(entry)는 ‘0’ 또는 ‘1’로 표현될 수 있으며, 패리티 체크 행렬에 포함된 ‘1’의 개수가 ‘0’의 개수에 비하여 상대적으로 매우 적은 경우 (n, k) 코드는 (n, k) LDPC 코드로 언급될 수 있다. 여기서, n 및 k는 자연수일 수 있다. 도 7에는 일 예로서, (7, 4) 코드를 정의하는 패리티 체크 행렬(H)을 도시하였다.
각각의 엔트리가 서브 행렬로 이루어지는 행렬은, 기본 행렬(base matrix)로 언급될 수 있다. 기본 행렬의 각각의 엔트리는, m×m크기의 서브 행렬일 수 있다. 여기서, m은 2이상의 정수일 수 있다. 예를 들어, 기본 행렬에서 ‘0’은 해당 엔트리가 0 행렬 임을 나타내고, ‘1’은 해당 엔트리가 0 행렬이 아님을 나타낼 수 있다. 예를 들어, 기본 행렬이 QC(Quasi Cyclic)-LDPC 코드에 이용되는 경우, ‘1’은 해당 엔트리가 순환 행렬(circulant matrix)임을 나타낼 수 있다. 순환 행렬은 항등 행렬(identity matrix)을 소정의 시프트 값만큼 순환 시프트(cyclic shift) 시킨 행렬일 수 있으며, 어느 하나의 순환 행렬은 다른 하나의 순환 행렬과 다른 시프트 값을 가질 수 있다.
도 8은 도 7에 도시된 패리티 체크 행렬을 태너(Tanner) 그래프로 나타낸 도면이다.
도 8을 참조하면, (n, k) 코드는, 등가의 이분 그래프(bipartite graph) 표현인 태너(Tanner) 그래프로 표현될 수 있다. 태너 그래프는, n-k 개의 체크 노드(check node)들, n 개의 변수 노드(variable node)들 및 에지(edge)들로 표현될 수 있다. 체크 노드들은 패리티 체크 행렬의 행(row)들에 대응하고, 변수 노드들은 패리티 체크 행렬의 열(column)들에 대응한다. 각각의 에지는, 하나의 체크 노드와 하나의 변수 노드를 연결하며, 패리티 체크 행렬에서 ‘1’로 표현된 엔트리를 나타낸다.
도 7에 도시된 (7, 4) 코드의 패리티 체크 행렬은, 도 8에 도시된 바와 같이 3 개의 체크 노드들(CN1 ~ CN3) 및 7 개의 변수 노드들(VN1 ~ VN7)을 포함하는 태너 그래프로 표현될 수 있다. 체크 노드들(CN1 ~ CN3) 및 변수 노드들(VN1 ~ VN7)을 연결하는 실선은 에지(edge)를 나타낸다.
반복 복호는 태너 그래프 상에서 체크 노드들(CN1 ~ CN3)과 변수 노드들(VN1 ~ VN7) 사이의 반복적인 메시지 전달 알고리즘에 따라 이루어질 수 있다. 즉, 각각의 반복마다 체크 노드들(CN1 ~ CN3)과 변수 노드들(VN1 ~ VN7) 사이에서 메시지가 전달되면서 반복 복호가 수행될 수 있다.
변수 노드들(VN1 ~ VN7)은 자신과 연결된 체크 노드들(CN1 ~ CN3)로부터 수신되는 C2V 메시지들을 이용하여 에러 정정을 수행할 수 있다. 변수 노드들(VN1 ~ VN7)은 자신과 연결된 체크 노드들(CN1 ~ CN3)에게 전송할 V2C 메시지들을 생성하고, 생성된 V2C 메시지들 각각을 각각에 대응하는 체크 노드(CN1 ~ CN3)에게 전송할 수 있다.
체크 노드들(CN1 ~ CN3)은 자신과 연결된 변수 노드들(VN1 ~ VN7)로부터 수신되는 V2C 메시지들을 이용하여 패리티 체크 동작을 수행할 수 있다. 패리티 체크 동작에는 V2C 메시지에 포함된 부호 비트가 이용될 수 있다. 체크 노드들(CN1 ~ CN3)은 자신과 연결된 변수 노드들(VN1 ~ VN7)에게 전송할 C2V 메시지들을 생성하고, 생성된 C2V 메시지들 각각을 각각에 대응하는 변수 노드(VN1 ~ VN7)에게 전송할 수 있다.
도 9는 도 7에 도시된 패리티 체크 행렬을 이용하여 심볼(symbol)을 생성하는 방법을 설명하기 위한 도면이고, 도 10은 본 발명의 실시 예에 따른 심볼들 및 UCN(unsatisfied check node)을 설명하기 위한 도면이다.
도 9 및 도 10을 참조하면, 패리티 체크 행렬(도 7의 H)과 i 번째 반복에 대응하는 변수 노드 벡터(Ci1~Ci7)의 전치 행렬(CiT)을 기반으로 심볼들(Si1~Si3)이 생성될 수 있다.
신드롬(Si)의 모든 심볼들(Si1, Si2, Si3)이 0인 경우, 이는 신드롬 체크 동작이 패스(pass)하였음을 의미하며, 해당 반복에서 에러 정정 디코딩이 성공되었음을 의미한다. 따라서, 코드워드에 대한 반복 복호 동작은 종료되고, i 번째 반복에 대응하는 변수 노드 벡터(Ci1~Ci7)가 메시지(MSG)로서 출력될 수 있다.
신드롬(Si)의 모든 심볼들(Si1, Si2, Si3) 중 적어도 하나의 심볼이 0이 아닌 경우, 이는 신드롬 체크 동작이 페일(fail)되었음을 의미한다. 이는 해당 반복에서 에러 정정 디코딩이 실패하였음을 의미하므로, 최대 반복 횟수에 도달하지 않은 경우라면 다음 반복 복호 동작이 수행될 수 있다. 여기서, 0이 아닌 심볼은 UCN을 나타낸다. 예를 들면, 신드롬에 포함된 심볼들 중에서 1에 해당하는 심볼이 두 개 포함되면 UCN 값(UCN#)은 2가 되고, 다음에 생성된 신드롬 에서 1에 해당하는 심볼이 하나 포함되면 UCN 값(UCN#)은 1이 되므로, 누적된 UCN 값(UCN#)은 3이 될 수 있다.
도 11은 도 5에 도시된 메모리 인터페이스를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 인터페이스(1223)는 데이터 버퍼(data buffer; 71), 어드레스 관리부(ADD manager; 72) 및 커맨드 전송부(CMD transfer; 73)를 포함할 수 있다.
데이터 버퍼(71)는 메모리 장치(1100)에서 출력된 코드워드(CDWD)를 임시로 저장하고, 저장된 코드워드(CDWD)를 에러 정정 회로(도 5의 1224)에게 전송할 수 있다.
어드레스 관리부(72)는 재전송 요청 신호(RTQS)에 응답하여 컬럼 어드레스(ADDc)를 출력할 수 있다. 예를 들면, 어드레스 관리부(72)는 에러 정정 회로(1224)에서 현재 에러 정정 디코딩 동작이 수행되고 있는 코드워드(CDWD)의 컬럼 어드레스를 저장할 수 있으며, 재전송 요청 신호(RTQS)가 입력되면 컬럼 어드레스(ADDc)를 출력할 수 있다. 컬럼 어드레스(ADDc)는 에러 정정 회로(1224)에서 에러 정정 디코딩 동작이 수행되는 비트의 단위로 구분된 어드레스일 수 있다.
이를 위하여, 어드레스 관리부(72)는 현재 에러 정정 디코딩 동작이 수행 중인 코드워드(CDWD)의 컬럼 어드레스(ADDc)를 저장할 수 있는 어드레스 버퍼(ADD buffer; 72a)를 포함할 수 있다. 어드레스 버퍼(72a)는 에러 정정 회로(1224)에서 에러 정정 디코딩 동작이 수행되고 있는 N 비트의 코드워드(CDWD)의 컬럼 어드레스를 저장할 수 있으며, 에러 정정 디코딩 동작이 수행되고 있는 코드워드(CDWD)의 컬럼 어드레스(ADDc)가 변경되면, 변경된 컬럼 어드레스(ADDc)로 업데이트할 수 있다. 즉, 에러 정정 회로(1224)의 에러 정정 디코딩 단위가 N 비트이면, 어드레스 버퍼(72a)에 저장되는 컬럼 어드레스(ADDc)는 N 비트의 코드워드(CDWD)에 대응되는 어드레스일 수 있다.
커맨드 전송부(73)는 어드레스 관리부(72)로부터 출력된 컬럼 어드레스(ADDc)가 입력되면, 입력된 컬럼 어드레스(ADDc)와 출력 커맨드(CMDout)를 포함하는 커맨드 세트(CMDst)를 출력할 수 있다. 예를 들면, 커맨드 전송부(73)는 메모리 장치(1100)에서 출력된 복수의 커맨드들을 큐잉하고 저장하는 커맨드 큐(CMD queue; 73a)를 포함할 수 있다. 커맨드 큐(73a)는 메모리 장치(1100)에서 완료된 커맨드를 삭제할 수 있고, 메모리 장치(1100)에서 실행중인 커맨드를 저장할 수 있다. 예를 들면, 리드 동작 시, 커맨드 큐(73a)는 리드 커맨드를 메모리 장치(1100)에게 출력할 수 있으며, 메모리 장치(1100)가 리드 동작을 완료했다는 신호를 출력하면, 리드 커맨드를 삭제할 수 있다. 리드 커맨드가 삭제되면, 커맨드 큐(73a)는 출력 커맨드(CMDout)를 메모리 장치(1100)에게 출력할 수 있다. 메모리 장치(1100)는 출력 커맨드(CMDout)에 응답하여 코드워드를 출력할 수 있고, 에러 정정 회로(1100)에서 출력된 코드워드(CDWD)는 데이터 버퍼(71)에 입력될 수 있다.
에러 정정 회로(도 6의 1224)의 디코딩 동작 결과, 코드워드(CDWD)에서 에러가 검출되지 않거나, 에러가 정정 가능하면 메시지(MSG)가 출력되고, 메시지(MSG)가 출력되면 데이터 출력 동작은 종료될 수 있다. 데이터 출력 동작이 종료되면 커맨드 큐(73a)에 저장된 출력 커맨드(CMDout)는 삭제되지만, 데이터 출력 동작이 종료되기 이전까지 커맨드 큐(73a)는 출력 커맨드(CMDout)를 저장할 수 있다.
메모리 장치(1100)는 커맨드 세트(CMDst)에 포함된 컬럼 어드레스(ADDc)에 대응되는 코드워드(CDWD)를 선택하고, 출력 커맨드(CMDout)에 응답하여 코드워드(CDWD)를 다시 출력할 수 있다. 예를 들면, 메모리 장치(1100)는 리드 동작에서 선택된 페이지의 코드워드(CDWD) 전체를 다시 출력하지 아니하고, 컬럼 어드레스(ADDc)에 대응되는 코드워드(CDWD)를 선택적으로 출력할 수 있으므로, 코드워드(CDWD)를 출력하는 동작 시간이 단축될 수 있다. 즉, 코드워드(CDWD)가 로드(load)되는 입출력 라인들(IO)의 개수는 제한되어 있으므로, 동시에 출력되는 코드워드(CDWD)의 비트 수는 입출력 라인들(IO)의 개수에 따라 제한된다. 이에 따라, 출력될 코드워드(CDWD)의 비트 수가 감소할수록 코드워드(CDWD)를 출력하는데 걸리는 시간도 감소할 수 있다.
도 12는 본 발명의 실시 예에 따른 에러 복구 동작을 설명하기 위한 순서도이다.
도 12를 참조하면, 에러 복구 동작은 도 6에 도시된 에러 정정 회로(1224)가 수행할 수 있다. 에러 정정 회로(1224)에는 에러 정정이 가능한 기준 값(UCNref)이 미리 설정될 수 있다(S121). 기준 값(UCNref)은 에러 정정 회로(1224)에서 수행되는 에러 정정 디코딩 동작의 알고리즘에 따라 다르게 설정될 수 있다. 예를 들면, 기준 값(UCNref)이 증가하면 에러 정정 디코딩 동작의 복잡도가 증가하므로, 에러 정정 회로(1224)의 에러 정정 능력에 따라 기준 값(UCNref)은 설정될 수 있다.
에러 정정 회로(1224)는 메모리 장치로부터 코드워드(CDWD)를 수신 받는다(S122). 코드워드(CDWD)는 메모리 장치에서 리드된 데이터일 수 있다. 예를 들면, 코드워드(CDWD)는 리드 동작 시 메모리 장치에 전송된 어드레스에 대응되는 데이터일 수 있으며, 보다 구체적으로 설명하면 코드워드(CDWD)는 메모리 장치에서 어드레스에 따라 선택된 페이지로부터 리드된 데이터일 수 있다.
에러 정정 회로(1224)는 코드워드(CDWD)를 디코딩할 수 있다(S123). 예를 들면, 에러 정정 회로(1224)에 포함된 에러 정정 디코더(52)는 코드워드(CDWD)가 입력되면 에러 정정 디코딩 동작을 수행할 수 있다. 에러 정정 디코딩 동작은 도 7 내지 도 9에서 설명된 방법에 따라 수행될 수 있다.
에러 정정 회로(1224)는 에러 정정 디코딩 동작에서 검출된 UCN의 개수를 체크할 수 있다(S124). UCN이 검출되지 않으면(NO), 에러 정정 회로(1224)는 에러 정정 디코딩 동작에 의해 생성된 메시지(MSG)를 호스트에서 출력할 수 있다(S128).
단계 S124에서, UCN이 검출되면(YES), 에러 정정 회로(1224)는 검출된 UCN의 개수에 해당하는 UCN 값(UCN#)과 기준 값(UCNref)을 비교할 수 있다(S125).
단계 S125의 비교 결과, UCN 값(UCN#)이 기준 값(UCNref)보다 크면(UCN#>UCNref), 에러 정정 회로(1224)는 재전송 요청 신호(RTQS)를 출력할 수 있다(S126). 재전송 요청 신호(RTQS)가 출력되면, 메모리 인터페이스(도 11의 1223)는 에러가 검출된 컬럼에 해당하는 컬럼 어드레스(도 11의 ADDc)와 출력 커맨드(도 11의 CMDout)를 포함하는 커맨드 세트(CMDst)를 출력하고, 메모리 장치(도 11의 1100)는 커맨드 세트(CMDst)에 응답하여 컬럼 어드레스(ADDc)에 대응되는 코드워드(CDWD)를 선택적으로 출력할 수 있다. 컬럼 어드레스(ADDc)는 에러 정정 단위로 구분되는 어드레스일 수 있다. 따라서, 메모리 장치(1100)는 컬럼 어드레스(ADDc)에 의해 선택된 코드워드(CDWD)를 다시 출력할 수 있다.
메모리 장치(1100)가 선택된 코드워드(CDWD)를 다시 출력하면, 에러 정정 회로(1224)는 코드워드(CDWD)를 다시 수신하고(S122), 다시 수신된 코드워드(CDWD)에 대한 에러 정정 디코딩 동작을 수행할 수 있다(S123). 단계 S125에서 UCN 값(UCN#)이 기준 값(UCNref)과 같거나 작아질 때까지 단계 S122 내지 S126가 반복될 수 있다.
단계 S125에서 UCN 값(UCN#)이 기준 값(UCNref)과 같거나 작아지면, 에러 정정 회로(1224)는 에러 정정 동작을 수행하고(S127), 에러가 정정된 메시지(MSG)를 호스트에게 출력할 수 있다(S128).
도 13은 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 실시 예를 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(1000)은 데이터가 저장되는 메모리 장치(1100)와, 메모리 장치(1100)와 호스트(2000) 사이에서 통신하는 컨트롤러(1200)를 포함할 수 있다.
메모리 시스템(1000)에는 복수의 메모리 장치들(1100)이 포함될 수 있으며, 메모리 장치들(1100)은 적어도 하나의 채널(channel)을 통해 컨트롤러(1200)에 연결될 수 있다. 예를 들면, 하나의 채널에 복수의 메모리 장치들(1100)이 연결될 수 있으며, 복수의 채널들이 컨트롤러(1200)에 연결된 경우에도 복수의 메모리 장치들(1100)이 각각의 채널에 연결될 수 있다.
컨트롤러(1200)는 호스트(2000)와 메모리 장치(1100) 사이에서 통신할 수 있다. 컨트롤러(1200)는 호스트(2000)의 요청(request)에 따라 메모리 장치(1100)를 제어하거나, 호스트(2000)의 요청이 없더라도 메모리 시스템(1000)의 성능 개선을 위한 백그라운드 동작을 수행할 수 있다. 호스트(2000)는 다양한 동작을 위한 요청들을 생성하고, 생성된 요청들을 메모리 시스템(1000)에게 출력할 수 있다. 예를 들면, 요청들은 프로그램 동작(program operation)을 제어할 수 있는 프로그램 요청(program request), 리드 동작(read operation)을 제어할 수 있는 리드 요청(read request), 소거 동작(erase operation)을 제어할 수 있는 소거 요청(erase request) 등을 포함할 수 있다.
호스트(2000)는 PCIe(Peripheral Component Interconnect Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), SAS(serial attached SCSI), NVMe(Non-Volatile Memory Express), USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스들을 통해 메모리 시스템(1000)과 통신할 수 있다.
도 14는 본 발명의 실시예에 따른 컨트롤러를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 14를 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(1100), 컨트롤러(1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(Inter Chip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스(7100)는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; μP; 6100)의 제어에 따라 카드 인터페이스(7100)와 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다.
1000: 메모리 시스템 1100: 메모리 장치
1200: 컨트롤러 1221: 중앙 처리 장치
1222: 내부 메모리 1223: 메모리 인터페이스
1224: 에러 정정 회로 1225: 호스트 인터페이스
51: 에러 정정 인코더 52: 에러 정정 디코더
53: 복구 판단 회로 71: 데이터 버퍼
72: 어드레스 관리부 73: 커맨드 전송부

Claims (19)

  1. 메모리 장치로부터 코드워드를 수신하는 메모리 인터페이스; 및
    상기 메모리 인터페이스로부터 전달받은 상기 코드워드에 대한 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작에서 검출된 UCN(unsatisfied check node)의 개수를 미리 설정된 기준 개수와 비교하고, 상기 UCN의 개수와 상기 기준 개수의 비교 결과에 따라 상기 코드워드에 대한 상기 에러 정정 디코딩 동작을 수행하거나 중지하고, 상기 에러 정정 디코딩 동작이 중지되면 상기 코드워드의 재전송 요청 신호를 출력하는 에러 정정 회로를 포함하고,
    상기 메모리 인터페이스는 상기 재전송 요청 신호에 응답하여 상기 코드워드를 포함하는 제1 데이터를 상기 메모리 장치에게 요청하는 컨트롤러.
  2. 제1항에 있어서, 상기 에러 정정 회로는,
    상기 UCN의 개수가 상기 기준 개수보다 크면, 상기 에러 정정 디코딩 동작을 중지하고 상기 재전송 요청 신호를 출력하도록 구성되는 컨트롤러.
  3. 제1항에 있어서, 상기 에러 정정 회로는,
    상기 UCN의 개수가 상기 기준 개수와 같거나 작으면, 상기 코드워드의 에러가 정정된 메시지를 호스트로 출력하도록 구성되는 컨트롤러.
  4. 제1항에 있어서, 상기 에러 정정 회로는,
    호스트로부터 수신된 메시지를 인코딩하여 상기 코드워드를 생성하는 에러 정정 인코더;
    상기 코드워드에 대한 상기 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작 중 검출된 상기 UCN을 출력하는 에러 정정 디코더; 및
    상기 UCN의 개수와 상기 기준 개수를 서로 비교하고, 상기 비교 결과 상기 UCN의 개수가 상기 기준 개수보다 크면 상기 재전송 요청 신호를 출력하고, 상기 UCN의 개수가 상기 기준 개수와 같거나 작으면 출력 신호를 출력하는 복구 판단 회로를 포함하는 컨트롤러.
  5. 제4항에 있어서, 상기 에러 정정 디코더는,
    상기 코드워드와 패리티 체크 행렬을 연산하는 디코딩 동작을 수행하고,
    상기 에러 정정 디코딩 동작의 결과로 생성되는 심볼들(symbols) 중에서 상기 UCN이 검출되면 상기 UCN을 상기 복구 판단 회로에게 출력하고,
    상기 복구 판단 회로로부터 상기 출력 신호가 출력되면, 상기 출력 신호에 응답하여 상기코드워드의 에러를 정정하여 상기 메시지를 출력하는 컨트롤러.
  6. 제5항에 있어서, 상기 복구 판단 회로는,
    상기 에러 정정 디코더로부터 수신된 상기 UCN의 개수를 카운트하고,
    상기 UCN의 개수와 상기 기준 개수를 서로 비교하고,
    상기 UCN의 개수가 상기 기준 개수와 같거나 작으면 상기 출력 신호를 상기 에러 정정 디코더에게 출력하고,
    상기 UCN의 개수가 상기 기준 개수보다 많으면 상기 재전송 요청 신호를 상기 메모리 인터페이스에게 출력하는 컨트롤러.
  7. 제1항에 있어서, 상기 메모리 인터페이스는,
    상기 메모리 장치로부터 수신된 데이터를 상기 에러 정정 디코딩 동작을 수행하기 위한 상기 코드워드의 단위로 구분하고 상기 코드워드를 상기 에러 정정 회로에게 전송하는 데이터 버퍼;
    상기 에러 정정 디코딩 동작이 수행되는 상기 코드워드의 컬럼 어드레스를 저장하고, 상기 재전송 요청 신호가 수신되면 상기 컬럼 어드레스를 출력하는 어드레스 관리부; 및
    상기 메모리 장치에게 전송된 커맨드들을 큐잉하고, 상기 컬럼 어드레스가 입력되면 큐잉된 상기 커맨드들 중에서 출력 커맨드와 상기 컬럼 어드레스를 커맨드 세트로써 출력하는 커맨드 전송부를 포함하는 컨트롤러.
  8. 제7항에 있어서, 상기 어드레스 관리부는,
    상기 코드워드에 대한 상기 컬럼 어드레스를 저장하는 어드레스 버퍼를 포함하고,
    상기 재전송 요청 신호가 입력되면 상기 어드레스 버퍼에 저장된 상기 컬럼 어드레스를 출력하는 컨트롤러.
  9. 제7항에 있어서, 상기 커맨드 전송부는,
    상기 메모리 장치에게 전송된 상기 커맨드들을 큐잉하는 커맨드 큐를 포함하는 컨트롤러.
  10. 제9항에 있어서, 상기 커맨드 큐는,
    상기 메모리 장치에 전송된 커맨드에 대응되는 동작이 종료되면, 종료된 상기 커맨드를 삭제하는 컨트롤러.
  11. 제10항에 있어서,
    상기 커맨드 큐는 리드 동작 시 상기 메모리 장치에서 출력된 상기 코드워드에 대한 에러정정 디코딩 동작이 완료될 때까지 상기 코드워드에 대응되는 출력 커맨드를 저장하는 컨트롤러.
  12. 코드워드를 포함하는 데이터를 저장하는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    상기 메모리 장치로부터 상기 코드워드를 수신하는 메모리 인터페이스; 및
    상기 메모리 인터페이스로부터 전달받은 상기 코드워드에 대한 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작에서 검출된 UCN(unsatisfied check node)의 개수를 미리 설정된 기준 개수와 비교하고, 상기 UCN의 개수와 상기 기준 개수의 비교 결과에 따라 상기 코드워드에 대한 상기 에러 정정 디코딩 동작을 수행하거나 중지하고, 상기 에러 정정 디코딩 동작이 중지되면 상기 코드워드의 재전송 요청 신호를 출력하는 에러 정정 회로를 포함하고,
    상기 메모리 인터페이스는 상기 재전송 요청 신호에 응답하여 상기 코드워드를 포함하는 제1 데이터를 상기 메모리 장치에게 요청하는 메모리 시스템.
  13. 제12항에 있어서, 상기 메모리 장치는,
    상기 컨트롤러에서 출력된 리드 커맨드 및 페이지 어드레스에 응답하여 선택된 페이지에 대한 리드 동작을 수행하여 리드된 데이터를 출력하고,
    상기 컨트롤러에서 출력된 출력 커맨드 및 상기 컬럼 어드레스에 응답하여 상기 코드워드를 포함하는 상기 제1 데이터를 선택적으로 출력하는 메모리 시스템.
  14. 제13항에 있어서, 상기 메모리 장치는,
    상기 리드 커맨드에 응답하여 상기 선택된 페이지의 전체 데이터를 리드하고, 리드된 상기 데이터를 임시로 저장하는 주변 회로; 및
    상기 출력 커맨드에 응답하여 상기 데이터 중에서 상기 컬럼 어드레스에 대응되는 상기 제1 데이터를 출력하는 입출력 회로를 포함하는 메모리 시스템.
  15. 제12항에 있어서, 상기 에러 정정 회로는,
    호스트로부터 수신된 메시지를 인코딩하여 상기 코드워드를 생성하는 에러 정정 인코더;
    상기 코드워드에 대한 에러 정정 디코딩 동작을 수행하고, 상기 에러 정정 디코딩 동작 중 검출된 상기 UCN을 출력하는 에러 정정 디코더; 및
    상기 UCN의 개수와 상기 기준 개수를 서로 비교하고, 상기 비교 결과 상기 UCN의 개수가 상기 기준 개수보다 크면 상기 재전송 요청 신호를 출력하고, 상기 UCN의 개수가 상기 기준 개수와 같거나 작으면 출력 신호를 출력하는 복구 판단 회로를 포함하는 메모리 시스템.
  16. 제15항에 있어서, 상기 에러 정정 디코더는,
    상기 코드워드와 패리티 체크 행렬을 연산하는 디코딩 동작을 수행하고,
    상기 에러 정정 디코딩 동작의 결과로 생성되는 심볼들(symbols) 중에서 상기 UCN이 검출되면 상기 UCN을 상기 복구 판단 회로에게 출력하고,
    상기 복구 판단 회로로부터 상기 출력 신호가 출력되면, 상기 출력 신호에 응답하여 상기코드워드의 에러를 정정하여 상기 메시지를 출력하는 메모리 시스템.
  17. 제16항에 있어서, 상기 복구 판단 회로는,
    상기 에러 정정 디코더로부터 수신된 상기 UCN의 개수를 카운트하고,
    상기 UCN의 개수와 상기 기준 개수를 서로 비교하고,
    상기 UCN의 개수가 상기 기준 개수와 같거나 작으면 상기 출력 신호를 상기 에러 정정 디코더에게 출력하고,
    상기 UCN의 개수가 상기 기준 개수보다 많으면 상기 재전송 요청 신호를 상기 메모리 인터페이스에게 출력하는 메모리 시스템.
  18. 제12항에 있어서, 메모리 인터페이스는,
    상기 메모리 장치로부터 수신된 데이터를 상기 에러 정정 디코딩 동작을 수행하기 위한 상기 코드워드의 단위로 구분하고 상기 코드워드를 상기 에러 정정 회로에게 전송하는 데이터 버퍼;
    상기 에러 정정 디코딩 동작이 수행되는 상기 코드워드의 컬럼 어드레스를 저장하고, 상기 재전송 요청 신호가 수신되면 상기 컬럼 어드레스를 출력하는 어드레스 관리부; 및
    상기 메모리 장치에게 전송된 커맨드들을 큐잉하고, 상기 컬럼 어드레스가 입력되면 큐잉된 상기 커맨드들 중에서 출력 커맨드와 상기 컬럼 어드레스를 커맨드 세트로써 출력하는 커맨드 전송부를 포함하는 메모리 시스템.
  19. 제18항에 있어서, 상기 어드레스 관리부는,
    상기 코드워드에 대한 상기 컬럼 어드레스를 저장하는 어드레스 버퍼를 포함하고, 상기 재전송 요청 신호가 입력되면 상기 어드레스 버퍼에 저장된 상기 컬럼 어드레스를 출력하는 메모리 시스템.
KR1020200060557A 2020-05-20 2020-05-20 컨트롤러 및 이를 포함하는 메모리 시스템 KR20210143581A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200060557A KR20210143581A (ko) 2020-05-20 2020-05-20 컨트롤러 및 이를 포함하는 메모리 시스템
US17/088,939 US11336296B2 (en) 2020-05-20 2020-11-04 Controller and memory system having the controller
CN202110192989.0A CN113707210A (zh) 2020-05-20 2021-02-20 控制器以及具有控制器的存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200060557A KR20210143581A (ko) 2020-05-20 2020-05-20 컨트롤러 및 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20210143581A true KR20210143581A (ko) 2021-11-29

Family

ID=78608497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200060557A KR20210143581A (ko) 2020-05-20 2020-05-20 컨트롤러 및 이를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (1) US11336296B2 (ko)
KR (1) KR20210143581A (ko)
CN (1) CN113707210A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101466270B1 (ko) 2008-09-19 2014-11-28 삼성전자주식회사 비휘발성 메모리 시스템 및 그것의 데이터 처리 방법
KR102170857B1 (ko) 2013-08-19 2020-10-29 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
KR20160046467A (ko) 2014-10-21 2016-04-29 에스케이하이닉스 주식회사 컨트롤러, 반도체 메모리 시스템, 데이터 저장 시스템 및 그것의 동작 방법
US20170070243A1 (en) * 2015-09-08 2017-03-09 Storart Technology Co.,Ltd. Early termination method with re-encoding scheme for decoding of error correction code
US10326479B2 (en) * 2016-07-11 2019-06-18 Micron Technology, Inc. Apparatuses and methods for layer-by-layer error correction
US10691539B2 (en) * 2018-06-28 2020-06-23 Western Digital Technologies, Inc. Grown defect detection and mitigation using ECC in memory systems
KR20200015283A (ko) * 2018-08-03 2020-02-12 삼성전자주식회사 유저 데이터에 대한 에러 정정을 수행하는 에러 정정 회로 및 이를이용한 에러 정정 방법

Also Published As

Publication number Publication date
US11336296B2 (en) 2022-05-17
CN113707210A (zh) 2021-11-26
US20210367614A1 (en) 2021-11-25

Similar Documents

Publication Publication Date Title
US10613930B2 (en) Global error recovery system
US10847246B2 (en) Memory systems performing reconfigurable error correction operation using ECC engine with fixed error correction capability
US10146482B2 (en) Global error recovery system
JP6110953B2 (ja) 階層化反復誤り訂正のための停止基準
US11031952B2 (en) Error correction decoder and memory system having the same
US11128315B2 (en) Error correction decoder
US10804939B2 (en) Memory controller and operating method thereof
US9836351B2 (en) Method for decoding bits in a solid state drive, and related solid state drive
KR20200122064A (ko) 오류 정정 회로 및 이를 포함하는 메모리 컨트롤러
KR20220045343A (ko) 데이터 처리 시스템 내 데이터 전송에서 발생한 에러를 정정하는 장치 및 방법
CN112134573B (zh) 用于将数据存储在存储器装置内的方法和检索数据的方法
US11385833B2 (en) Method and system for facilitating a light-weight garbage collection with a reduced utilization of resources
CN117153232A (zh) 用于不规则低密度奇偶校验解码的跨列缩放的位翻转阈值
US11336296B2 (en) Controller and memory system having the controller
CN111049530A (zh) 纠错电路及其操作方法
CN110795271A (zh) 对用户数据执行纠错的纠错电路和使用其的纠错方法
JP7186262B2 (ja) 共有データ統計情報を使用したコンテンツアウェア復号（Ｃｏｎｔｅｎｔ Ａｗａｒｅ Ｄｅｃｏｄｉｎｇ）
US11515898B2 (en) Error correction decoder, error correction circuit having the same, and method of operating the same
CN110830046A (zh) 纠错电路及其操作方法
CN107301873B (zh) 译码方法、存储器储存装置及存储器控制电路单元
CN110971240A (zh) 解码器设计方法与存储控制器
TWI804359B (zh) 低密度奇偶校檢碼的解碼方法及裝置
TWI829252B (zh) 低密度奇偶校檢碼的解碼方法及電腦程式產品及裝置
US11387845B2 (en) LDPC decoder, operating method of LDPC decoder, and semiconductor memory system
CN117234413A (zh) 存储器装置、存储器系统及其操作方法以及可读介质