JP5620730B2 - 2重系演算処理装置および2重系演算処理方法 - Google Patents
2重系演算処理装置および2重系演算処理方法 Download PDFInfo
- Publication number
- JP5620730B2 JP5620730B2 JP2010158521A JP2010158521A JP5620730B2 JP 5620730 B2 JP5620730 B2 JP 5620730B2 JP 2010158521 A JP2010158521 A JP 2010158521A JP 2010158521 A JP2010158521 A JP 2010158521A JP 5620730 B2 JP5620730 B2 JP 5620730B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- calculation data
- calculation
- area
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 51
- 230000009977 dual effect Effects 0.000 title claims description 35
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000004364 calculation method Methods 0.000 claims description 100
- 238000012795 verification Methods 0.000 claims description 17
- 238000011084 recovery Methods 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 19
- 230000006870 function Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 14
- 238000007796 conventional method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
Landscapes
- Engineering & Computer Science (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
本発明の目的は、一時的な外乱による両系比較不一致が生じた際に、自動復旧させて演算装置の手動による立ち上げ直しを回避することで高い稼働率を実現し、システムの維持・管理コストの低減を図り、かつ不測の事態が生じてもシステム全体を安全側の状態に遷移させることができる2重系演算処理装置および2重系演算処理方法を提供することである。
Server)
2…連動部
3…S−LAN(Signal-Local Area Network)
4,5…論理部(FCP:Field Object Controlled Processor)
6,7…E−PON(Ethernet(登録商標)-Passive Optical
Network)
8〜11…FC(Field Controller)
12〜16…現場機器
20…フェールセーフCPU
21…A系CPU (CPU:Central Processing Unit)
22…B系CPU (CPU:Central Processing Unit)
23…フェールセーフ照合論理部
24…A系SRAM(SRAM: Static Random Access Memor)
25…B系SRAM(SRAM: Static Random Access Memor)
26…A系外部バス入出力・/F(・/F:Interface)
27…B系外部バス入出力・/F(・/F:Interface)
28…外部共通バス入出力・/F(・/F:Interface)
29a,29b…バス
30…常用エリア
31…マイクロプログラム、データ 32…タスクプログラム及びスタック
33…サブルーチン 34…読書き両用テーブル
35…読出し専用テーブル 36…退避エリア
41…信号処理開始 42…2重系演算出力/演算データ退避エリア書き込み
43…両系比較不一致? 44…信号処理継続
45…演算停止 46…やり直しのトリガ
47…退避エリアから演算データ読み直し 48…復旧
49…手動再立ち上げ
50…A系CPU 51…B系CPU
52…フェールセーフ照合論理部
53…A系SRAM 54…B系SRAM
55…A系外部バス入出力I/F 56…B系外部バス入出力I/F
57…A系外部記憶装置 58…B系外部記憶装置
59…外部共通バス入出力I/F
Claims (8)
- 2重系を構成するCPUと、
前記2重系の各系の前記CPUの演算データをバス周期に基づいて伝送するバスと、
前記バスを介して各系の前記演算データを記憶する2重系の記憶装置と、
前記バスを介して両系の前記演算データを比較する照合論理部と、
を備える演算処理装置であって、
各系の前記記憶装置は、前記バスを介して自系の前記演算データを記憶する常用エリアと、前記照合論理部で両系比較一致を確認した前記演算データを受信して記憶する退避エリアとを有しており、
前記照合論理部は、リトライ支援機能部を有し、
前記リトライ支援機能部は、
両系比較一致の場合に、各系において、前記記憶装置の常用エリアに記憶されている前記CPUの演算データを前記退避エリアにコピーして格納し、かつ当該退避エリアへの演算データ格納の際に関しても前記照合論理部による演算データ比較を実行し、
両系比較不一致が発生した場合に、各系において、前記記憶装置の退避エリアから両系比較一致が確認されている前記演算データの直前の正常な演算データを読み出して、前記退避エリアから読み出した当該直前の正常な演算データを用いて前記CPUで再演算してデータ復帰を実行するリトライ機能を有し、
前記両系比較一致が確認される場合の各系における前記CPUによる演算から前記照合論理部による照合までの一連の動作、及び前記両系比較不一致が確認される場合の各系における前記演算から前記リトライ機能に係る前記再演算までの一連の各動作を、前記バス周期に従って一つの演算処理を行う制御周期内に行う
ことを特徴とする2重系演算処理装置。 - 2重系を構成する第1、第2のCPUと、
前記第1、第2のCPUの第1、第2の演算データをバス周期に基づいて伝送する第1、第2のバスと、
前記第1、第2のバスを介して前記第1、第2の演算データを記憶する2重系の第1、第2の記憶装置と、
前記第1、第2のバスを介して前記2重系の前記第1、第2の演算データを比較する1つの照合論理部と、
を備え、
前記第1、第2の演算データを前記照合論理部にて比較して、当該演算データが一致するか、不一致かを照合し、前記第1、第2の演算データが一致のとき、前記第1、第2のCPUによる演算を継続し、前記第1、第2の演算データが不一致のとき、前記2つのCPUによる演算を停止する演算処理装置であって、
前記第1、第2のCPUは、
前記2重系の比較演算を行い、当該比較演算結果を第1、第2の演算データとして前記第1、第2の記憶装置の常用エリアに書き込み、
前記第1、第2の記憶装置は、
前記第1、第2の演算データを記憶する前記常用エリアと退避エリアを有し、
前記照合論理部は、
前記第1、第2のCPUからの第1、第2の演算データを比較して、当該演算データが一致するか、不一致かを照合する照合部と、
前記第1、第2の演算データが一致のとき、前記第1、第2の記憶装置の第1、第2の常用エリアに正常な演算データとして記憶された演算データを読み出して前記退避エリアにコピーし、また前記第1、第2の演算データが不一致のとき、当該退避エリアにコピーした最後に正確に動いたときの正常な演算データを読み出して当該常用エリアに戻して前記演算データの不一致のときのデータ修正を行うDMA機能部と、
前記第1、第2の演算データが不一致のとき、前記退避エリアから前記常用エリアに戻された正常な演算データに基づいて前記第1、第2のCPUによる演算を再開し、
かつ、前記常用エリアから前記退避エリアへの正常な演算データの書き込みの際にも前記照合論理部による第1、第2の演算データの比較を実行するリトライ機能部を有する
ことを特徴とする2重系演算処理装置。 - 請求項1に記載の2重系演算処理装置において、
前記照合論理部は、前記両系比較不一致が発生した場合に、各系において、前記退避エリアから前記両系比較一致が確認されている前記演算データを読み出して前記常用エリアに記録する
ことを特徴とする2重系演算処理装置。 - 請求項1に記載の2重系演算処理装置において、
前記退避エリアへ記録される両系比較一致を確認した前記演算データは、前記常用エリアを介して前記退避エリアへ移動されるデータであり、
前記照合論理部は、各系において、通常動作時における前記記憶装置の前記常用エリアから前記退避エリアへのデータ移動の際、又は前記両系比較不一致時における前記退避エリアにおいて格納されている状態及び前記退避エリアから前記常用エリアへのデータ移動の際に、各系の前記演算データを比較する
ことを特徴とする2重系演算処理装置。 - 請求項3に記載の2重系演算処理装置において、
前記照合論理部は、各系において、前記記憶装置の前記常用エリアと前記退避エリアとの間での前記データ移動の後、更に移動された状態の各系の前記演算データを比較する
ことを特徴とする2重系演算処理装置。 - 請求項1〜5のいずれか一項に記載の2重系演算処理装置において、
前記バスには、各系において、インターフェースを介して外部記憶装置が付設されていることを特徴とする2重系演算処理装置。 - 2重系を構成するCPUと、
前記2重系の各系の前記CPUの演算データをバス周期に基づいて伝送するバスと、
前記バスを介して各系の前記演算データを記憶する2重系の記憶装置と、
前記バスを介して両系の前記演算データを比較する照合論理部と、
を備える演算処理装置の2重系演算処理方法であって、
前記照合論理部は、リトライ支援機能部を有し、
前記リトライ支援機能部は、
両系比較一致の場合に、各系において、前記記憶装置の常用エリアに記憶されている前記CPUの演算データを前記退避エリアにコピーして格納し、かつ当該退避エリアへの演算データ格納の際に関しても前記照合論理部による演算データ比較を実行し、
両系比較不一致が発生した場合に、各系において、前記記憶装置の退避エリアから両系比較一致が確認されている前記演算データの直前の正常な演算データを読み出して、前記退避エリアから読み出した当該直前の正常な演算データを用いて前記CPUで再演算してデータ復帰を実行し、
前記両系比較一致が確認される場合の各系における前記CPUによる演算から前記照合論理部による照合までの一連の動作、及び前記両系比較不一致が確認される場合の各系における前記演算から前記リトライ機能に係る前記再演算までの一連の各動作を、前記バス周期に従って一つの演算処理を行う制御周期内に行う
ことを特徴とする2重系演算処理方法。 - 2重系を構成する第1、第2のCPUと、
前記第1、第2のCPUの第1、第2の演算データをバス周期に基づいて伝送する第1、第2のバスと、
前記第1、第2のバスを介して前記第1、第2の演算データを記憶する2重系の第1、第2の記憶装置と、
前記第1、第2のバスを介して前記2重系の前記第1、第2の演算データを比較する1つの照合論理部と、
を備え、
前記第1、第2の演算データを前記照合論理部にて比較して、当該演算データが一致するか、不一致かを照合し、前記第1、第2の演算データが一致のとき、前記第1、第2のCPUによる演算を継続し、前記第1、第2の演算データが不一致のとき、前記2つのCPUによる演算を停止する演算処理装置の2重系演算処理方法であって、
前記第1、第2のCPUは、
前記2重系の比較演算を行い、当該比較演算結果を第1、第2の演算データとして前記第1、第2の記憶装置の常用エリアに書き込み、
前記第1、第2の記憶装置は、
前記第1、第2の演算データを記憶する前記常用エリアと退避エリアを有し、
前記照合論理部は、
前記第1、第2のCPUからの第1、第2の演算データを比較して、当該演算データが一致するか、不一致かを照合し、
前記第1、第2の演算データが一致のとき、前記第1、第2の記憶装置の第1、第2の常用エリアに正常な演算データとして記憶された演算データを読み出して前記退避エリアにコピーし、また前記第1、第2の演算データが不一致のとき、当該退避エリアにコピーした最後に正確に動いたときの正常な演算データを読み出して当該常用エリアに戻して前記演算データの不一致のときのデータ修正を行い、
前記第1、第2の演算データが不一致のとき、前記退避エリアから前記常用エリアに戻された正常な演算データに基づいて前記第1、第2のCPUによる演算を再開し、
かつ、前記常用エリアから前記退避エリアへの正常な演算データの書き込みの際にも前記照合論理部による第1、第2の演算データの比較をリトライする
ことを特徴とする2重系演算処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010158521A JP5620730B2 (ja) | 2010-07-13 | 2010-07-13 | 2重系演算処理装置および2重系演算処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010158521A JP5620730B2 (ja) | 2010-07-13 | 2010-07-13 | 2重系演算処理装置および2重系演算処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012022429A JP2012022429A (ja) | 2012-02-02 |
JP5620730B2 true JP5620730B2 (ja) | 2014-11-05 |
Family
ID=45776695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010158521A Expired - Fee Related JP5620730B2 (ja) | 2010-07-13 | 2010-07-13 | 2重系演算処理装置および2重系演算処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5620730B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112012006843T5 (de) | 2012-08-24 | 2015-05-21 | Mitsubishi Electric Corporation | Fahrzeugkommunikationssystem und Fahrzeugkommunikationsverfahren |
JP5712243B2 (ja) * | 2013-03-29 | 2015-05-07 | グリー株式会社 | 監視処理方法、監視処理装置及び監視処理システム |
JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
KR102170857B1 (ko) | 2013-08-19 | 2020-10-29 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 |
CN112817932A (zh) * | 2020-05-19 | 2021-05-18 | 中兴通讯股份有限公司 | 一种数据转移方法、设备和存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302201A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | パイプライン演算データ診断装置 |
JP4131825B2 (ja) * | 2003-02-07 | 2008-08-13 | 株式会社日立製作所 | 軌道回路用送受信器 |
US7191292B2 (en) * | 2004-06-04 | 2007-03-13 | Sun Microsystems, Inc. | Logging of level-two cache transactions into banks of the level-two cache for system rollback |
DE102005055067A1 (de) * | 2005-11-18 | 2007-05-24 | Robert Bosch Gmbh | Vorrichtung und Verfahren zum Beheben von Fehlern bei einem wenigstens zwei Ausführungseinheiten mit Registern aufweisenden System |
-
2010
- 2010-07-13 JP JP2010158521A patent/JP5620730B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012022429A (ja) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8667372B2 (en) | Memory controller and method of controlling memory | |
JP5620730B2 (ja) | 2重系演算処理装置および2重系演算処理方法 | |
KR101606289B1 (ko) | 프로그래머블 컨트롤러 | |
CN102708021B (zh) | 镜像数据存储系统中的增强错误检测 | |
US20110043323A1 (en) | Fault monitoring circuit, semiconductor integrated circuit, and faulty part locating method | |
JP6029737B2 (ja) | 制御装置 | |
JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
US8862934B2 (en) | Redundant computing system and redundant computing method | |
CN102521086B (zh) | 基于锁步同步的双模冗余系统及其实现方法 | |
US8572428B2 (en) | Storage apparatus and control method for storage apparatus | |
JP2020021313A (ja) | データ処理装置および診断方法 | |
WO2021111639A1 (ja) | コントローラ | |
JP4867557B2 (ja) | プログラマブルコントローラ | |
JP2011095837A (ja) | フェールセーフシステム | |
EP3726384B1 (en) | Method and system for preserving consistency of states during fail-operational context switch | |
JP2016207142A (ja) | 計算機及びメモリ故障診断方法 | |
CN115276922B (zh) | 一种适用于全电子系统的主备状态控制方法 | |
JP2013020566A (ja) | 二重化情報処理システム | |
JP2007323190A (ja) | データ通信を行う計算制御システム及びその通信方法 | |
JP4637064B2 (ja) | ゲートウェイ装置 | |
JP2636610B2 (ja) | バックアップ方式 | |
JPH02245954A (ja) | 半導体記憶装置 | |
JP4413723B2 (ja) | メモリ交差制御装置およびディスクコピー方法 | |
JPS59201110A (ja) | プログラマブルコントロ−ラ | |
US9323472B2 (en) | Storage controlling device and controlling method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5620730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |