JP2012022429A - 2重系演算処理装置および2重系演算処理方法 - Google Patents
2重系演算処理装置および2重系演算処理方法 Download PDFInfo
- Publication number
- JP2012022429A JP2012022429A JP2010158521A JP2010158521A JP2012022429A JP 2012022429 A JP2012022429 A JP 2012022429A JP 2010158521 A JP2010158521 A JP 2010158521A JP 2010158521 A JP2010158521 A JP 2010158521A JP 2012022429 A JP2012022429 A JP 2012022429A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dual
- arithmetic
- systems
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】2重系演算処理装置は、2重系を構成するCPU21,22と、各系のCPU21,22の演算データをバス周期に基づいて伝送するバス29a,29bと、各系の演算データを記憶する2重系の記憶装置24,25と、両系の演算データを比較する照合論理部23とを備えている。各系の記憶装置24,25は、演算データを記憶する常用エリアと、両系比較一致を確認した演算データを常用エリアから受信して記憶する退避エリアとを有している。照合論理部23は、両系比較不一致が発生した場合に、各系において、退避エリアから演算データを読み出して、CPU21,22で再演算をさせるリトライ機能を備えている。
【選択図】図2
Description
本発明の目的は、一時的な外乱による両系比較不一致が生じた際に、自動復旧させて演算装置の手動による立ち上げ直しを回避することで高い稼働率を実現し、システムの維持・管理コストの低減を図り、かつ不測の事態が生じてもシステム全体を安全側の状態に遷移させることができる2重系演算処理装置および2重系演算処理方法を提供することである。
Server)
2…連動部
3…S−LAN(Signal-Local Area Network)
4,5…論理部(FCP:Field Object Controlled Processor)
6,7…E−PON(Ethernet(登録商標)-Passive Optical
Network)
8〜11…FC(Field Controller)
12〜16…現場機器
20…フェールセーフCPU
21…A系CPU (CPU:Central Processing Unit)
22…B系CPU (CPU:Central Processing Unit)
23…フェールセーフ照合論理部
24…A系SRAM(SRAM: Static Random Access Memor)
25…B系SRAM(SRAM: Static Random Access Memor)
26…A系外部バス入出力・/F(・/F:Interface)
27…B系外部バス入出力・/F(・/F:Interface)
28…外部共通バス入出力・/F(・/F:Interface)
29a,29b…バス
30…常用エリア
31…マイクロプログラム、データ 32…タスクプログラム及びスタック
33…サブルーチン 34…読書き両用テーブル
35…読出し専用テーブル 36…退避エリア
41…信号処理開始 42…2重系演算出力/演算データ退避エリア書き込み
43…両系比較不一致? 44…信号処理継続
45…演算停止 46…やり直しのトリガ
47…退避エリアから演算データ読み直し 48…復旧
49…手動再立ち上げ
50…A系CPU 51…B系CPU
52…フェールセーフ照合論理部
53…A系SRAM 54…B系SRAM
55…A系外部バス入出力I/F 56…B系外部バス入出力I/F
57…A系外部記憶装置 58…B系外部記憶装置
59…外部共通バス入出力I/F
Claims (8)
- 2重系を構成するCPUと、
前記2重系の各系の前記CPUの演算データをバス周期に基づいて伝送するバスと、
前記バスを介して各系の前記演算データを記憶する2重系の記憶装置と、
前記バスを介して両系の前記演算データを比較する照合論理部と、
を備える演算処理装置であって、
各系の前記記憶装置は、前記バスを介して自系の前記演算データを記憶する常用エリアと、前記照合論理部で両系比較一致を確認した前記演算データを受信して記憶する退避エリアとを有しており、
前記照合論理部は、両系比較不一致が発生した場合に、各系において、前記退避エリアから両系比較一致が確認されている前記演算データを読み出して、前記退避エリアから読み出した前記演算データを用いて前記CPUで再演算をするリトライ機能を有する
ことを特徴とする2重系演算処理装置。 - 請求項1に記載の2重系演算処理装置において、
前記両系比較一致が確認される場合の各系における前記演算処理から前記照合までの一連の動作、及び前記両系比較不一致が確認される場合の各系における前記演算処理から前記リトライ機能に係る前記再演算までの一連の各動作を、前記バス周期に従って一つの演算処理を行う制御周期内に行うこと
を特徴とする2重系演算処理装置。 - 請求項1又は2に記載の2重系演算処理装置において、
前記照合論理部は、前記両系比較不一致が発生した場合に、各系において、前記退避エリアから前記両系比較一致が確認されている前記演算データを読み出して前記常用エリアに記録する
ことを特徴とする2重系演算処理装置。 - 請求項1又は2に記載の2重系演算処理装置において、
前記退避エリアへ記録される両系比較一致を確認した前記演算データは、前記常用エリアを介して前記退避エリアへ移動されるデータであり、
前記照合論理部は、各系において、通常動作時における前記記憶装置の前記常用エリアから前記退避エリアへのデータ移動の際、又は前記両系比較不一致時における前記退避エリアにおいて格納されている状態及び前記退避エリアから前記常用エリアへのデータ移動の際に、各系の前記演算データを比較する
ことを特徴とする2重系演算処理装置。 - 請求項4に記載の2重系演算処理装置において、
前記照合論理部は、各系において、前記記憶装置の前記常用エリアと前記退避エリアとの間での前記データ移動の後、更に移動された状態の各系の前記演算データを比較する
ことを特徴とする2重系演算処理装置。 - 請求項1〜5のいずれか一項に記載の2重系演算処理装置において、
前記バスには、各系において、インターフェースを介して外部記憶装置が付設されていることを特徴とする2重系演算処理装置。 - 2重系を構成するCPUと、
前記2重系の各系の前記CPUの演算データをバス周期に基づいて伝送するバスと、
前記バスを介して各系の前記演算データを記憶する2重系の記憶装置と、
前記バスを介して両系の前記演算データを比較する照合論理部と、
を備える演算処理装置の2重系演算処理方法であって、
前記照合論理部で両系比較一致を確認した前記演算データを前記記憶装置の退避エリアに記憶し、
前記照合論理部で両系比較不一致が発生した場合に、
各系の前記記憶装置の退避エリアに記憶された両系比較一致が確認されている前記演算データを読み出し、当該演算データを用いて前記CPUで再演算をすることを特徴とする2重系演算処理方法。 - 請求項7に記載の2重系演算処理方法において、
前記両系比較一致が確認される場合の各系における前記演算処理から前記照合までの一連の動作、及び前記両系比較不一致が確認される場合の各系における前記演算処理から前記リトライ機能に係る前記再演算までの一連の各動作を、前記バス周期に従って一つの演算処理を行う制御周期内に行うことを特徴とする2重系演算処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010158521A JP5620730B2 (ja) | 2010-07-13 | 2010-07-13 | 2重系演算処理装置および2重系演算処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010158521A JP5620730B2 (ja) | 2010-07-13 | 2010-07-13 | 2重系演算処理装置および2重系演算処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012022429A true JP2012022429A (ja) | 2012-02-02 |
JP5620730B2 JP5620730B2 (ja) | 2014-11-05 |
Family
ID=45776695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010158521A Active JP5620730B2 (ja) | 2010-07-13 | 2010-07-13 | 2重系演算処理装置および2重系演算処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5620730B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014197307A (ja) * | 2013-03-29 | 2014-10-16 | グリー株式会社 | 監視処理方法、監視処理装置及び監視処理システム |
JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
US9405615B2 (en) | 2013-08-19 | 2016-08-02 | Samsung Electronics Co., Ltd. | Method of operating nonvolatile memory device comprising resistance material |
US9925935B2 (en) | 2012-08-24 | 2018-03-27 | Mitsubishi Electric Corporation | In-vehicle communication system and in-vehicle communication method |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302201A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | パイプライン演算データ診断装置 |
JP2004237903A (ja) * | 2003-02-07 | 2004-08-26 | Hitachi Ltd | 軌道回路用送受信器 |
JP3139964U (ja) * | 2004-06-04 | 2008-03-13 | サン・マイクロシステムズ・インコーポレイテッド | システムのロールバックのための、レベル2キャッシュのバンクへのレベル2キャッシュのトランザクションのロギング |
JP2009516277A (ja) * | 2005-11-18 | 2009-04-16 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つのレジスタ付き処理ユニットを有するシステムにおいてエラーを除去する装置および方法 |
-
2010
- 2010-07-13 JP JP2010158521A patent/JP5620730B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302201A (ja) * | 1994-05-10 | 1995-11-14 | Hitachi Ltd | パイプライン演算データ診断装置 |
JP2004237903A (ja) * | 2003-02-07 | 2004-08-26 | Hitachi Ltd | 軌道回路用送受信器 |
JP3139964U (ja) * | 2004-06-04 | 2008-03-13 | サン・マイクロシステムズ・インコーポレイテッド | システムのロールバックのための、レベル2キャッシュのバンクへのレベル2キャッシュのトランザクションのロギング |
JP2009516277A (ja) * | 2005-11-18 | 2009-04-16 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つのレジスタ付き処理ユニットを有するシステムにおいてエラーを除去する装置および方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9925935B2 (en) | 2012-08-24 | 2018-03-27 | Mitsubishi Electric Corporation | In-vehicle communication system and in-vehicle communication method |
JP2014197307A (ja) * | 2013-03-29 | 2014-10-16 | グリー株式会社 | 監視処理方法、監視処理装置及び監視処理システム |
JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
US9405615B2 (en) | 2013-08-19 | 2016-08-02 | Samsung Electronics Co., Ltd. | Method of operating nonvolatile memory device comprising resistance material |
Also Published As
Publication number | Publication date |
---|---|
JP5620730B2 (ja) | 2014-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8667372B2 (en) | Memory controller and method of controlling memory | |
KR101606289B1 (ko) | 프로그래머블 컨트롤러 | |
KR101558687B1 (ko) | 직렬 통신 테스트 장치, 시스템 및 방법 | |
US20110043323A1 (en) | Fault monitoring circuit, semiconductor integrated circuit, and faulty part locating method | |
JP5620730B2 (ja) | 2重系演算処理装置および2重系演算処理方法 | |
US9952579B2 (en) | Control device | |
JPH052571A (ja) | プロセス制御システムにおいて一次データベースと二次データベースの両端相互検証を実行する方法 | |
JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
US8862934B2 (en) | Redundant computing system and redundant computing method | |
CN102521086B (zh) | 基于锁步同步的双模冗余系统及其实现方法 | |
JP2020021313A (ja) | データ処理装置および診断方法 | |
WO2021111639A1 (ja) | コントローラ | |
JP4867557B2 (ja) | プログラマブルコントローラ | |
JP2011095837A (ja) | フェールセーフシステム | |
JP2009075719A (ja) | 冗長構成装置及びその自己診断方法 | |
JP2016207142A (ja) | 計算機及びメモリ故障診断方法 | |
CN115276922B (zh) | 一种适用于全电子系统的主备状态控制方法 | |
JP2013020566A (ja) | 二重化情報処理システム | |
EP3726384B1 (en) | Method and system for preserving consistency of states during fail-operational context switch | |
JP2007323190A (ja) | データ通信を行う計算制御システム及びその通信方法 | |
JP2636610B2 (ja) | バックアップ方式 | |
JP6302775B2 (ja) | 制御装置及びその制御方法 | |
JPH02245954A (ja) | 半導体記憶装置 | |
US9323472B2 (en) | Storage controlling device and controlling method | |
JPS59201110A (ja) | プログラマブルコントロ−ラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140916 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140919 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5620730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |