JP2004237903A

JP2004237903A - 軌道回路用送受信器

Info

Publication number: JP2004237903A
Application number: JP2003030635A
Authority: JP
Inventors: Hisahiro Ikeda; 尚弘池田; Takeshi Takehara; 剛竹原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2003-02-07
Filing date: 2003-02-07
Publication date: 2004-08-26
Anticipated expiration: 2023-02-07
Also published as: JP4131825B2

Abstract

【課題】安全性の高いフェールセーフな軌道回路用送信受器を提供することにある。
【解決手段】２台のＣＰＵ（Ａ系統）１１ａ，（Ｂ系統）１１ｂと、リレー回路（ＣＯＲ）２０と、電力増幅回路（ＰＷＭ）１８を有し、鉄道用保安信号（ＡＴＣ信号）及び列車検知信号（ＴＤ信号）を送受信する送受信器であって、ＣＰＵ（Ａ系統）がＴＤ信号、ＣＰＵ（Ｂ系統）がＡＴＣ信号の出力制御を行うとともに、電力増幅回路の出力電圧・出力電流のフィードバック信号（ＶＦＢ・ＩＦＢ）をＤＳＰ（ディジタル・シングル・プロセッサ）（Ａ系統）１４ａ，（Ｂ系統）１４ｂを介して各ＣＰＵに入力し、各ＣＰＵが各々電圧・電流のレベルを監視し、電力増幅回路の出力レベルが規定の範囲外になった場合は、送受信器の故障と判断し、Ａ系・Ｂ系ＰＷＭ停止信号を発してリレー回路から出力するＡＴＣ信号及びＴＤ信号を停止させる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、鉄道用保安装置（ＡＴＣ装置）に用いる軌道回路用送受信器に関する。
【０００２】
【従来の技術】
鉄道用保安装置（以下、ＡＴＣ装置）は、軌道回路（レール）に列車検知信号（以下、ＴＤ信号）を送出し、列車の車軸短絡によって信号電圧が低下することによって列車を検知している。ＡＴＣ装置は高い安全性が要求されるシステムであり、フェールセーフなシステムとしなければならない。この場合のフェールセーフとは、該当軌道回路の送受信器が故障した場合に、列車が在線・非在線に関わらず、列車在線と判定することである。送受信器の出力信号レベルの増大故障を見落とすことは、フェールアウトとなる。
図２に、特許文献１に示されている送信器の構成を示す。この図では、信号源２１から出力された信号を電力増幅回路２２で増幅し、トランスＴ１・Ｔ２から出力電圧・電流を取り込み、電圧検出部２３と電流検出部２４に入力し、その出力を加算回路２５で加算し、ゲインコントロール部２６で加算回路出力に応じた増幅度を計算して電力増幅回路２２を制御するものである。
本図においては、構成要素のいずれかが異常な出力となった場合は、正常なその他の構成要素のいずれかによって異常を検知できる。しかし、構成要素のいずれかの出力が正常値に固渋する故障を発生させた場合、その他の正常な構成要素においては、故障要素の異常を検知できない。すなわち、故障が潜在している状態となる。そして、新たに別の構成要素の出力が異常な状態となった場合、既に故障が潜在している構成要素の出力が正常な状態を呈しているので、その他の構成要素によって異常が検知できない。仮に、これらの故障が送信器の出力増大となっていた場合、フェールアウト故障となってしまう。
図２では、例えば電圧検出部２３の故障が潜在し、トランスＴ１の断線が発生しても、電圧検出部２３としてはトランスＴ１の故障を検出できず、フェールアウトとなる危険性がある。
【０００３】
【特許文献１】
特開平３−２５０７１号公報
【０００４】
【発明が解決しようとする課題】
このように、従来の送信器は、装置内の故障をフェールセーフに検出できない危険性がある。
本発明の課題は、このような従来の課題に鑑み、安全性の高いフェールセーフな軌道回路用送信受器を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するために、少なくとも２台のＣＰＵと、リレー回路と、電力増幅回路を有し、鉄道用保安信号（ＡＴＣ信号）及び列車検知信号（ＴＤ信号）を送受信する軌道回路用送受信器であって、ＣＰＵのうち少なくとも１台がＡＴＣ信号及びＴＤ信号の出力制御を行うとともに、電力増幅回路の出力電圧・出力電流のフィードバック信号をＣＰＵに入力し、各ＣＰＵが各々電圧・電流のレベルを監視し、電力増幅回路の出力レベルが規定の範囲外になった場合は、送受信器の故障と判断し、ＡＴＣ信号及びＴＤ信号の出力を停止させる。
ここで、送受信器にはメモリを搭載し、電力増幅回路の出力電圧・出力電流のフィードバック信号をＣＰＵに入力する際、ディジタル化した電力増幅回路の電圧・電流のレベルデータをメモリを介して伝送し、該伝送時には電圧・電流のレベルデータを伝送周期毎に正論理・負論理とに交互に変化させ、メモリの潜在的固渋故障を検知する。
ここで、２台のＣＰＵは、互いに通信手段を有し、毎通信時には互いに通番を更新し、相互の健全性を確認するとともに、通番が更新されない場合は異常と判断し、フェールセーフにＡＴＣ信号及びＴＤ信号の出力を停止する。
【０００６】
本発明による送信受器は、２台のＣＰＵで出力電圧・電流を監視しているので、送信器の出力の増大故障を誤り無く検知できる。仮に、１台のＣＰＵで監視させると、ＣＰＵ自体の処理が異常となった場合に、この異常を他のデバイスが検知できずに故障が潜在化し、この状態で電力増幅回路の出力が増大した場合に、この故障を検知できず、フェールアウトとなってしまう。
一方、送信受器内にメモリを搭載し、２台のＣＰＵは、電力増幅回路のディジタル化した電圧・電流のレベルデータの伝送時には、伝送周期毎に正論理・負論理とに変化させているので、例えば列車が非在線の状態で電圧・電流のレベルデータが殆ど変化しない状態における送信受器内のメモリの潜在的固渋故障を検知でくる。
また、２台のＣＰＵのうち少なくとも１台が暴走した場合、互いの通信手段によって正常なＣＰＵが相手側の異常を検知し、正常なＣＰＵがリレーの駆動を停止することで信号出力を停止する。
【０００７】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の一実施形態であり、鉄道用保安装置（ＡＴＣ装置）の地上側設備において、軌道（レール）に列車制御信号（ＡＴＣ信号）と列車検知信号（ＴＤ信号）を送信する機能を有する軌道回路用送受信器のブロック図を示す。
本送受信器は、上位装置からＩ／ＯＬＡＮと呼ばれるネットワークを介して電文を受信し、これをディジタル周波数変調（ＭＳＫ：ミニマム・シフト・キーイング）後にレールに送信する機能を有するものである。１１ａ，１１ｂはＣＰＵ（マイコン）（Ａ系），（Ｂ系）、１４ａ，１４ｂは周波数変調やディジタルフィルタ等の信号処理を専門に行うＤＳＰ（ディジタル・シグナル・プロセッサ）（Ａ系），（Ｂ系）、１３はネットワーク制御を行うＣＡＮ（コントロール・エリア・ネットワーク）、１２はＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂが互いに通信媒体として用いるＤＰＲＡＭ（デュアル・ポート・ＲＡＭ）、１５ａ，１５ｂ，１６ａ，１６ｂはアナログ信号とディジタル信号との変換を行うＤ／Ａ（ディジタル・アナログ・コンバーター）（Ａ系），（Ｂ系）及びＡ／Ｄ（アナログ・ディジタル・コンバーター）（Ａ系），（Ｂ系）、１７ａ，１７ｂは交番信号を整流するＦＳＡＮＤ（フェール・セーフ・アンド）・ＦＳＡＭＰ（フェール・セーフ・アンプ）、２０は整流された交番信号により駆動される切換リレー（ＣＯＲ）、１８，１９はＤ／Ａ１５ａ，１５ｂが出力した低電圧のアナログ信号を電力増幅するＰＷＭ変換部及びＰＷＭ信号から不要な信号成分を除去するＢＰＦ（バンド・パス・フィルタ）である。
また、本送受信器は、２重系（図示せず）で動作させ、動作系／待機系を切り換えて使用する。
【０００８】
以下、図１に従い説明する。
まず、図示されていない上位装置からＩ／ＯＬＡＮを介して動作系／待機系の認識を指示する電文が送られてくると、ＣＡＮ１３が受信制御し、１次局であるのＣＰＵ（Ａ系）１１ａに割り込みをかける。ＣＰＵ（Ａ系）１１ａは、電文を取得すると、ＤＰＲＡＭ１２を介して２次局であるＣＰＵ（Ｂ系）１１ｂに電文を伝達する。そして、ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂは、電文を解読し、例えば動作系と指示された場合は、互いに位相が９０度ずれているＡ系交番信号，Ｂ系交番信号を生成してＦＳＡＮＤ・ＦＳＡＭＰ１７ａ、１７ｂに出力し、ＣＯＲ２０を駆動する。このとき、ＣＯＲ２０の接点は、各ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂにＡ系接点入力，Ｂ系接点入力として入力され、ＣＯＲ２０の制御状態と接点状態の整合が取れていれば、ＴＤ波信号とＡＴＣ波信号をＰＷＭ１８、ＢＰＦ１９、ＣＯＲ２０を介して出力できる状態になる。一方、ＣＯＲ２０の制御状態と接点状態の整合が取れなければ、両ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂは、直ちにＡ系交番信号，Ｂ系交番信号を停止し、Ａ系ＰＷＭ停止信号，Ｂ系ＰＷＭ停止信号を出力し、ＰＷＭ停止信号を有効とする。
【０００９】
続いて、上位装置からＡＴＣ電文が送られてくると、前述の動作系／待機系認識指示時と同様な手順を経て、ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂが電文を解読する。そして、ここではＡＴＣ電文をＣＰＵ（Ｂ系）１１ｂの系統で処理することにしているので、ＣＰＵ（Ｂ系）１１ｂが規定された送信レベルデータとともにＡＴＣ電文をＤＳＰ（Ｂ系）１４ｂに伝達する。ＤＳＰ（Ｂ系）１４ｂでは、ディジタルデータであるＡＴＣ電文をディジタル信号処理によってＭＳＫ信号に変換し、Ｄ／Ａ（Ｂ系）１６ｂからＡＴＣ信号の情報を持つアナログ信号を指定のレベルで出力する。出力されたＡＴＣ信号はＰＷＭ変換部１８でＰＷＭ信号に変換後に電力増幅され、ＢＰＦ１９によって不要な信号成分（ＰＷＭのスイッチングノイズ）が除去され、既に先に駆動されているＣＯＲ２０を介して図示していない保安器に出力され、軌道に出力される。
このとき、送受信器から出力される信号が一定のレベル以下または以上となることは、正常な列車制御ができなくなることを意味するので、これを防ぐためにＢＰＦ１９の出力から電圧信号（ＶＦＢ）・電流信号（ＩＦＢ）をＡ／Ｄ（Ａ系）１６ａ，（Ｂ系）１６ｂ、ＤＳＰ（Ａ系）１４ａ，（Ｂ系）１４ｂを介してＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂにフィードバックさせ、両ＣＰＵで監視する。そして、電圧・電流のフィードバック信号のレベルが規定の範囲外になった場合は、送受信器の故障と判断し、交番信号を停止してＣＯＲ２０をオフさせるとともに、ＰＷＭ変換部１８に対してＰＷＭ停止信号を有効とし、軌道に対してＡＴＣ信号が出力されるのを防ぐ。
このとき、ＤＳＰ（Ａ系）１４ａ，（Ｂ系）１４ｂからＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂに対してレベルデータを伝送する場合、最初の制御周期では正論理で伝送し、次の制御周期では負論理で伝送し、以降はこれを繰り返す。これは、列車が非在線ではレベルデータは定常状態で安定しており、レベルデータは殆ど変化がなく、この状態でメモリ等の媒体に固渋故障が発生することを早期に検知するためである。例えば、あるレベルデータが正論理で３ＦＦＦｈとなっていた場合、最初の制御周期では３ＦＦＦｈ（正論理）で伝送し、次の制御周期ではＣ０００ｈ（負論理）で伝送する。この手法であれば、メモリデータは制御周期毎にビットが変化しているので、固渋故障を早期に検知できる。
【００１０】
次に、上位装置からＴＤ電文が送られてくると、上記ＡＴＣ電文受信と同一の手順により、ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂが電文を解読する。そして、ここではＴＤ電文をＣＰＵ（Ａ系）１１ａの系統で処理することにしているので、ＣＰＵ（Ａ系）１１ａがＴＤ電文をＤＳＰ（Ａ系）１４ａに伝達する。ＡＴＣ電文のときと同様にＭＳＫに変換されたＴＤ信号は、ＰＷＭ変換部１８、ＢＰＦ１９、ＣＯＲ２０を介して軌道に出力される。ＢＰＦ１９の出力のフィードバック信号をＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂで監視するのも、ＡＴＣ電文の場合と同一である。
また、ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂはＤＰＲＡＭ１２を介して互いに通番を更新しながら通信している。
【００１１】
さて、この状態でＰＷＭ変換部１８又はＢＰＦ１９に故障が発生したとする。このとき、ＢＰＦ１９の出力する電圧・電流フィードバック（ＶＦＢ・ＩＦＢ）信号が規定の範囲を越え、ＣＰＵ（Ａ系）１１ａ，（Ｂ系）１１ｂが検知してＣＯＲ２０をオフし、ＰＷＭ停止信号を有効とすることによって送受信器からの信号出力を停止することができ、システムとしてフェールセーフとなる。
次に、Ｄ／Ａ１５ａに故障が発生したとする。このとき、このＤ／Ａ（Ａ系）１５ａから出力されるＴＤ信号は異常となるが、ＣＰＵ（Ａ系）１１ａ，１１ｂに入力される電圧・電流フィードバック信号（ＶＦＢ・ＩＦＢ）が規定の範囲を越え、前記と同様に送受信器の信号出力を停止することができる。
次に、ＣＰＵ（Ｂ系）１１ｂに故障が発生したとする。このとき、ＤＰＲＡＭ１２に書き込まれる通番が更新されなくなり、かつ、ＦＳＡＮＤ１７ａに出力される交番信号が停止するので、ＣＯＲ２０がオフされる。このことは、正常に動作しているＣＰＵ（Ａ系）１１ａによって直ちに検知されるので、ＰＷＭ変換部１８への停止信号が有効となって送受信器の信号出力を停止することができる。
その他、送受信器を構成するあらゆるデバイスの故障が想定されるが、同様の手順を踏んで送受信器の信号出力を停止することができる。
【００１２】
【発明の効果】
以上説明したように、本発明によれば、送受信器内のあらゆるデバイスに故障が発生した場合でも、送受信器の信号出力を停止することができ、送受信器から誤った情報や危険なレベルを含んだ信号を出力しないため、フェールセーフな送受信器を構成することができる。
また、２台のＣＰＵで電力増幅回路の出力電圧・電流を監視しているので、送信器の出力の増大故障を誤り無く検知することができ、安全性の高いフェールセーフを得ることができる。
また、２台のＣＰＵは、電力増幅回路のディジタル化した電圧・電流のレベルデータの伝送時には、伝送周期毎に正論理・負論理とに変化させているので、送信器内に搭載したメモリ潜在的固渋故障を早期に検知することができる。
また、２台のＣＰＵのうち少なくとも１台が暴走した場合、互いの通信手段によって正常なＣＰＵが相手側の異常を検知することが可能であり、正常なＣＰＵがリレーの駆動を停止することで信号出力を停止するので、安全性の高いフェールセーフを得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるＡＴＣ装置の軌道回路用送受信器の構成図
【図２】従来のＡＴＣ装置の送受信器
【符号の説明】
１１ａ，１１ｂ…ＣＰＵ（マイコン）、１４ａ，１４ｂ…ＤＳＰ（ディジタル・シグナル・プロセッサ）、１３…ＣＡＮ（コントロール・エリア・ネットワーク）、１２…ＤＰＲＡＭ（デュアル・ポート・ＲＡＭ）、１５ａ，１５ｂ，１６ａ，１６ｂ…Ｄ／Ａ（ディジタル・アナログ・コンバーター），Ａ／Ｄ（アナログ・ディジタル・コンバーター）、１７ａ，１７ｂ…ＦＳＡＮＤ（フェール・セーフ・アンド），ＦＳＡＭＰ（フェール・セーフ・アンプ）、１８…ＰＷＭ変換部、１９…ＢＰＦ（バンド・パス・フィルタ）、２０…ＣＯＲ（切換リレー）

Claims

少なくとも２台のＣＰＵと、リレー回路と、電力増幅回路を有し、鉄道用保安信号（ＡＴＣ信号）及び列車検知信号（ＴＤ信号）を送受信する軌道回路用送受信器であって、前記ＣＰＵのうち少なくとも１台が前記ＡＴＣ信号及び前記ＴＤ信号の出力制御を行うとともに、前記電力増幅回路の出力電圧・出力電流のフィードバック信号を前記ＣＰＵに入力し、各ＣＰＵが各々電圧・電流のレベルを監視し、前記電力増幅回路の出力レベルが規定の範囲外になった場合は、前記送受信器の故障と判断し、前記ＡＴＣ信号及び前記ＴＤ信号の出力を停止させることを特徴とする軌道回路用送受信器。
請求項１において、前記送受信器にはメモリを搭載し、前記電力増幅回路の出力電圧・出力電流のフィードバック信号を前記ＣＰＵに入力する際、ディジタル化した前記電圧・電流のレベルデータを前記メモリを介して伝送し、該伝送時には前記レベルデータを伝送周期毎に正論理・負論理とに交互に変化させ、前記メモリの潜在的固渋故障を検知することを特徴とする軌道回路用送受信器。
請求項１において、前記２台のＣＰＵは、互いに通信手段を有し、毎通信時には互いに通番を更新し、相互の健全性を確認するとともに、通番が更新されない場合は異常と判断し、フェールセーフに前記ＡＴＣ信号及び前記ＴＤ信号の出力を停止することを特徴とする軌道回路用送受信器。
請求項１から請求項３のいずれかにおいて、前記少なくとも１台のＣＰＵが送信器内の故障を検知した場合は、前記ＡＴＣ信号及び前記ＴＤ信号の出力をフェールセーフに停止することを特徴とする軌道回路用送受信器。