CN1343359A - 磁阻随机存取存储器的写/读结构 - Google Patents
磁阻随机存取存储器的写/读结构 Download PDFInfo
- Publication number
- CN1343359A CN1343359A CN00804980A CN00804980A CN1343359A CN 1343359 A CN1343359 A CN 1343359A CN 00804980 A CN00804980 A CN 00804980A CN 00804980 A CN00804980 A CN 00804980A CN 1343359 A CN1343359 A CN 1343359A
- Authority
- CN
- China
- Prior art keywords
- resistance
- writing
- storage unit
- reading structure
- bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明涉及一种MRAM的写/读结构,其中在读取过程中采用了一些电阻桥,在该电阻桥内将具有已知磁化状态的存储单元同需测量的存储单元进行比较。
Description
本发明涉及一种经字线和位线进行寻址的MRAM(磁阻随机存取存储器或写/读存储器)的写/读结构,具有
-许多铁磁存储单元,这些存储单元布置在构成矩阵行列的、字线与位线的交叉点处,此外,所述存储单元分别由至少两个用隔离层隔开的铁磁层组成,且其垂直于层序列的电阻值总是大于所述字线或位线的电阻值,并取决于所述铁磁层的磁化状态。
众所周知,MRAM为非易失的写/读存储器,与其它类型的非易失存储器和诸如DRAM、FRAM(铁电RAM)、EEPROM(电可擦可编程ROM或只读存储器)、FLASH等易失的存储器相比,所述MRAM的突出之处在于如下优点,即具有数量级最大为100G比特/芯片的非常高的存储密度,而且工序结构简单,因此每比特具有较低的制造成本。
优选地,MRAM的单元区由布置成矩阵形的金属字线和位线、也即所谓的写入线和读取线组成,这些写入线和读取线在xy坐标系中沿x方向和y方向上下错开地布置,并且在它们之间的、字线与位线的交叉处设置有铁磁存储单元。这些铁磁存储单元由至少两个上下错开放置的、被磁隔离的铁磁层组成,这是通过装设在该铁磁层之间的隔离层来实现的。该隔离层可以是譬如由氧化铝(Al2O3)组成的隧道势垒,或是譬如由铜组成的非铁磁导层。
所述的铁磁层譬如由铁、钴、镍、坡莫合金(NiFe)等组成,其中还可以包含诸如铂等能促成细晶核状态的添加物。
所述的铁磁层的层厚可以为3~20nm,而置于其间的所述隔离层可以为1~3nm厚。
每个存储单元的铁磁层具有不同大小的切换场,因此可以利用构成印刷线路的字线和位线中所流经的开关电流来彼此独立地对所述的铁磁层进行反复磁化。在此,各个存储单元的电阻所具有的电阻值取决于构成该存储单元的铁磁层的相对磁化:如果两个铁磁层相互平行地磁化,则该存储单元的电阻值为R0,而当所述两个铁磁层为反平行磁化时,电阻值便为R0+ΔR(ΔR>0)。比值ΔR/R0约为0.1…0.2。该效应被称为磁阻效应。也可以为该铁磁存储单元采取磁阻存储单元的概念。
此时,对于所述铁磁层的两个电阻值、也即平行磁化的电阻值R0和反平行磁化的电阻值R0+ΔR,可以给其分配二进制存储器的数值“0”和“1”。
如果不考虑必须用所述的印刷线路来实现为此所需的切换场强,那么写入MRAM基本上是比较简单的。事实证明,比较困难的是把以电阻值形式存储于所述存储单元中的信息可靠而又尽可能简单地读出来,也就是说不需要那些势必增大存储单元面积和使制造过程变得复杂的选择晶体管。
为了不采用选择晶体管而能安全可靠地进行读出,已经作出了各种努力。在读取以单元面积为4F2(F=最小的结构尺寸)的高存储密度而布置的存储单元时,主要的问题在于:每个存储单元、也即需要测量其电阻值的每个电阻单元由许多并联的电流回路进行了“分流”,因此特别在较大的存储单元区内要想正确地确定电阻值便成为了问题。
为了克服该困难,迄今已知有如下两种用于MRAM的读取方法:
在第一种方法中,将所述的字线和位线相互电隔离开,而读电流只流经少量的、譬如10个串联的存储单元。然后,借助较复杂的电路从该读电流的变化中推断出相关存储单元的电阻值(对此参见D.D.Tang,P.K.Wang,V.S.Speriosu,S.Le,R.E.Fontana,S.Rishton,IEDM 95-997)。
在该方法中,必须要有写电流流经在相关存储单元处交叉的两个印刷线路(字线和位线)。所述串联的存储单元数目是通过随数量的增加而变得更小的相对总电阻变化和变得更困难的电流变化测量来限制的。相互串联的少量存储单元给该存储区的外围带来了较高的电路费用,而且还由此给读取电子装置带来了较大的面积需要。
第二种读取方法在于,除了所选定的存储单元处的字线外,将所有的字线和位线都置为“0”电位。所选字线处的电位不等于0,而所选位线和其它所有位线则利用用于测量电流的运算放大器被置为“虚拟”零电位(对此参见DE 197 40 942 A1)。
上述两种方法都有个缺点,即它们所基于的是确定单个存储单元的电阻绝对值,由此对如下方面提出了极高的技术要求,即必须在整个存储单元区上和在一个或多个半导体板上准确地、可再现地和均匀地调准所述的电阻值。同样还需注意的是,当ΔR/R0出现小的温度波动变化时也可能引起所述的电阻值发生变化,这将会使可靠地确定单个存储单元的磁化状态变得较为困难,并由此使其读出变得困难。另外,在所述的第二种方法中,有限的位线电阻将导致只有在所述位线的末端才满足所述的虚拟零电位条件,所以当位线较长时会造成起负面作用的寄生漏电流。
本发明的任务在于为MRAM创造一种写/读结构,该结构在构造简单的同时还能可靠地读取所述的存储单元区,而且不会对正确地、可再现地和均匀地调准单个存储单元电阻值提出不实际的高要求。
根据本发明,对于权利要求1的前序部分所述的写/读结构,该任务由如下方式来实现:
-所述的铁磁存储单元分别被连接在所述的字线之一和所述的位线之一之间,
-至少一个参考存储单元具有已知的磁化状态,而且
-借助电阻桥来确定每个存储单元与所述参考存储单元的电阻比。
因此在本发明的写/读结构中,不是象普通的现有技术一样通过对电阻值进行绝对测量来测定各个存储单元的磁化状态,而是利用一种构成“电阻网格”的存储单元区的特殊外部布线、并通过与已知磁化状态的存储单元进行比较来测定所述的磁化状态,也即铁磁层的平行或反平行磁化。在此,必须设定至少一个存储单元作为参考存储单元,其中也可以优选地使所述存储单元的整个列和/或整个行具有一种已知的磁化状态。对此,这种已知的磁化状态譬如是具有低电阻值R0的两个铁磁层的平行磁化,或者是具有电阻值R0+ΔR(ΔR>0)的所述两个电阻层的反平行磁化。该已知的磁化状态可以在本来的读过程之前写入。
所述的电阻比较是通过电阻桥、亦即半桥或全桥来实现的,且该电阻桥由上述的电阻网格的外部布线来产生。
在所述电阻桥的中间接头上产生一些电压,从该电压可以推断所述电阻桥中电阻的相对大小,并由此推断出在各个存储单元内所存储的信息,也即“0”(譬如平行磁化)或“1”(譬如反平行磁化)。
若所述电阻桥上的横向电压无穷小,则所述的电阻是一致的,并譬如均为值R0。但是,若所述的横向电压不等于0,则所考察的电阻具有一个不同于所述参考存储单元电阻的值,即譬如R0+ΔR。
在进行读取时,譬如在所述的参考存储单元上施加一个-V/2的电压,而随后在需读取的存储单元上施加电压+V/2。
所述各个存储单元的材料是相同的,正如上文所讲述过的一样:位于铁磁层之间的隔离层可以譬如由Al2O3或铜组成,其层厚为1~3nm,而所述的铁磁层本身则通常由具有相应添加物(譬如铂)的铁、钴、镍、坡莫合金构成,且层厚为3~20nm。
在本发明的一种优选扩展方案中规定,在所述的各个电阻桥中采用电流跟随器或放大器来进行所述的电阻比较,而且所述电流跟随器或放大器的输出电压与所述电阻网格中的字线数量m无关。由此可以采用较大的单元区,使得所述的存储单元区相对于读取电子装置的面积比也被提高。
本发明的一个重大优点在于,它可以不用选择晶体管而实现具有存储单元的大存储单元区,其中借助所述的电流跟随器可以使读取存储单元时所获得的测试信号与存储单元区的大小无关。
利用本发明所实现的其它优点可以综合如下:
-所述的读取电子装置构造比较简单,而且只有区别各电阻桥对称与不对称的任务。
-与现有技术相反,所述的测试信号完全与各电阻单元的绝对值无关;它只取决于施加给所述存储单元区的电压和各存储单元的磁阻效应ΔR/R0。
-在制造存储单元区的过程中降低了对精度、再现性和均匀性的技术要求,因为所述的读取只是基于存储单元区内彼此相邻的电阻的比较。与现有技术中通常确定电阻的绝对值相比,在本发明的写/读结构中整个测试信号被考虑用来区分所述的两种电阻状态,而不只是包含在测试量的较小变化之中。
-取决于温度的电阻变化对测试信号没有影响,因为它们在所述的桥电路中已被消除。
-无需选择晶体管就可读取较大的存储单元区,这在每比特的存储密度、处理简单性和成本方面意味较大的优点。
-由于对称性的原因,所述字线和位线的导线电阻至少部分地是不起作用的。
下面借助示出了实施例的附图来详细阐述本发明。其中:
图1示出了无选择晶体管的MRAM存储单元区的透视图,
图2示出了对应于图1的存储单元区的电路透视图,
图3示出了读取过程中的图2存储单元区,
图4示出了字线电压为-V/2或+V/2时的半桥电路,
图5示出了位线电压为-V/2或+V/2时的半桥电路,
图6~8示出了用于解释从桥上提取电压的桥式电路,
图9示出了用于解释怎样根据所述的电阻值来获得不同逻辑状态的桥式电路,
图10示出了本发明优选实施例的、具有电流跟随器的桥式电路,以及
图11和12示出了无电流跟随器(图11)与有电流跟随器(图12)的桥式电路之间的比较。
图1示出了无选择晶体管的MRAM存储单元区,它具有由铁磁存储单元1、字线WL和位线BL组成的所谓“4F2”存储单元。在此,所述的存储单元1位于字线WL和位线BL之间的交叉处,并总是由其中间设有隔离层4的铁磁层2、3组成。所述的隔离层4可以是譬如由氧化铝组成的隧道势垒,或者是譬如由铜组成的非铁磁导层。
所述的字线WL和位线BL沿y和x方向延伸,使得所述的存储单元1构成一个类似矩阵形的电阻网格。
单个存储单元1的电阻值取决于所述两个铁磁层2、3的磁化方向。在所述铁磁层2、3为相互平行磁化的情况下,所述的电阻较小且值为R0,而在所述电阻层2、3为反平行磁化的情况下,所述的电阻值大小为R0+ΔR,ΔR>0。
构成印刷线路的字线WL和位线BL譬如可由铝制成。铁磁层2、3的优选厚度譬如为3~20mm,而所述隔离层4的厚度譬如为1~3mm。
通过在某一字线WL和某一位线BL上施加相应的电压,该字线WL和位线BL的交叉点处的存储单元的铁磁层被平行或反平行磁化。
于是,譬如可以把具有低电阻值的平行磁化指定为逻辑“0”,而具有高电阻值的反平行磁化则对应于逻辑“1”。
图2示出了类似于图1的存储单元区的电路图,其中,此处给m个字线WL施加电压U1、U2、…、Um,以及给n个位线施加电压U1’、U2’、…、Un’。各个存储单元是用电阻R11、R21、…、R12、R22、…Rik、…、Rmn来表示的。从图2可以看出各个存储单元是怎样构成一个电阻网格的,其中,单个电阻Rik的电阻值取决于其磁化状态(具有低电阻值的平行磁化和具有高电阻值的反平行磁化)。
现在给两个任意的字线WL施加一个-V/2或+V/2的电压,使得Ui=-V/2以及Uk=+V/2。在其余的字线WL上施加“0”电位。当i=1和k=2时该情形如图3所示。
通过并联连接,每个位线BL中处于“0”电位的电阻R31、R41、…、R32、R42、…、R3k、R4n、…、Rmn形成了一些半桥,如图4所示,其中此处的电阻R1’表示所述相互并联的电阻R31、R41、…、Rm1的电阻。相应地也适用于电阻R2’和R3’。
在此,所述的电压U1’、U2’、U3’、…、Ui’(i=1,2,…,n)取决于每个半桥内的两个电阻之比:如果譬如R11=R21,则U1’=0。若U1’<0,则R11<R21。相反,当U1’>0时则可得出R11>R21。
对于电压降为U1’、…Ui’的横向电阻Ri’,下式成立:
R0/(m-2)≤Ri′≤(R0+ΔR)/(m-2) (1)
当所有电阻R3i、R4i、…、Rmi表现为铁磁层的平行磁化时,将会出现所述的下限R0/(m-2),而当所有这些电阻被反平行磁化时,则会出现所述的上限(R0+ΔR)/(m-2)。
为了替代给两个字线WL施加电压-V/2或+V/2,也可以给两个位线BL施加该电压。该情形如图5所示,其中此处的电压U1、U2、…、Ui(i=1,2,…,m)给出了关于电阻比Rik/Rik+1(i=1,2,…,m,k-1…n)的信息。
利用这种方式可以相互比较任意的行或列。
在对这种MRAM进行写入的过程中,同时提供一个合适大小的电流流过各字线WL和位线BL。由此,位于该字线和位线的交叉处的存储单元可以将其铁磁层2、3转变成对应于逻辑“0”或“1”的平行或反平行磁化状态。
此时,接下来进行读取的前提条件是,一个字线、譬如电压为U1的第一字线的所有存储单元譬如被转变成一个已知的磁化状态,也即铁磁层2、3譬如被转变成平行的磁化,但无需知道相应的电阻值R0。
在读取时,给两个字线、譬如给图2~4所示的电压为U1和U2的第一和第二字线施加所述的电位-V/2和+V/2。电压源的中间接点也位于0电位,就如同被低欧姆地相互连接的其余字线WL3~WLm一样。由此产生的半桥的横向电阻Ri’是由连接在每个位线BL上的电阻R3i~Rmi(i=1,2,…n)通过并联后构成的。该电阻Ri’位于上文表达式(1)所给出的间隔之内,且其上的电压降为Ui’(i=1,2,…,n),而此电压降可以比较所述的电阻R2i和R1i,如图6~8所示。
图6~8示出了图4中最上边那个半桥例子的桥电压Ui’(i=1,…,n)。流经电阻R1’的电流I(参见图6)是通过由两个电压U1和U2彼此独立地产生的电流I1(参见图7)和I2(参见图8)进行叠加而得出的,其中另一电压源用一个短路桥来代替(参见图7和8)。该电流I在所述电阻R1’两端产生一个电压U1’,该电压可以对比地表达关于所述电阻R11和R21的电阻值情况。
电流I1、I2和I由下式详细给出: 于是由此可得出电压U1’:
对于电压U1’,可以根据电阻R11和R21或所述铁磁层2、3的磁化电阻而得出如下值:
当譬如借助所述位线BL上的比较器为所述两个第一字线确定完电阻值之后,可以依次重复其它字线对、也即譬如字线WL1和WL2、WL1和WL4、…、WL1和WLm的过程,直到所述矩阵内的所有电阻磁化状态被测完。
在此,所述的电压Ui’一般地适用于下式: 利用上面讲述的关系式(1)可由此得出:
作为实施例,对于具有1000个位线BL(n=1000)和100个字线WL(m=100)的、且磁阻效应为ΔR/R0=0.2以及电压源均为1V的存储单元区,可以得出:
对于第i个半桥中电阻相同的情况,Ui’=0,而当第i个半桥中的电阻不相同时,则Ui’<0,其中1.67mV≤|Ui’|≤2.00mV,而且与电阻值R0无关。
在该情形下,若R0=100kΩ,则所述电流源的负荷为1000×10μA=10mA,如果R0=1MΩ,则所述负荷为1000×1mA=1mA。
图9示出了如下一种情况,其中对于所述第一字线WL1的所有存储单元,写入了具有低电阻值R0的铁磁层2、3的平行磁化状态。从所述桥电压Ui’=0的无穷小值中可以得出,该半桥的其它电阻也为值R0。但是,如果该值为负,则这些电阻具有较高的值R0+ΔR。于是存在如下状态:U1′=0==>R21=R0
<0==>R21=R0+ΔRU2′=0==>R22=R0
<0==>R22=R0+ΔR
(10)U3′=0==>R23=R0
<0==>R23=R0+ΔRUj′=0==>R2i=R0 (i=1…n)
<0 ==>R2i=R0+ΔR
在上述实施例中,为了区别小电阻值(平行磁化)和大电阻值(反平行磁化)而引入了所述的横向电压。在此,当存储单元区具有大数量m的字线或n的位线时,所述的信号便近似地与m(或n)成比例地变小。为了避免该缺点,在所述各个电阻桥中采用电流跟随器来进行电阻比较,且该电流跟随器的输出电压与电阻网格中的字线数量m(或位线数量n)无关。
这另外还带来了一个优点,就是可以采用较大的存储单元区,由此提高了存储单元区相对于读取电子装置的面积比。
图10示出了一个实施例,其中在各个电阻桥的输出端装设了所述的电流跟随器5。
利用该电流跟随器可克服如下缺点,即当字线数量m非常大时所述的电压Ui’将趋向于0。这种关系在下面可以借助图11来进行解释。
根据等式(5)首先有:
利用R11=R0和R21=R0+ΔR可以得出:
然后利用R0/(m-2)≤|R1’|≤(R0+ΔR)/(m-2)得出:
从而得出;
当m→∞时|U1’|→0 (14)
作为实施例,利用m=100个字线、ΔR/R0=0.2以及U=2V得到:
对于第i个半桥中电阻相同的情况,Ui’=0,以及
在第i个半桥中的电阻不相同的情况下,Ui’<0,其中1.67mV≤|U1’|≤2.0mV。
图12示出了通过采用电流跟随器5所实现的相对优点:
首先,各电流适用于下式:
利用R11=R0、R21=R0+ΔR得出:
利用Uia’=-Rf·I得出:
从等式(17)可以看出,所述的输出电压U1a’与m无关,并由此与字线的数量无关。
对于ΔR/R0=0.2、U=2V以及Rf=R0(Rf为电流跟随器5的电阻值)的具体实施例可以得到:
对于第i个半桥中电阻相同的情况,U1a’=0,以及
当第i个半桥中的电阻不相同时,则U1a’=0.2/1.2V=0.166V,且与m无关。
Claims (11)
1.经字线(WL)和位线(BL)进行寻址的MRAM的写/读结构,具有
-许多铁磁存储单元(1),这些存储单元布置在构成矩阵行列的、字线与位线的交叉点处,此外,所述存储单元分别由两个用隔离层(4)隔开的铁磁层(2,3)组成,且其垂直于层序列的电阻值总是大于所述字线(WL)或位线(BL)的电阻值,并取决于所述铁磁层(2,3)的磁化状态,其特征在于:
-所述的铁磁存储单元分别被连接在所述的字线之一和所述的位线之一之间,
-至少一个参考存储单元具有已知的磁化状态,而且
-借助电阻桥来确定每个存储单元(1)与所述参考存储单元的电阻比。
2.如权利要求1所述的写/读结构,其特征在于:
一行和/或一列的所述存储单元(1)为参考存储单元。
3.如权利要求1所述的写/读结构,其特征在于:
所述的电阻桥为半桥或全桥。
4.如权利要求1~3之一所述的写/读结构,其特征在于:
可以给所述参考存储单元和另一存储单元施加电压-V/2和+V/2。
5.如权利要求1~4之一所述的写/读结构,其特征在于:
所述隔离层为一种势垒层,或为一种由非铁电材料组成的导层。
6.如权利要求5所述的写/读结构,其特征在于:
所述的势垒层由Al2O3组成。
7.如权利要求5所述的写/读结构,其特征在于:
所述的隔离层由铜组成。
8.如权利要求1~7之一所述的写/读结构,其特征在于:
所述的隔离层具有的层厚为1~3nm。
9.如权利要求1~8之一所述的写/读结构,其特征在于:
所述的铁磁层(2,3)具有的层厚为3~20nm。
10.如权利要求1~9之一所述的写/读结构,其特征在于:
所述的电阻桥装设有电流跟随器(5)。
11.如权利要求10所述的写/读结构,其特征在于:
每行或每列装设有一个电流跟随器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19900979.1 | 1999-01-13 | ||
DE19900979 | 1999-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1343359A true CN1343359A (zh) | 2002-04-03 |
CN1145168C CN1145168C (zh) | 2004-04-07 |
Family
ID=7894105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008049807A Expired - Fee Related CN1145168C (zh) | 1999-01-13 | 2000-01-03 | 磁阻随机存取存储器的写/读结构 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6424562B1 (zh) |
EP (1) | EP1141960B1 (zh) |
JP (1) | JP3773031B2 (zh) |
KR (1) | KR100450466B1 (zh) |
CN (1) | CN1145168C (zh) |
DE (1) | DE50000262D1 (zh) |
TW (1) | TW462050B (zh) |
WO (1) | WO2000042614A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100334652C (zh) * | 2002-08-09 | 2007-08-29 | 三菱电机株式会社 | 具有伪存储单元的静态半导体存储装置 |
CN100440372C (zh) * | 2002-05-29 | 2008-12-03 | 三星电子株式会社 | 磁阻随机存取存储器及其制造方法 |
CN100470665C (zh) * | 2002-06-28 | 2009-03-18 | 飞思卡尔半导体公司 | 写入切换存储器的方法 |
CN1624803B (zh) * | 2003-12-05 | 2010-12-15 | 瑞萨电子株式会社 | 半导体集成电路装置 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007290A (ja) * | 1999-06-24 | 2001-01-12 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法、および、通信方法 |
DE19942447C2 (de) | 1999-09-06 | 2003-06-05 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Betrieb |
DE10037976C2 (de) * | 2000-08-03 | 2003-01-30 | Infineon Technologies Ag | Anordnung zum verlustarmen Schreiben eines MRAMs |
DE10041378C1 (de) * | 2000-08-23 | 2002-05-16 | Infineon Technologies Ag | MRAM-Anordnung |
DE10043440C2 (de) | 2000-09-04 | 2002-08-29 | Infineon Technologies Ag | Magnetoresistiver Speicher und Verfahren zu seinem Auslesen |
US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
US6418046B1 (en) * | 2001-01-30 | 2002-07-09 | Motorola, Inc. | MRAM architecture and system |
US6515896B1 (en) * | 2001-07-24 | 2003-02-04 | Hewlett-Packard Company | Memory device with short read time |
JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
US6839269B2 (en) | 2001-12-28 | 2005-01-04 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US6512689B1 (en) * | 2002-01-18 | 2003-01-28 | Motorola, Inc. | MRAM without isolation devices |
KR100464536B1 (ko) * | 2002-03-22 | 2005-01-03 | 주식회사 하이닉스반도체 | 자기 저항 램 |
US6754097B2 (en) * | 2002-09-03 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Read operations on multi-bit memory cells in resistive cross point arrays |
US6711053B1 (en) * | 2003-01-29 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Scaleable high performance magnetic random access memory cell and array |
US7606993B2 (en) * | 2003-06-10 | 2009-10-20 | Tdk Corporation | Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory |
US6865108B2 (en) * | 2003-07-07 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Memory cell strings in a resistive cross point memory cell array |
US6836422B1 (en) | 2003-07-07 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | System and method for reading a memory cell |
JP4388008B2 (ja) | 2004-11-30 | 2009-12-24 | 株式会社東芝 | 半導体記憶装置 |
US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
JP6824504B2 (ja) | 2015-03-06 | 2021-02-03 | 株式会社BlueSpin | 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置 |
JP2016194964A (ja) | 2015-04-01 | 2016-11-17 | 株式会社BlueSpin | 磁気メモリ及びその動作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2071501A5 (zh) * | 1969-12-31 | 1971-09-17 | Dondoux Jacques | |
US3863231A (en) * | 1973-07-23 | 1975-01-28 | Nat Res Dev | Read only memory with annular fuse links |
US5541868A (en) * | 1995-02-21 | 1996-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Annular GMR-based memory element |
US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
-
2000
- 2000-01-03 EP EP00904823A patent/EP1141960B1/de not_active Expired - Lifetime
- 2000-01-03 WO PCT/DE2000/000026 patent/WO2000042614A1/de active IP Right Grant
- 2000-01-03 KR KR10-2001-7008881A patent/KR100450466B1/ko not_active IP Right Cessation
- 2000-01-03 CN CNB008049807A patent/CN1145168C/zh not_active Expired - Fee Related
- 2000-01-03 DE DE50000262T patent/DE50000262D1/de not_active Expired - Fee Related
- 2000-01-03 JP JP2000594120A patent/JP3773031B2/ja not_active Expired - Fee Related
- 2000-01-11 TW TW089100326A patent/TW462050B/zh not_active IP Right Cessation
-
2001
- 2001-07-13 US US09/905,830 patent/US6424562B1/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100440372C (zh) * | 2002-05-29 | 2008-12-03 | 三星电子株式会社 | 磁阻随机存取存储器及其制造方法 |
CN100470665C (zh) * | 2002-06-28 | 2009-03-18 | 飞思卡尔半导体公司 | 写入切换存储器的方法 |
CN100334652C (zh) * | 2002-08-09 | 2007-08-29 | 三菱电机株式会社 | 具有伪存储单元的静态半导体存储装置 |
CN1624803B (zh) * | 2003-12-05 | 2010-12-15 | 瑞萨电子株式会社 | 半导体集成电路装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1141960A1 (de) | 2001-10-10 |
CN1145168C (zh) | 2004-04-07 |
WO2000042614A1 (de) | 2000-07-20 |
TW462050B (en) | 2001-11-01 |
DE50000262D1 (de) | 2002-08-08 |
US6424562B1 (en) | 2002-07-23 |
EP1141960B1 (de) | 2002-07-03 |
KR20010108096A (ko) | 2001-12-07 |
US20020034096A1 (en) | 2002-03-21 |
KR100450466B1 (ko) | 2004-09-30 |
JP2002535798A (ja) | 2002-10-22 |
JP3773031B2 (ja) | 2006-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1145168C (zh) | 磁阻随机存取存储器的写/读结构 | |
US11398256B2 (en) | Local bit lines and methods of selecting the same to access memory elements in cross-point arrays | |
US8477525B2 (en) | Nonvolatile semiconductor memory and manufacturing method of nonvolatile semiconductor memory | |
CN100552821C (zh) | 非易失存储器阵列和集成电路 | |
US7830693B2 (en) | NAND based resistive sense memory cell architecture | |
CN102479542B (zh) | 具有多层单元(mlc)数据存储能力的磁性存储单元 | |
JP6195927B2 (ja) | 抵抗性メモリデバイス | |
US8213259B2 (en) | Non-volatile memory cell with resistive sense element block erase and uni-directional write | |
WO2016160578A1 (en) | Implementation of a one time programmable memory using a mram stack design | |
CN1759482A (zh) | 相变存储装置 | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
TW200303028A (en) | Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects | |
US20110149639A1 (en) | Non-Volatile Memory Cell with Multiple Resistive Sense Elements Sharing a Common Switching Device | |
US8780619B2 (en) | Magnetic memory element with multi-domain storage layer | |
CN1414559A (zh) | 其存储单元具有串联的磁隧道结和隧道结的存储器件 | |
CN1945740A (zh) | 利用磁致电阻效应的相变存储器及其制造和操作方法 | |
CN1757076A (zh) | 具有电隔离的读写电路的mram结构 | |
CN1605106A (zh) | 区段写入线结构 | |
US7688623B2 (en) | Magnetic memory cell and magnetic memory device | |
CN111584539B (zh) | 磁阻式存储器结构 | |
KR20120046247A (ko) | 저항 감지 엘리먼트 블록 소거 및 단방향 기록을 갖는 비휘발성 메모리 어레이 | |
DE102021116030A1 (de) | Verbesserter mram-kreuzpunktspeicher mit vertikaler ausrichtung von umgekehrten mram-elementen | |
US20200168263A1 (en) | Semiconductor memory device | |
JP2024038840A (ja) | メモリデバイスのフォーミング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040407 Termination date: 20100203 |