CN1605106A - 区段写入线结构 - Google Patents

区段写入线结构 Download PDF

Info

Publication number
CN1605106A
CN1605106A CNA028249437A CN02824943A CN1605106A CN 1605106 A CN1605106 A CN 1605106A CN A028249437 A CNA028249437 A CN A028249437A CN 02824943 A CN02824943 A CN 02824943A CN 1605106 A CN1605106 A CN 1605106A
Authority
CN
China
Prior art keywords
word line
marm
storage device
mram
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028249437A
Other languages
English (en)
Inventor
C·安德特
S·拉默斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1605106A publication Critical patent/CN1605106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1659Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明系呈现一新颖的写入线区段结构,以写入磁阻式(magnetoresistive)随机存取存储器(MRAM)。仅有在一被选择之区段中的存储单元会得到藉由一写入线电流所产生的一高硬轴磁场(high hard axis field),而不被选择之区段中的存储单元则不会接收到此硬轴磁场。此系可避免在特别敏感的存储单元中所不想要的状态改变。

Description

区段写入线结构
发明所属之技术领域
本发明系一般而言相关于半导体存储装置,尤其系相关于用于磁阻式(magnetoresistive)随机存取存储器(random access memory)(MRAM)储存单元之写入线结构。
发明背景
半导体装置系被用于广泛变化之电性的以及电子的应用中之集成电路,例如,计算机、行动电话、无线电以及电视,而一种特别型式的半导体装置是一半导体储存装置,例如,随机存取存储器(RAM)以及闪存。这些半导体储存装置乃是利用电荷来储存信息。
半导体存储装置最近的发展系牵涉到自旋电子(spinelectronics),其系结合了传统的半导体科技以及磁学。相较于使用一电荷来代表一二进元的“1”或“0”,在此则使用一电子的自旋以做为代表。一如此之自旋电子装置的例子是,一磁阻式随机存取存储器(MRAM)储存装置,其系包括彼此位于不同金属层且垂直放置的导线,而交叉的地方已知为交叉点(cross point),在垂直之导线之间里系为一磁性堆叠,该磁性堆叠系置于该交叉点并被夹在该等导线之间。
一流经该等导线其中之一的电流系包括围绕着该导线的一磁场,而该诱导产生的磁场系会排列(或定位)磁性堆叠中磁性双极的排列(或方位),右手定则是决定由流经一垂直方向之电流所诱导出之磁场之方向的方法,而该右手定对熟习此技艺之人而言,系为相当已知。
而一流经其它导线的不同电流则会诱导出另一磁场,并且,可以重新排列在该磁性堆叠中磁场的双极。其中,二进元信息,以“0”或“1”做为代表,则是被储存为在该磁性堆叠中磁性双极的不同排列,而一流经该等导线其中之一且具有足够强度的电流系不足以破坏耦接至该磁性堆叠的内容,然而,系需要流经两导线的电流,以选择性地程序化一特定的磁性堆叠。
在该磁性堆叠中磁性双极的排列系会改变该磁性堆叠的电阻,举例而言,若一二进元“0”乃被储存在该磁性堆叠之中时,则该磁性堆叠的电阻将会不同于一二进元“1”若被储存在此相同磁性堆叠时的电阻。该磁性堆叠被侦测到且用以决定储存在其中之逻辑值的是其电阻。
然而,由于制程的改变,不同的磁性堆叠需要不同强度的磁场以重新排列该磁性双极。举例而言,一磁性堆叠可能需要一较另一磁性堆叠为强的磁场,以重新排列其磁性双极。为了确保任何磁性堆叠皆可被重新排列,因此足够强度之磁场系更常被使用。然而,若该等磁场太大时,则过度敏感的磁性堆叠可能会在无意间被重新排列,而造成对资料的非故意破坏。
由于MRAM系以不同于传统半导体存储装置的方式操作,因此其系具有设计以及制造上的困难,所以,即有能最小化对未选择之磁性堆叠之磁性双极的错误重新排列之可能性的一写入线结构需求。
发明内容
根据本发明一方面的构想,本发明系提供一MRAM储存装置,其系以一区段写入线结构为特色,其包括复数MRAM存储单元,其系被配置为数区段,一第一主要字线,其系可利用地址位而被译码出来,以选择一单一局部字线,一第二主要字线,其系可利用地址位而被译码出来,以选择该单一局部字线,一返回线(return line),其系耦接至该局部字线,其中该局部字线系被耦接至该等MRAM存储单元的一区段,并且,该第一以及该第二主要字线系会提供一所需强度之电流,以排列该等MRAM存储单元,而且,该返回线系被用以减弱用于排列该等MRAM存储单元的该硬轴电流。
本发明系提供数优点。举例而言,使用本发明的一较佳实施例系藉由消除任何未被选择之磁性堆叠经历(被暴露至)该硬轴磁场的可能,而使得所选择之磁性堆叠的重新排列可以具有降低之不慎重新排列一未被选择之磁性堆叠的可能性。而且,本发明亦由于该写入电流所遭遇之寄生写入电流的量的减少,而提供可沿着该写入线之一几乎不变的写入电流,一不变写入电流系会增加一重新排列操作之发生的必然性,该不变之写入电流亦使得一降低之写入边缘(margin)成为可能,以帮助确保未被选择之单元不会于无意间被重新排列。
另外,由于本发明系消除了任何未被选择之磁性堆叠被暴露至该硬轴磁场的可能性,因此系可以使用一较高的硬轴磁场,以确保该磁性堆叠之重新排列具有一较低的软轴磁场,而进一步降低由于暴露至该软轴磁场所造成之重新排列一未被选择之磁性堆叠的可能性。
再者,复数写入电流则使得电流源的尺寸可以降低,而使得它们更容易被放置在该MRAM存储数组的布局之中。
简单图式说明
上述本发明之特征将藉由对下列与所附图式相关之叙述的考虑而有更清楚的了解,其中:
第1图:其系举例说明已知具有配置于一数组中之磁性堆叠的MRAM储存装置的透视图;
第2图:其系举例说明用以储存一MRAM储存装置之一单一磁性堆叠中的一值的电流;
第3图:其系举例说明一显示一MRAM储存装置之一单一磁性堆叠之转换特征的一理想图式的理想化星状图;
第4图:其系举例说明显示一MRAM存储数组之一组磁性堆叠的转换特征的一对实际星状图;
第5图:其系举例说明已知用于重新排列MRAM存储数组中所选择之磁性堆叠的写入线区段结构;
第6图其系举例说明根据本发明之一较佳实施例,用于重新排列一MRAM存储数组中所选择之磁性堆叠的一写入线区段结构;以及
第7图:其系举例说明根据本发明之一较佳实施例,用于重新排列一MRAM存储数组中所选择之磁性堆叠的一区段写入线结构的布局图。
实施方式
各式实施例的制造组合以及使用系于接下来有详细的讨论,然而,应该要了解的是,本发明系提供许多可在广泛变化之特定上下文中被具体实施的可应用且具发明性的概念,而所讨论之特殊实施例系仅作为举例说明制造以及使用本发明的特殊方法,并不会因此而限制本发明的范围。
第1图系举例说明具有配置于一数组中之磁性堆叠的已知MRAM储存装置100的一透视图。该装置100系具有以一第一方向以及一第二方向行进且由一导电材质,例如,铝或铜,所构成之导线110以及120,一磁性堆叠115系加以形成而覆盖于该导线110之上。
典型地,该磁性堆叠系包括一第一磁性层125、一介电层130、以及一第二磁性层135,该等磁性层125以及135系可由如锰铂(PtMn)、铁钴(CoFe)、钌(Ru)、铝(Al2)、臭氧(O3)、以及铁镍(NiFe)之材质所制成,而该介电层130则可由氧化铝所制成。该第一磁性层125系经常代表一硬磁性层(或硬层),而该第二磁性层则通常代表一软磁性层(或软层),该软磁性层系有时代表易磁性层(easy magneticlayer)。
与该等导线110形成于不同金属层中、且行进于与该等导线110不同之方向(如,垂直)的导线120系加以形成而覆盖该等磁性堆叠115。该等导线110以及120系作用为该储存装置100之字线以及位线,而该磁性堆叠115的顺序系可以加以颠倒,例如,该硬层125可以在上层,而该软层135则可以位在该磁性堆叠115的下层,相似地,该等字线110以及该等位线120亦可以在该磁性堆叠115之上或之下。
请参阅第2图,其系为举例说明用于储存在一MRAM储存装置200之一单一磁性堆叠115中之一值的电流。在该MRAM装置200之中,信息系储存于该等磁性堆叠115的该软磁性层135之中,并且,为了储存信息,系需要一磁场,此磁场则是藉由通过该导线110以及120的字线以及位线电流所加以提供,而该软磁性层135之磁性双极的排列,则是系藉由流经该等导线110以及120的电流所诱导出之磁场而重新排列。
相关于该硬磁性层125之磁性双极之排列的该软磁性层135之磁性双极之排列系会决定该磁性堆叠115的电阻,而其系用于决定一二进元“0”或“1”逻辑状态。当该两层之磁性双极被排列时,该磁性堆叠115之电阻系会比其磁性双极未受到排列时为低。
该软磁性层135之磁性双极的排列系可以藉由在该字线或该位线中或两者中的电流所诱导出之磁场而加以重新排列,而当该字线或该位线、或是该字线以及该位线之结合的磁场超过一临界值时,该软磁性层135之磁性双极可以被重新排列,该磁性双极之特殊排列系藉由该电流之极性而加以决定,需要注意的是,该硬磁性层125之磁性双极的排列乃于制造期间即已被设定,并且,系无法藉由在该字线或位线、或两者中之诱导磁场而加以改变。
请参阅第3图,其系为显示一磁性堆叠之理想化转换特征的一星状曲线300的X-Y图式。该图式的X轴系表示在该位线上的磁场强度,而Y轴则表示在该字线上的磁场强度,而该星状曲线其本身则表示该示范性软磁性层可以被重新排列时,在其上的磁场程度,换言之,当在该字线、该位线、或两者上之磁场强度大于该星状曲线300之强度时,该软磁性层135的磁性双极可以被排列。
该星状曲线300系显示出,单独在该位线或该字线上的一非常大的磁场系不足以排列该软磁性层的磁性双极,或者,二者择一地,在该位线以及该字线两者上较小磁场的结合也可排列该软磁性层的磁性双极。该星状曲线300系可以被表示为一数学关系式:HWL 2+3+HBL 2 /3=HK 2/3,其中HK系表示顽性(coercivity)。
一向量320,HWL以及HBL相对而言较小值的一结合,系可以超过该星状曲线300所显示之临界磁场强度,并因此而能够排列该软磁性层的磁性双极。
然而,不幸地,要一可实行之MRAM磁性堆叠表现出第3图所显示的理想行为模式是非常不可能的,另外,由于在制造程序中的变动,例如,不同单元之形状以及尺寸的不同,不同层的粗糙度,材质的电改变等,在相同MRAM存储数组或次数组范围内的不同磁性堆叠的行为模式是很有可能相当不同的。
现在,请参阅第4图,其系为显示在一单一MRAM存储数组的一单一存储数组范围内,一群磁性堆叠5之一平均转换特征的一对实际星状曲线400的X-Y图式。该等实际星状曲线400系显露出与在第3图中所显示之理想星状曲线相当大的不同。正如先前所讨论,该等星状曲线的不规则形状系由于,举例而言,制造以及材质的变化所造成,而该等曲线系实际上为在一单一存储数组中不同磁性堆叠的转换特征的叠加而非两不同单元的星状曲线。
一第一星状曲线400系显示两所施加之磁场间的磁场强度关系,而在其之下,任何磁性堆叠中都没有磁性双极可以被排列,换言之,若该磁场的强度系由于来自位线、字线或两者结合之电流而落在该第一星状曲线400之范围内时,则在该MRAM存储数组中,没有任何其所施加之磁性堆叠可以被排列。一第二星状曲线420系显示两所施加之磁场间的另一磁场强度关系,而在其之上,在任何磁性堆叠中之所有磁性双极皆可以被排列,换言之,若该磁场的强度系由于来自位线、字线或两者结合之电流而落在该第二星状曲线420的范围之外时,则在该MRAM存储数组中,所有其所施加之磁性堆叠皆可以被排列。
对于具有落在该第一星状曲线400以及该第二星状曲线420之间区域之强度的磁场而言,则在一些其所知施加的磁性堆叠中,磁性双极可以被排列,而在一些中则无法被排列。而可以被排列的该等磁性堆叠系较该些无法被排列者更为敏感,在该两星状曲线间的区域中操作系会造成不确定性,并且,亦会造成某些磁性堆叠不镇受到排列,而其它被期待发生排列的堆叠没有被排列。
一第一向量430以及一第二向量440系示范性显示在该位线以及该字线上相对而言较小之磁场的有效结合,而其系可以利用所选择之磁性堆叠的确定排列结果而加以结合。需要注意的是,以向量430作为举例,磁场的微量变化,该向量430即可能在该两星状曲线间的区域里面结束,并且,确定的磁性排列就不再有可能。
由于该MRAM储存装置的一标准数组结构,已知为一交叉点数组结构(如第1图所示),所有与所选择之磁性堆叠的共享相同字线(以及位线)的磁性堆叠,其将会接收到原本要给予该所选择磁性堆叠之相同HWL(以及HBL),以致于在该磁场中一微小变化即可以将结合的磁场推出该第一星状曲线410之外,若是这些磁性堆叠中的一或多个系为特别敏感时,则在该等磁性堆叠中的该软磁性层系可能会于无意间被排列。
该MRAM储存装置的另一标准数组结构系为晶体管数组结构(未显示),其中,每一磁性堆叠系具有一n型晶体管,其系用于选择性地隔离磁性堆叠彼此间的读取电流。而在一读取操作期间,一读取字线系被活化,并会沿着该字线列依次地致能每一存储单元的该n型晶体管,因此,仅有一沿着一位线的存储单元会在一给定的时间内被活化。晶体管数组结构系完全适合于本发明。晶体管数组结构对熟习此技艺之人而言,系为已知。
对无意间排列敏感磁性堆叠之问题的一可能解决方法,其系牵涉到各式写入线的区段。无论是该位线或是该字线皆可以被区段化(segmented),但较常的是该字线被区段化。字线的区段化则是牵涉到将一字线分割为连接为一整体位线的复数局部字线(localwordlines),而所需的局部字线则接着经由一选择线而加以选择,而该选择线系为致能可完成该整体字线以及该所需局部字线间之一电性连接的一晶体管者,而未被选择的局部字线则藉由类似的晶体管而与该整体字线非电性耦接(uncoupled)。
现在,请参阅第5图,其系为举例说明用于降低在未选择之磁性堆叠上的字线电流的已知写入线区段结构的部分的一示意图500。该示意图500系显示一MRAM存储数组的一小部分,其中两行系显示三列的磁性堆叠,而每一所具有之额外列的磁性堆叠并未显示。所显示之该两行的每一系代表一区段,一整体字线510系横跨该MRAM存储数组的整个宽度,该示意图500系显示两额外的整体字线520以及530。
耦接至该整体字线510的系为一局部字线515,该局部字线515系实际上在其一端被连接至该整体字线510,而同时其另一端则是经由晶体管550以及560而被耦接至其它的局部字线525以及535,该等晶体管550以及560系会藉由一选择线540而被开启以及关闭,并因而电连接或切断该局部字线515与该等其它的局部字线525以及535的连接。
当有需要写入至一特别区段时,一适当值的字线写入电流(IWL)则会被放置于该整体字线510之上。在一实施例中,相较于自该整体字线510的一端获得所有的IWL,系可以取代以一半的适当值(IWL/2)获得自该整体字线510的每一端。一电压系施加至该选择线540,以将该局部字线515电连接至该等其它局部字线525以及535,该电连接因此完成。接着,适当值的电流(IBL)系被施加至该等位线。
所施加的电流,包括在该磁性堆叠上适当强度的磁场,系流经该整体字线510而到达该局部字线515,而与在该等位线上之电流所诱导之磁场一起,所结合的磁场系会于所选择之局部字线中排列该磁性堆叠的软磁性层。字线电流系会连续的通过该等晶体管550以及560,离开该等其它局部字线525以及535,然后离开该等其它整体字线520以及530,而在此,它们可以被减弱。流经该等字线的完整电流系于第5图中显示为蜿蜒通过该示意图500的一弯曲的线570。
然而,显示于第5图中的该写入线结构仍具有一缺点,亦即,仍然有其它磁性堆叠被耦接至该等其它整体以及局部字线之上,而流经这些磁性堆叠的电流将会诱导出磁场,并且,若是该等磁性堆叠中的一些特别敏感时,则在该等磁性堆叠中的该软磁性层即可能由于这些磁场而被排列。再者,通过该MRAM存储数组之电流的曲折路径则会造成相当大量的寄生电流(parasitic current),而此将会导致一变化范围广大之通过该电流路径的电流,而在该电流中的广泛变化就可以造成磁场的足够变化,进而导致在排列操作中的不确定性。
现在,请参阅第6图,其系为举例说明根据本发明之一较佳实施例,用于消除在未受选择磁性堆叠上之字线电流的一写入线区段结构之部分的一示意图600。该示意图600系显示一MRAM存储数组的一小部分,其中,两行系显示两列的磁性堆叠,而每一所具有之额外行的磁性堆叠系未显示。所显示之该两列的每一系代表一区段,两条整体字线610以及620系横跨该MRAM存储数组的整个宽度,而同时,一局部字线640系横跨一单一区段,该示意图600系显示一整体返回线(global return line)650,而其亦横跨该MRAM存储数组的宽度。
该局部线640系经由一对晶体管660以及670而被耦接至该两条整体字线610以及620,而该等晶体管则可藉由一选择线630而被开启或是关闭,该局部字线640系亦被耦接至该整体返回线650,该两条整体字线610以及620则是译码自所需存储器位置的地址位。而存储器地址位译码以及选择对熟习此技艺之人而言,系为已知。
当需要写入至一特殊区段时,适当值的电流(IWL)则获得自该两条整体字线610以及620之上,而因为有两条整体字线,因此每一整体字线系可以负载所需电流的一半、或IWL/2,一电流源可以附加于每一整体字线,并提供该必要之电流。或者,二者择一地,该两条整体字线的每一端亦可以连接至电流流,因此,则个别的电流仅需要产生所需电流的四分之一、或IWL/4。在此构型中,每一整体字线系具有两电流源,每一端有一,以提供必要的电流。而藉由降低每一电流源所产生之电流的量,每一电流源的整体尺寸可以被制作为较小的尺寸。另外,适当强度的电流系被施加至该等位线。
一适当的电压系被施加至该选择线630之上,以开启该等晶体管660以及670。而随着该等晶体管的开启,该电流系可以流经该局部字线640并且诱导出一所需强度的磁场,而与在该等位线上的电流所诱导出之磁场一起,所结合的磁场系会排列该等磁性堆叠之该等软磁性层。
流经该局部字线640的电流系会连续通过该整体返回线650,而在此,其系被减弱。根据本发明的一较佳实施例,该整体返回线系被制造于一金属层之中,并且,系被直接耦接至电性接地。而藉由被直接耦接至地,该字线电流系会具有一直接接地的路径,并且不会通过未被选择之区段。或者,二者择一地,该整体反复线可以被耦接至一可变的电压降。通过该等字线以及该返回线的完整电流系于第6图中显示为蜿蜒通过该示意图600的一弯曲的线680。
根据本发明的另一较佳实施例,该字线电流可以被反转。相较于具有连接至该等整体字线的电流源以及连接至该等整体返回线的一电流减弱,亦可以将该电流源连接至该等整体返回线,而该电流减弱则连接至该等整体字线。
请再次参阅第4图,该向量430系为一高硬轴电流以及一低软轴电流所诱导的磁场强的结合,而既然在第6图中所代表之区段写入线结构会消除未选择区段对该硬轴电流的任何暴露,则其系相当安全地可以将硬轴电流上升至一最大强度,而却不会于无意间重新排列任何磁性堆叠,并且,可以安全地使用一小的软轴电流以排列该等磁性堆叠。另一方面,该向量400系为一低硬轴电流以及一高软轴电流所诱导的磁场强的结合,而因为除了所选择之区段外的其它区段将会被暴露至该软轴电流,因此,使用一高软轴电流是不明智的。
现在,请参阅第7图,其系为举例说明具有根据本发明之一较佳实施例之一区段线写入结构,一MRAM存储数组布局之一条状图的示意图700。该示意图700系显示如显示在第6图之该区段写入线结构的一可能实行。该示意图700并没有显示一真实布局的实际几何,但是代表了需要用于执行该区段写入线结构的不同材质以及层,而熟习此技艺之人将可以籍由第7图的示意图产生一真实制造布局,需要注意的是,主要的字线以及主要的返回线亦存在于该数组的右手边(未显示),此系使得电流可以施加至该数组的两侧或自该两侧移除。
该示意图700系显示根据本发明一较佳实施例的该区段写入线结构的一单一区段之数列。一组铺设在一金属层中的线系作为主要字线,第7图系显示一组三条主要字线,其中的两条系标示为“主要字线<0>”710以及“主要字线<1>”720,这些主要字线造成该整体字线,举例而言,“整体字线<0>”715以及“整体字线<0>”725,整体字线<0>以及<1>(715以及725)系对应至第6图中之整体字线610以及620。
请在参阅第7图,对应第6图中局部字线640的一局部字线730系亦铺设于一金属层之中,较佳地是在不同于该整体字线的金属层中,并其系亦为第6图中之该返回线650。一组磁性堆叠(未显示)系配置于该局部字线730以及一组位线(同样未显示于第7图中)的交叉点(未显示),而局部字线730、磁性堆叠、以及位线的结合则是形成了该MRAM存储数组的储存结构,该局部字线/返回线730系被耦接至一主要返回线。根据本发明的一较佳实施例,该返回线(主要以及其它的两者)系会被选择性地耦接至电性接地,需要注意的是,仅有被选择之返回线会经由一电流减弱而被耦接至地,亦要注意的是,该等返回线亦被配置于一不同的金属层中,并通过整个数组。
一选择线740系作用为在第6图中之该选择线630,以及一对晶体管750以及760(在第7图中未直接显示为晶体管)系受到在该选择线740上之一电压程度的控制,以使该局部字线耦接或不耦接至该整体字线。一示范性通过该数组的电流系如下(起始于主要字线<0>710以及<1>720):来自该等主要字线的电流系流经通过在该局部字线之一金属层中的该等整体字线,而到达该局部字线<0>730的右边边缘,并且通过该局部字线<0>730(自第7图的右边至左边)。接着,其系经由连接该局部字线以及该返回线的一接触而流经返回线<0>(自第7图的左边至右边),最后,该电流到达该主要返回线,在此,其系被减弱至接地。上述之电流系为当该电流流经主要字线<0>710以及<1>720而到达返回线<0>的状况。字线、区段、以及返回线的结合将会造成电流流经不同的路径。
当本发明透过所举例说明之实施例作为参考而加以叙述时,此叙述并不在于将本发明建构于一受限的范围之中,对所举例说明之实施例的各式修饰以及结合,以及本发明的其它实施例,对熟习此技艺之人而言,于参考本叙述之后,将为显而易见。因此,所附之权利要求系意欲于包含任何如此之修饰以及实施例。

Claims (25)

1.一种磁阻式(magnetoresistive)随机存取存储器(MRAM)储存装置,其系具有一区段(segmented)写入线结构,该MRAM储存装置系包括:
复数MRAM存储单元,其系被配置为数区段;
一第一主要字线,其系可利用地址位而被译码出来,以选择一单一局部字线(local wordline);
一第二主要字线,其系可利用地址位而被译码出来,以选择该单一局部字线;
一返回线(return line),其系耦接至该单一局部字线;以及
其中:
该单一局部字线系耦接至该等MRAM存储单元的一区段;
该第一以及该第二主要字线系被用于提供一所需强度之硬轴电流(hard axis current),以用于排列该等MRAM存储单元;以及
该返回线系被用于减弱用以排列磁性双极的该硬轴电流。
2.根据权利要求第1项所述的MARM储存装置,其中该第一以及该第二主要字线的每一系负载相等于该硬轴电流之二分之一倍的一电流。
3.根据权利要求第2项所述的MARM储存装置,其中该第一以及该第二主要字线之每一系拥有一第一端以及一第二端,以及其中电流系被施加至该第一以及该第二主要字线的每一端之上,并且,在该第一以及该第二主要字线之每一端的电流系相等于该硬轴电流的四分之一倍。
4.根据权利要求第3项所述的MARM储存装置,其中施加至每一主要字线之每一端上的电流于叠加之后,系相等于该硬轴电流的二分之一倍。
5.根据权利要求第1项所述的MARM储存装置,其中该第一以及该第二主要字线系选择性地被耦接至复数局部字线,并且,一组地址位系被用于译码该单一局部字线的选择。
6.根据权利要求第5项所述的MARM储存装置,其中该硬轴电流系仅被施加至该单一局部字线。
7.根据权利要求第5项所述的MARM储存装置,其中该复数局部字线中的每一字线系被耦接至该两主要字线。
8.根据权利要求第1项所述的MARM储存装置,其中该返回线系被耦接至电性接地。
9.根据权利要求第1项所述的MARM储存装置,其中该返回线系被耦接至一可变电压降。
10.根据权利要求第1项所述的MARM储存装置,其中该返回线系被制造于一金属层之中。
11.根据权利要求第1项所述的MARM储存装置,其中该返回线以及该等局部字线系被制造于不同的金属层之中。
12.根据权利要求第1项所述的MARM储存装置,其中整体字线以及该返回线系被制造于不同之金属层之中。
13.根据权利要求第1项所述的MARM储存装置,其中整体字线以及该等局部字线系被制造于不同之金属层中。
14.根据权利要求第1项所述的MARM储存装置,其中每一MRAM存储单元系被耦接至一位线,并且,该位线系负载一软轴电流,以及其中该软轴电流以及该硬轴电流的叠加系至少相等于一用于排列该MRAM存储单元之该磁性双极所需的电流。
15.根据权利要求第14项所述的MARM储存装置,其中该软轴电流相较于该硬轴电流系为小量,以降低非故意地重新排列未被选择之磁性堆叠的可能性。
16.根据权利要求第1项所述的MARM储存装置,其中该硬轴电流系为不会非故意地改变一MRAM存储单元之排列的一最高电流。
17.根据权利要求第14项所述的MARM储存装置,其中在其本身之中以及其本身之该软轴电流系不足以排列该等MRAM存储单元的该磁性双极。
18.根据权利要求第14项所述的MARM储存装置,其中在其本身之中以及其本身之该硬轴电流系不足以排列该等MRAM存储单元的该磁性双极。
19.根据权利要求第14项所述的MARM储存装置,其中该硬轴电流并不会流经任何未被选择之MRAM存储单元。
20.根据权利要求第1项所述的MARM储存装置,其中该MRAM储存装置系包括:
一第一磁性层;
一第二磁性层;以及
一介电层,其系被水平放置于该第一以及该第二磁性层之间。
21.根据权利要求第20项所述的MARM储存装置,其中该MRAM储存装置更进一步包括:
一局部字线,其系耦接至其中一磁性层;
一位线,其系耦接至另一磁性层;以及
其中该局部字线以及该位线系垂直地进行定位。
22.根据权利要求第1项所述的MARM储存装置,其中该MRAM储存装置系利用一交叉点(cross point)结构而加以安排布局。
23.根据权利要求第1项所述的MARM储存装置,其中该MRAM储存装置系利用一晶体管数组结构而加以安排布局。
24.一种包含如申请专利第1项所述之一MRAM储存装置的电路。
25.一种包含如申请专利第1项所述之一MRAM储存装置的电子装置。
CNA028249437A 2001-12-13 2002-12-13 区段写入线结构 Pending CN1605106A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/016,859 2001-12-13
US10/016,859 US6594191B2 (en) 2001-12-13 2001-12-13 Segmented write line architecture

Publications (1)

Publication Number Publication Date
CN1605106A true CN1605106A (zh) 2005-04-06

Family

ID=21779381

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028249437A Pending CN1605106A (zh) 2001-12-13 2002-12-13 区段写入线结构

Country Status (8)

Country Link
US (1) US6594191B2 (zh)
EP (1) EP1454324B1 (zh)
JP (1) JP3905084B2 (zh)
KR (1) KR100614716B1 (zh)
CN (1) CN1605106A (zh)
DE (1) DE60226634D1 (zh)
TW (1) TWI225653B (zh)
WO (1) WO2003050817A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903982B2 (en) * 2002-10-10 2005-06-07 Infineon Technologies Ag Bit line segmenting in random access memories
US6791873B1 (en) * 2003-09-08 2004-09-14 Hewlett-Packard Development Company, L.P. Apparatus and method for generating a write current for a magnetic memory cell
US6972989B2 (en) * 2003-10-10 2005-12-06 Infincon Technologies Ag Reference current distribution in MRAM devices
US7166881B2 (en) * 2003-10-13 2007-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-sensing level MRAM structures
US7495722B2 (en) * 2003-12-15 2009-02-24 Genoa Color Technologies Ltd. Multi-color liquid crystal display
US6946698B1 (en) 2004-04-02 2005-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM device having low-k inter-metal dielectric
US7099176B2 (en) * 2004-04-19 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Non-orthogonal write line structure in MRAM
US7265053B2 (en) * 2004-04-26 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Trench photolithography rework for removal of photoresist residue
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
US7027324B2 (en) * 2004-06-09 2006-04-11 Headway Technologies, Inc. Method and system for providing common read and write word lines for a segmented word line MRAM array
FR2871921A1 (fr) * 2004-06-16 2005-12-23 St Microelectronics Sa Architecture de memoire a lignes d'ecriture segmentees
US7209383B2 (en) * 2004-06-16 2007-04-24 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7372728B2 (en) * 2004-06-16 2008-05-13 Stmicroelectronics, Inc. Magnetic random access memory array having bit/word lines for shared write select and read operations
US7301800B2 (en) * 2004-06-30 2007-11-27 Stmicroelectronics, Inc. Multi-bit magnetic random access memory element
US7106621B2 (en) * 2004-06-30 2006-09-12 Stmicroelectronics, Inc. Random access memory array with parity bit structure
US7079415B2 (en) * 2004-06-30 2006-07-18 Stmicroelectronics, Inc. Magnetic random access memory element
US7136298B2 (en) * 2004-06-30 2006-11-14 Stmicroelectronics, Inc. Magnetic random access memory array with global write lines
US7221584B2 (en) * 2004-08-13 2007-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell having shared configuration
US7170775B2 (en) * 2005-01-06 2007-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM cell with reduced write current
US7715224B2 (en) 2007-04-16 2010-05-11 Magic Technologies, Inc. MRAM with enhanced programming margin
US7791976B2 (en) 2008-04-24 2010-09-07 Qualcomm Incorporated Systems and methods for dynamic power savings in electronic memory operation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451096B1 (ko) * 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
US6335890B1 (en) * 2000-11-01 2002-01-01 International Business Machines Corporation Segmented write line architecture for writing magnetic random access memories

Also Published As

Publication number Publication date
EP1454324A2 (en) 2004-09-08
WO2003050817A3 (en) 2004-03-04
WO2003050817A2 (en) 2003-06-19
KR20040068221A (ko) 2004-07-30
EP1454324B1 (en) 2008-05-14
KR100614716B1 (ko) 2006-08-21
US20030112654A1 (en) 2003-06-19
TW200301899A (en) 2003-07-16
US6594191B2 (en) 2003-07-15
DE60226634D1 (de) 2008-06-26
TWI225653B (en) 2004-12-21
JP2005512269A (ja) 2005-04-28
JP3905084B2 (ja) 2007-04-18

Similar Documents

Publication Publication Date Title
CN1605106A (zh) 区段写入线结构
CN100341073C (zh) 磁性随机存取存储器
US6778426B2 (en) Magnetic random access memory including memory cell unit and reference cell unit
JP5437355B2 (ja) マルチレベルセル(mlc)磁気メモリセルを有する装置およびマルチレベルセル磁気メモリにデータを記憶させる方法
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
KR100518284B1 (ko) 반도체 기억 장치
TW559826B (en) Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
DE102005035166B4 (de) Magnetisches Speicherelement mit magnetischer Durchführung und magnetischem Sensorelement sowie magnetischem Direktzugriffsspeicher
EP1609153B1 (en) Simultaneous reading from and writing to different memory cells
CN1254927A (zh) 改进写入裕度的具有成对不对称存储单元的磁存储阵列
WO2003067603A1 (en) Magnetoresistive random access memory (mram) cross-point array with reduced parasitic effects
CN1851823A (zh) 磁性随机处理存储器装置
US6661689B2 (en) Semiconductor memory device
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US8729648B2 (en) Magnetic body device and manufacturing method thereof
CN1815623A (zh) 磁阻性随机存取存储阵列
CN1556997A (zh) 带有写禁止选择的磁存储器及其写入方法
US20060056223A1 (en) Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
CN111406326B (zh) 磁性存储结构和器件
US7218556B2 (en) Method of writing to MRAM devices
CN1452174A (zh) 磁存储装置
CN1396598A (zh) 磁存储器装置
EP1568040B1 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US20050083732A1 (en) MRAM having two write conductors
US11742020B2 (en) Storage device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned