TW462050B - Write-/read-architecture for MRAM - Google Patents
Write-/read-architecture for MRAM Download PDFInfo
- Publication number
- TW462050B TW462050B TW089100326A TW89100326A TW462050B TW 462050 B TW462050 B TW 462050B TW 089100326 A TW089100326 A TW 089100326A TW 89100326 A TW89100326 A TW 89100326A TW 462050 B TW462050 B TW 462050B
- Authority
- TW
- Taiwan
- Prior art keywords
- resistance
- read
- layer
- fan
- please
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
A7 462050 B7_ 五、發明說明(/ ) 本發明係關於一種可由字元線和位元線來定址之 MRAM ( magnetoresistive RAM 或寫入-/ 讀出結構)用 之寫人-/讀出結構,其具有 _ -許多鐵磁性記憶元件1其配置在字元線與位元線所形 成之矩陣(Matrix)之列與行之交叉點上,各記憶元件分 別由至少二個由隔離層所隔離之鐵磁層所構成.且這些 層之垂直於層序列之電阻値分別較字元線或位元線者 還大且與鐵磁層之磁化狀態有關》 M R A M s已知是一種永久性寫入-/讀出結構,其和其它 形式之永久性及暫時性記憶體,例如,DRAMs, FRAMs (ferroelectric RAMs), E E P R Ο M s (e 1 e c t r i c a I erasable and programmable ROMs或唯讀記憶體)和FLASHs,比較時 所具有之優點是:特別高之記憶密度,可達100 Gbit/ch ip 此種數量級或更高,簡單之製程結構以及因此使每位元 之製造成本較低u MR AMs之晶胞陣列(ce|l array)是適當地由矩陣式配置 之金屬字元線和位元線(亦稱爲寫入線和讀出線)所構 成,這捏線在X y -座標系統中在X -方向或y -方向中延伸而 重疊地配置著且在字元線與位元線之相交點設置鐵磁性 記憶元件。這些鐵磁性記憶元件由至少二個上下重疊之 鐵磁層所構成,此二個鐵磁層在磁性上是去(de-)耦合 本紙張尺度適用令國國家標準(CNS)A4規格(210 x 297公釐) ------------I 衣--------訂---------, (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 。位 成道 達隧 所之 層成 離構。 隔)m層 的03電 間|2導 之(A性 層鋁磁 磁化鐵 鐵氧非 於由之 置種成 設一構 種是所 一 以銅 由可由 藉層種 是離 一 這隔是 tlrrHl i/v , 種或 的此障 A7 B7 462050 五、發明說明(> ) 鐵磁層例如由鐵、鈷、鎳、高導磁合金(NiFe)等所構成, 其中可含有一些添加物(例如,鉑)1這些添加物可促進 微細晶體狀態之形成。 每一記憶元件之這些鐵磁層具有不同大小之切換磁場 且因此可互相獨立地藉由切換電流而在形成導電軌所用 之字元線和位元線中作磁性轉換。各別記憶元件之電阻 値是和形成此記憶元件所用之鐵磁層之相對磁化情況有 關:若上述二個鐵磁層磁化成互相平行,則記億元件之 電阻値是R 〇,而在此二個鐵磁層以反向平行之方式磁化 時,則記億元件所具有之電阻値是R〇 + △ R( △ R > 0)。比 値△ R/R〇大約是0.〗…0.2。此種效應稱爲磁阻效應。就 鐵磁性記憶元件而言亦可使用磁阻式記億元件此種槪 念。 鐵磁層之此二種電阻値,即,平行磁化時之電阻値 以及反向平行磁化時之電阻値R 〇 +△R,可分別對應於 二進位記憶體之値” "和” Γ’。 若由〃此處所需之切換磁場強度必須以導電軌來達成β 此種情況觀之,則MRAMS之寫入過程基本上是很簡單 的。較困難的是:使此種以電阻値方式儲存在記憶元件 中之資訊可靠地且儘可能簡單地(即,不藉助於選擇電 晶體)讀出,該選擇電晶體會使記憶胞面積增大且使製 程更複雜。 爲了不需該選擇電晶體即能可靠地達成上述之讀出過 程,則須採取各種不同之努力方式。以較高記憶體密度 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) I I^_-------訂·---1---•線· t請先閱讀背面之涑意事瑣與琪寫本頁) 經濟部智慧財產局員工消費合作社印製 462050 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 時其晶胞面積是4F 2 ( F =最小之結構大小)配置而成之 記憶胞在讀出時之主點問題是:每一記憶胞(即,每一 電阻元件,其電阻値應被測定)是藉由許多並聯之電流 路徑來跨接(s h u n t ),這樣特別是在較大之記憶胞陣列時 正確地決定電阻値是有問題的。 爲了克服此種困難,則目前爲止對M R A M s而言以下二 種讀出方法是習知的: 在第一方法中,字元線和位元線在電性上互相隔離, 且該讀出電流流經較少數目(例如,1 〇 )之串聯之記憶 元件。由此種讀出電流之改變可藉由較昂貴之電路推知 相關記憶元件之電阻値(此處請比較D. D. Tang, ρ. κ. Wang, V. S. Speriosu, S. Le, R. E. Fontana, S, Rishton IEDM 95-997 )。 在此種方法中1流經此二種導電軌(字元線和位元線) 之寫入電流是需要的,字元線和位元線相交於相關之_己 憶元件。串聯記憶元件之數目會受到總電阻之改變(其 通常是隨著數目之增加而變小)以及"電流變化量之測 量變成更不容易#等因素所限制。可互相串聯之記憶元 件之數目很少時會使記憶元件陣列之周邊所需之電路費 用增大且使讀出用之電子電路所需之面積需求增大。 第二種讀出方法是使所有之字元線和位元線(除了位 於所選取之記憶胞上之字元線以外)都處於電位"0"中。 在所選取之字元線上施加一種不等於〇之電位,而所選 取之位元線和所有其它之位元線都是藉由使用…種測量 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------ 衣—------ - 訂--------_ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6205 0 A7 B7 五、發明說明(4 ) 電流用之運算放大器而設定成一種〃虛擬(virtual) 〃之零 電位(請比較DE 197 40 942 A1)。 上述一.種方法之缺點是:它們都和各別記憶元件之電 阻之絕對値之決定有關,於是對整個記憶胞陣列以及對 --個半導體晶圓或多個半導體晶圓來準確地,可再生地 且均勻地調整電阻値時有非常高之技術上之需求。此處 同樣需注意:在變化量較小時溫度之變動會造成 電阻値之改變,此種改變會使可靠地決定各別記憶元件 之磁化狀態此種過程更加困難,因此亦不易進行各記憶 元件;£讀出過程。此外,在第二種方法中有限之位元線 電阻會使虛擬(virtual)之零電位所需之條件只有在位元 線之末端才會滿足,因此在長的位元線中寄生性跨接電 流會產生負作用。 本發明之目的是設置一種MR AMs用之寫入-/讀出結 構,其在簡單之構造中允許可靠地由記憶胞陣列中進行 讀出過程且對各別記憶胞之電阻値之可再生性地均勻地 調整而言並無不切實際之很高的需求。 依據本發明,上述目的在寫入-/讀出結構中是依據申 請專利範圍之前言部份以下述方式來達成: 一鐵磁性記憶元件分別配置在字元線之一與位元線之一 之間, 一至少·個參考記憶元件具有一種習知之磁化狀態, 一藉由電阻橋,則可決定毎一記愾元件相對於該參考記憶 元件之電阻比(ratio) » 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) ------------4-----.-—r 訂---------線- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Δ 62 05 0 Α7 Β7 五、發明說明(r ) 在本發明之寫入-/讀出結構中,藉由此種形成電阻網 冃(raster)用之記憶胞陣列之特殊之外部連接方式而可測 定各記憶元件之磁化狀態,即,可測得各鐵磁層之平行 或反向平行之磁化狀態,這不是藉由像目前習知技術-樣之方式由測量該電阻之絕對値而得,而是藉由與習知 之磁化狀態之記憶元件之電阻相比較而得。因此必須設 置至少一個記憶元件以作爲參考記憶元件,適當之方式 是記憶元件之-個完整之行及/或一個完整之列可具有 一種習知之磁化狀態。此種習知之磁化狀態因此例如可 以是具有低電阻値Ro之此二個鐵磁層之平行的磁化狀態 或是具有電阻値Ro + △RiAR〉0)之此二個電阻層之反 向平行的磁化狀態。此種習知之磁化狀態在各別之讀出 過程之前須先寫入。 電阻之比較是藉由電阻橋來進行,電阻橋可爲半橋式 或全橋式,它們是藉由上述電阻網目(raster)之外部連接 方式而產生。 在這些電阻橋之中間測定點處會產生電壓,由此電壓 可推論電阻橋中各電阻之相對大小,因此可推論此種儲 存在各別記憶元件中資訊,即,0"(例如,平行之磁化) 或"1M (例如,反向平行之磁化)。 在電阻橋上有微不足道之跨接電壓時各電阻都是相同 的且此二種電阻値例如均是Ro。但若此跨接電壓不是0 時,則所探尋之電阻具有一種與參考記億元件不同者不 同之電阻値,βρ,R 〇 + △ R。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------ 么----If丨-—訂---------線- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 '4 6 2 〇 5 〇 Α7 Β7 五、發明說明(知) 在讀出時例如可在參考記憶元件上施加-V/2之電壓’ 而在即將讀出之記憶元件上釗可施加電壓+ V / 2。 各記憶元件用之材料是相同的,這已如上所示:介於 鐵磁層之間的隔離層例如可由A I 2 0 3或由銅所構成且層 厚度是介於1和3 n m之問,而鐵磁層本身通常是由鐵、 鈷、鎳或具有適當添加物(例如,鉑)之高導磁合金 (Permalloy)所構成且層厚度是介於3nm和20nm之間。 在本發明之有利之其它形式中之設計方式是:使用電 流追蹤器或放大器以便對各別電阻橋中之電阻進行比 較,電阻橋之輸出電壓是與電阻網目中之字元線之數目m 無關。因此可使用大的晶胞陣列,使記憶胞陣列對讀 出電路之面積比例增大。 本發明之主要優點是:其可以是一種很大之記憶胞陣 列,其記憶胞陣列中不具備一種選擇電晶體,在讀出記 憶胞時所獲得之測量信號是和記憶胞陣列之大小無關而 可藉助於上述之電流追蹤器算出。 本發明可達成之其它優點可總結如下: 一讀出電路在構造上較簡單且其目的只是在各別電阻橋 之對稱或不對稱之間作區別而已。 一與先前技藝相較時,該測量信號完全與各別電阻値之 絕對値無關,其只與此種施加至記憶胞陣列之電壓以 及各別記憶胞之磁阻效應有關。 一在製造記憶胞陣列時,對於準確性,可再生性及均勻 性之技術上之需求可降低,這是因爲讀出時只與記憶 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 11丨丨丨— — — — — — ----^--丨訂丨丨1111 -^ (請先閱讀背面之注意事項再填寫本頁) A7 462050 _ B7_____ 五、發明說明(7 ) 胞陣列中互相緊鄰之電阻之比較有關。相對於先前技藝 中電阻絕對値之一般性決定方式而言,在本發明之寫 入-/讀出結構中此測量信號之整個値被考慮用來區別 上述二種電阻狀態且並非只包含在測量之很小之變化 量中。 一與溫度有關之電阻變化不會對讀出信號有所影響’适 是因爲其會消失在電阻橋電路中。 一在不具備上述選擇電晶體時仍可讀出較大之記憶胞陣 列,這樣對記憶體密度、製程簡化以及每位元之成本 是大大有利的。 一字元竣〜和位元線之線電阻由於對稱之原因至少一部份
! P 是綠f,"用的。 本#%以下將依據圖式來詳述各實施例。圖式簡單說 明如卡会 第鵠 不具有選擇電晶體之M RAM s之記憶胞陣列之透 視圖。 第2圖與第1圖之透視圖所示電路相對應之記憶胞陣 列。 第3圖在讀出過程時第2圖之記憶胞陣列。 第4圖施加電壓-V/2或+V/2於字元線時半橋式之電路 圖。 第5圖施加電壓- V/2或+ V/2於位元線時半橋式之電路 圖。 第6至8圖橋式電路,用來說明這些分別可在電阻橋 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) ------------^ i I------ 訂---------線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 462050 ____B7___ 五、發明說明(J ) 上測得之電壓。 第9圖一種橋式電路,其依據電阻値而獲得各種不同 之邏輯狀態。 第I 〇圖依據本發明特別有利之實施例具有電流追蹤器 之橋式電路。 第11至丨2圖不具備電流追蹤器之橋式電路(第j丨圖) 以及具備電流追蹤器之橋式電路(第12圖)之間的比較。 第I圖是一種M R A Ms (不具有選擇電晶體)之記憶胞 陣列,其具有由鐵磁性記憶元件],字元線W L和位元線 BL所構成之所謂”4F 記億胞。記憶胞!因此是位於字元 線W L和位元線B L之間的交叉點處且是由鐵磁層2、3 所構成,隔離層4設置在鐵磁層2、3之間。隔離層4可 以是一種由氧化銘所構成之險道位障或種例如由銅所 構成之非鐵磁性之導電層。 字元線WL和位元線BL在y方向或X方向中延伸,使 記憶胞】形成一種類似矩陣之電阻網目(raster)。 各記億胞1之電阻値是與此一.個鐵磁層2、3之磁化方 向有關。在鐵磁層2、3成互相平行磁化時電阻値較小且 其値是R〇 ’而電阻層2、3成反向平行時則所具有之電阻 値是 Ro+Z\R’ ΔΚ>〇。 這些形成導電軌之字元線W L和位元線B L例如可由鋁 所構成。鐵磁層2、3之較佳之層厚度例如是3至2 0咖, 而隔離層4之厚度例如是1至3 nm。 藉由施加適當之電壓至指定之字元線W L和指定之位 1 0- $纸張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) --[I I I------^ ----丨1 訂 — — — — —---- I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印;^ 462050 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(9 ) 元線B L,則這些在字元線W L和位元線B L之相交點處 之記憶元件之鐵磁層之磁化方向可磁化成互相平行或反 向平行。 具有較低電阻値之平行磁化例如可對應於邏輯” 〇 ",而 具有較高電阻値之反向平行磁化則對應於邏輯"1’_。 第2圖顯示-種對應於第1圖之記憶胞陣列之電路 圖,其中電壓U pLj 2, ... U „施加於m條字元線WL而電壓 U ,1,U 21,…U /則施加於η條字元線B L。各別之記憶胞是 由電阻R 11 > R 2丨,...,R 12,R 22 , . . .,R U,... R ™所表不。由第2圖可 知:各別之記憶胞如何形成電阻網目,其中各別電阻R ϋ 之電阻値是與其磁化狀態有關(平行磁化具有較低之 電阻値,反向平行之磁化具有較高之電阻値)。 在二條任意字元線WL上現在施加-V/2或+V/2之電 壓,因此U , = - V/2而ϋ A = + V/2是適當的。在其餘之字 元線WL上施加電位”0”。此種情況顯示在第3圖中,其 中 i = 1 且 k = 2。 藉由每一條位元線B L之處於電位"0 "處之電阻値 R 31,R 41,…,尺32,R 42,…,R 3*,R 4n,…,R m,i之並聯而產生半橋式 電路,這已顯示在第4圖中,此處電阻R,1表示這些互相 並聯之電阻之電阻》同樣情況適用於電阻 値 R 2'或 R3·。 電壓υ ,’,υ 2’,u 3',…U ,_(i = 1 ,2, ...,η)現在是與每-•個半 橋式電路中之二個電阻之比値有關:例如若R „ = R 21,則 U,= 0。若 U / < 0,貝 IJ R π < R 21。反之,U / > 0 即表示 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------— If 我· — —------訂------ --線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工湞費合作社印製 4 62 05 Ο ^ Α7 _____Β7_______ 五、發明說明() R „ > R 2,。 就跨接電阻R,(其上施加有電壓U心...,[_;,)而言,其 滿足:
Ro/(m-2) S R ,,S (R〇十△ R)/(m-2) (i 若所有電阻R ,R 4,,…,R 顯示這些鐵磁層是平行磁化 時’則滿足上述(1 )式之下限R〇/(m-2);而若全部電附都 磁化成反向平行,則須設定成(1 )式之上限(R 〇 + △ R ) / (m -2 )。 若二條字元線WL不施加電壓-V/2或+V/2,則二條位 兀線BL亦可設在這些電壓處。此種情況顯示在第5圖 中’此處這些電壓U ,,υ 2,…U ,(i= 1,2,…,m)可告知電阻比 値 R * / R #+1 (i = 1,2,…,m,k - ],...,η )之情況。 以此種方式可互相比較任意列或行。 在寫入此種MRAM中時同時須以各別之字元線WL和 位元線B L來傳送適當大小之電流。於是此種在字元線和 位元線相交處之記億元件可使其鐵磁層2、3轉換成一種 平行或反向平行之磁化狀態,其對應於邏輯"0"或”。 隨後所進行之讀出過程所需之前提是:一條字元線(例 如’具有電壓U !之第一字元線)之所有記憶元件轉換成 一種習知之磁化狀態,因此這些鐵磁層2、3例如轉換成 -種平行之磁化狀態,但相對應之電阻値Ro不必是已知 的。 在讀出時在二條字元線,例如,第2至4圖中電壓是 u I或U 2之第一和第二字元線,上施加電位-v / 2或+ V / 2 » 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0< 297公釐) -----I-----I 於-----— ll· 訂-----1 ---線| (請先閉讀背面之注意事項再填寫本頁) 種比 4 6205 0 A7 ____ B7 五、發明說明(") 電壓源之中間接觸點處於電位〇,就像其餘低歐姆之互相 連接子兀線WL 3至BLm…樣。這樣所產生之半橋式電 路之跨接電阻R 是由連接至每一條位元線BL之電阻R h 至R „"( i = 1,2,...,n )之並聯電路所形成。在這些電咀κ其 範圍是在上述(1 )式中所設定之區問中)上有.一些電壓降 U,'( i = 1,2,…,η )存在,其允許電阻R 2,與R i;之間作 較’這就像第6至8圖中所示者一樣。 第6至8圖顯示第4圖中最上方之半橋式電路之橋接 電壓U , · (i = 1,…,n)。流經電阻R , ’之電.流!(請比較第6 圖)是由電流1,(第7圖)和12(第8圖)之疊加而產 生,此二種電流I ,和I 2是由此二個電壓源u 1和u 2分別以 互相獨立之方式而產生,其中另一電壓源須以短路來取 代(fira比較弟7圖和% 8圖)。電流I在電阻r 1,上產生一 種電壓U / ’其允許對電阻R 1|和R 2|之電阻値有一種比較 性之陳述。 電流〖、I 2和ί之値分別爲: (諳先閱讀背面之注音?事項再填寫本頁) 我--------1訂--------線. 經濟部智慧財產局員工消費合作社印製 1,
"A (2) /?μΛ, +RitR11 /,+/2
VxRn + {3) ⑷ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 0 5 A7 B7 五、發明說明(< 由此可得到電壓U,: U^J ——只丨’(只丨丨~Ά) 2 +7?,,/^, + R^'R^ (5) 就電壓U i'而言,依據鐵磁層2、3之電阻R „和R 2|或 磁化電阻而得以下各値: U. 0> 0 # Rn> R^x < 0 若 Λ„ < & (6) 以下各式通常適用於比較此矩陣電阻R yyt與第一字元線 W L上之電阻R ’· U. 〇若氛=心> 〇 ^· Λ1( > RJt (/ = J . w;y = 2...w)<〇 若 λη<Α Π) 經濟部智慧財產局曼工消費合作社印製 在確定此二條第一字元線之電阻値(例如,藉由位元 線B L上之比較器)之後,則此過程隨後以其它字元線 對’例如,字元線WL丨和WL 3、WL 1和WL 4·.. WL 1 和WL m來重複地進行,直至獲得此矩陣中所有電阻之磁 化狀態爲止。 下式通常適用於電壓U,1: S 2 + R.'Rjt { m) 利用(1)式可得到:「 ^RfR V AR/R2 AR/R(m-l) + m ^ ^ 2 AR/R + m 1 4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -----------I \---I----^訂---------t (請先閱讀背面之注意事項再填寫本頁) (8: (9) A7 462050 B7 _ 五、發明說明(g) 舉例而言,就1 0 0 0條位元線B L ( η = 1 〇 〇 〇 )和丨0 0條字 兀線w L ( m = 1 〇 〇),磁阻效應△ R / R 〇二〇 . 2和各別1 V之電 壓源之此種記憶胞陣列而言: U ,_= 0若第i個半橋式電路中之電阻都相同, U / < 〇且I _67mv s |W_|s 2.00mv,若第i個半橋式電路 中之電阻不相同且與電阻値R 〇無關。 電流源之負載在此情況下是1 0 0 0 X 1 〇 U A = 1 0 m A ,若 Ro 二 lOOkfi :或 1000xluA=lmA,若 R〇=IMfi。 第9圖顯示之情況是:就第一字元線w L I之所有記憶 元件而言,鐵磁層2、3之平行之磁化狀態是以低電阻値 寫入而達成。則由橋接電壓υ /之消失之値υ/=ο可 知半橋式電路之其它電阻亦具有此値R 〇。但若其値是負 的(negative),則這些電阻具有較高之値Ro+^R。因此 存在以下之關係: U]T= 〇 ==> R21 = Rq < 0 ==> = R〇 + Δί^ U:’= 0 ===> R22 =
< 0 ==> R22 = R〇 + AR (10) U3*= 0 ==> R23 = R〇 < 0 ~=> R,23 ~ U-;T= 0 ==> r21 = R〇 (i — 1 , * n) < 0 ==> R2i = R〇 + ΔΚ 在上述之實施例中,須考慮跨接電壓以便區別小的電 阻値(平行磁化)及大的電阻値(反向平行之磁化)。 -1 5 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公1 ) ---— — — — ——--I ^ ---II - II ^ ' I II-----( (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 6205 0 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4) 在具有m條字元線或n條位元線此種大數目之記憶胞陣 列中,信號幾乎是比例於m (或η)而變小。爲了防止此種 缺點,則須使用電流追蹤器以便在各別之電阻橋中進行 電阻之比較,電阻橋之輸出電壓則與電阻網0中字元線 之數目m (或位元線之數目η)無關。 這樣可達成其它優點:可使用大的記憶胞陣列,以便 使記憶胞陣列對讀出電路之面積比(ratio)增大。 第1 〇圖亦是一種實施例,其中電流追蹤器5設置在各 別電阻橋之輸出端。 藉由此種電流追蹤器可避免下述缺點:當字元線之數 目m總是變大時,電壓U 指向零。此種關係依據第〗1 圖說明如下: 對應於(5 )式而得:1 ' 2 R: R2[ 以R„=Ro及R2l=R〇 + AR代入得:Η』_^_ 利用 Ro/(m-2) S |J?r|S (Ro + Λ R)/(m-2)則可得 L·__ 2 AR/R^m-Q + m 1 由此而得_· IU! * I -> 〇 若 m -> 〇〇 (13) (14) (請先闓讀背面之注意事項再填寫本頁)
---I----訂·------I I 本紙張尺度剌帽S家標準(CNS)A4規格(210 X 297公f ) 162050 Α7 Β7 五、發明說明(α 例如若有
100 條字元線,U=2V 則
u ,’= 〇若第i個半橋式電路中電阻相同時,以及 υ ,' < 0若第i個半橋式電路屮電阻不同時,此時! 6 7 m ’ < 丨f/r| < 2.0 m V。 第1 2圖顯示其優點,其是使用電流追蹤器來達成: 電流滿足下式.: V (15) R 2J ~
Ro + Δ R '貝[J :
V
V
V (sR
2R〇 2(^+ΔΛ)~2 RM+AR) 利用U l£/ = - R , I,則得: V ΔΛ Rf V AR/RO (16) 經濟部智慧財產局員工消費合作社印製 2 Λ〇(Λ〇+ΔΛ) ' ^ Ι(Ϊ+ΔΛ//^ 由式(丨7)可知:輸出電壓是與m無關 線之數目無關。 一値具體之實施例中以△Κ/Ιίο^Ο.Ζ,υ = 2V及r = R〇(R是電流 追蹤器5之電阻値)代人而得: U1 = 0右第I個半橋式電路中之壤阻相同,以及 UJU/UV二0.166V,若第j個半橋式電路中之電 阻不同,此値U i/與 符號說明 1…記憶胞 無關 1 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (17) 因此是與字元 ------------^---I--1— 訂·-----! 線· (請先閱讀背面之注意事項再填寫本頁) 462 05 〇 A7 B7 五、發明說明(4 ) 2…鐵磁層 3…鐵磁層 4…隔離層 5…電流追縱器 BL…位元線 WL…字元線 R …電阻値 U,…字元線上之電壓 U …位元線上之電壓 R,'…跨接電阻 V/2…讀出電壓 R ,…字元線之跨接電阻 ^ I I ----—訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -18- 本紙張尺度適用中國國家標準(CNS)A4規格mo X 297公釐)
Claims (1)
- ¢ 6205 0 第8910〇32ό號“MRAM用之寫入-/讀出結構”專利案(89年4月修正) 申請專利範圍一種MRAH用之寫入-/讀出|構,此種· Ua Μ可藉由字 元線(W L )和位元線U L )來定址,其包括: 一許多鐵磁性記億元件(1 ),其配置在字元線和位元線 之柑交點處,這些字元線和位元線形成一痼矩陣之 列和行,記億元件(1 )是由二楠由隔離層(4 )所隔開 之鐵磁層(2 , 3 )所構成且其垂直於此種層序列之電阻 值較字元線(WL)或位元線(BL)之電阻還大且是與鐵磁 層(2 , 3 }之磁化狀態有關, 之 中 線 元 位 Γ"Τ ΐτ - 之 中 線 元 字 在 置 配 件 元 : 億 為,記 &Λ 二- 待磁 其鐵 態 狀 化 磁 之 知 己 irl 種 一 有 具 件 元 億 記 考 参 , 個 間一 之少 一 至 元 憶 記 考 參 對 \1/ |~ /H· 件 元 憶 記 10)0 每10 定at 決(r 可值 橋比 阻阻 電電 由之 0 件 第 圍 範 利 專 請 申 如 2 或 \ 及 列 中 其 〇 -件 構元 結億 出記 讀考 / 參厂是 λ} 寫(1 之件 項元 L 億 記 之 行 電 範 ζ 範 橋 專^專 0 t 0 3 是 3 申橋申 如胆 3 電 , 中 構 其 結 J 出 構 謖 結 \ 出 入 /ie。_ I 路之 人電項 寫式i 之橋 項金 tl 或 路 ------------^--------訂·--------線 (請先閒讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第 圍 或 壓 電 加 施 可 上 件 元 憶 記 1 和 件 元 憶 記 考 參 在 中 或 任 中 項 3 至 1± 第 圍 範 利 專 請 Ψ 如 5 或 層 障 位 種 一 是 〇 層層 離電 隔導 中之 其成 ,構 ¾料 出材 讀性 \ 電 -鐵 非 由 -1—a 入 寫 之 項 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) ^ ^ VJ 〇 U \ 1 六、申凊專利範圍 -¾充丨 6 位 中 其 搆 结 出 m / ί 入 寫 之 項。 5 成 第構 圍所 範3 利ο 專12 請\ 申 如 由 層 障 隔 中 其 構 结 出 讀/ - 入 寫 之 項 5 第 圍 範 利 專 請 申 如 成 構 所 Μ^. 由 層 離 第 圍 範 利 專 請 申 如 8 任 中 項 構 結 是 度 厚 層 至之 1層 離 隔 該 中 其 入 寫mo 之3η 項至 出 讀 至 Η—- 第 圍 範 利 專 請 申 如 9 2 /V 層 磁 鐵 中 其 構 結 出 讀/ - 入 寫 之 項是 一 度 任厚 中層 項之 至 至 出 讀 \ I 人 寫 之)0 項(5 1 器 任蹤 中追 項流 電 有 第設 圍橋 範阻 利電 專中 請其 Π 筆 如 _ . 結 中 其 構 結 出 讀 >器 入蹤 寫追 之流 項 |电 ο , 1 有 第設 圍都 範行 利一 專每 請或 申 列 如一 每 (請先閱讀背面之注意事項再填寫本頁) 裝--------訂·--------I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中固國家標準(CNS)A.l規格(210 x 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19900979 | 1999-01-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW462050B true TW462050B (en) | 2001-11-01 |
Family
ID=7894105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089100326A TW462050B (en) | 1999-01-13 | 2000-01-11 | Write-/read-architecture for MRAM |
Country Status (8)
Country | Link |
---|---|
US (1) | US6424562B1 (zh) |
EP (1) | EP1141960B1 (zh) |
JP (1) | JP3773031B2 (zh) |
KR (1) | KR100450466B1 (zh) |
CN (1) | CN1145168C (zh) |
DE (1) | DE50000262D1 (zh) |
TW (1) | TW462050B (zh) |
WO (1) | WO2000042614A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001007290A (ja) * | 1999-06-24 | 2001-01-12 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法、および、通信方法 |
DE19942447C2 (de) * | 1999-09-06 | 2003-06-05 | Infineon Technologies Ag | Speicherzellenanordnung und Verfahren zu deren Betrieb |
DE10037976C2 (de) * | 2000-08-03 | 2003-01-30 | Infineon Technologies Ag | Anordnung zum verlustarmen Schreiben eines MRAMs |
DE10041378C1 (de) * | 2000-08-23 | 2002-05-16 | Infineon Technologies Ag | MRAM-Anordnung |
DE10043440C2 (de) | 2000-09-04 | 2002-08-29 | Infineon Technologies Ag | Magnetoresistiver Speicher und Verfahren zu seinem Auslesen |
US6611453B2 (en) * | 2001-01-24 | 2003-08-26 | Infineon Technologies Ag | Self-aligned cross-point MRAM device with aluminum metallization layers |
US6418046B1 (en) * | 2001-01-30 | 2002-07-09 | Motorola, Inc. | MRAM architecture and system |
US6515896B1 (en) * | 2001-07-24 | 2003-02-04 | Hewlett-Packard Company | Memory device with short read time |
JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
US6839269B2 (en) | 2001-12-28 | 2005-01-04 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US6512689B1 (en) * | 2002-01-18 | 2003-01-28 | Motorola, Inc. | MRAM without isolation devices |
KR100464536B1 (ko) * | 2002-03-22 | 2005-01-03 | 주식회사 하이닉스반도체 | 자기 저항 램 |
KR100829556B1 (ko) * | 2002-05-29 | 2008-05-14 | 삼성전자주식회사 | 자기 저항 램 및 그의 제조방법 |
US6693824B2 (en) * | 2002-06-28 | 2004-02-17 | Motorola, Inc. | Circuit and method of writing a toggle memory |
JP4408610B2 (ja) * | 2002-08-09 | 2010-02-03 | 株式会社ルネサステクノロジ | スタティック型半導体記憶装置 |
US6754097B2 (en) * | 2002-09-03 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Read operations on multi-bit memory cells in resistive cross point arrays |
US6711053B1 (en) * | 2003-01-29 | 2004-03-23 | Taiwan Semiconductor Manufacturing Company | Scaleable high performance magnetic random access memory cell and array |
US7606993B2 (en) * | 2003-06-10 | 2009-10-20 | Tdk Corporation | Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory |
US6836422B1 (en) | 2003-07-07 | 2004-12-28 | Hewlett-Packard Development Company, L.P. | System and method for reading a memory cell |
US6865108B2 (en) * | 2003-07-07 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Memory cell strings in a resistive cross point memory cell array |
JP4567963B2 (ja) * | 2003-12-05 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4388008B2 (ja) | 2004-11-30 | 2009-12-24 | 株式会社東芝 | 半導体記憶装置 |
US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
JP6824504B2 (ja) | 2015-03-06 | 2021-02-03 | 株式会社BlueSpin | 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置 |
JP2016194964A (ja) | 2015-04-01 | 2016-11-17 | 株式会社BlueSpin | 磁気メモリ及びその動作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2071501A5 (zh) * | 1969-12-31 | 1971-09-17 | Dondoux Jacques | |
US3863231A (en) * | 1973-07-23 | 1975-01-28 | Nat Res Dev | Read only memory with annular fuse links |
US5541868A (en) * | 1995-02-21 | 1996-07-30 | The United States Of America As Represented By The Secretary Of The Navy | Annular GMR-based memory element |
US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
-
2000
- 2000-01-03 KR KR10-2001-7008881A patent/KR100450466B1/ko not_active IP Right Cessation
- 2000-01-03 EP EP00904823A patent/EP1141960B1/de not_active Expired - Lifetime
- 2000-01-03 DE DE50000262T patent/DE50000262D1/de not_active Expired - Fee Related
- 2000-01-03 JP JP2000594120A patent/JP3773031B2/ja not_active Expired - Fee Related
- 2000-01-03 WO PCT/DE2000/000026 patent/WO2000042614A1/de active IP Right Grant
- 2000-01-03 CN CNB008049807A patent/CN1145168C/zh not_active Expired - Fee Related
- 2000-01-11 TW TW089100326A patent/TW462050B/zh not_active IP Right Cessation
-
2001
- 2001-07-13 US US09/905,830 patent/US6424562B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3773031B2 (ja) | 2006-05-10 |
JP2002535798A (ja) | 2002-10-22 |
DE50000262D1 (de) | 2002-08-08 |
EP1141960A1 (de) | 2001-10-10 |
US20020034096A1 (en) | 2002-03-21 |
KR100450466B1 (ko) | 2004-09-30 |
CN1145168C (zh) | 2004-04-07 |
CN1343359A (zh) | 2002-04-03 |
WO2000042614A1 (de) | 2000-07-20 |
US6424562B1 (en) | 2002-07-23 |
EP1141960B1 (de) | 2002-07-03 |
KR20010108096A (ko) | 2001-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW462050B (en) | Write-/read-architecture for MRAM | |
TW418392B (en) | Memory-cell arrangement | |
TW466485B (en) | Device to evaluate the cell-resistances in a magneto-resistive memory | |
US6885573B2 (en) | Diode for use in MRAM devices and method of manufacture | |
TW531747B (en) | Method and arrangement to non-destroyed reading-out of memory-cells of a MRAM-memory | |
JP4896830B2 (ja) | 磁気ランダムアクセスメモリ | |
JP4660529B2 (ja) | 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法 | |
TW200305878A (en) | Resistive cross point memory arrays having a charge injection differential sense amplifier | |
JP2008059746A (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 | |
KR20110003485A (ko) | 자기 메모리 소자의 기록 방법 | |
US20170372761A1 (en) | Systems for Source Line Sensing of Magnetoelectric Junctions | |
JP4361067B2 (ja) | Mramメモリセル | |
TW525160B (en) | Magneto-resistive memory and its reading-out method | |
US20170084825A1 (en) | Magnetic tunnel junction device and semiconductor memory device | |
TWI325631B (en) | Nonvolatile memory cell and memory system | |
CN111613635B (zh) | 垂直自旋转移矩mram存储器单元 | |
US20050073883A1 (en) | Magnetic memory device with current carrying reference layer | |
JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer | |
US6956271B2 (en) | Switching of soft reference layers of magnetic memory devices | |
US10700126B2 (en) | Magnetoresistive random access memory wherein number of memory cells in each string is equal to number of strings connected in parallel | |
TWI261912B (en) | Magnetic random access memory with reference magnetic resistance and reading method thereof | |
TW557525B (en) | Method of repairing defective tunnel junctions | |
TW578169B (en) | Magneto-resistance effect film and memory using it | |
US7009903B2 (en) | Sense amplifying magnetic tunnel device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |