CN105493193A - 使用电阻式存储器的具有保持力的存储器单元 - Google Patents

Abstract

本发明描述了一种包括使用电阻式存储器的具有保持力的存储器单元的装置。所述装置包括：包括交叉耦合的单元的存储器元件，所述交叉耦合的单元具有第一节点和第二节点；耦合到所述第一节点的第一晶体管；耦合到所述第二节点的第二晶体管；以及耦合到所述第一晶体管和所述第二晶体管的电阻式存储器元件。

Description

使用电阻式存储器的具有保持力的存储器单元

背景技术

处理器和SoC(片上系统)是功率受限的并且采用功率门控来“关断”未在使用中的块(即，进入逻辑块的休眠状态)，从而节省了漏泄功率。传统上，将块切换到休眠状态中需要时间，以保存为正确的操作而必须保持的任何数据。该数据可以存储在嵌入式存储器阵列中、触发器中、以及锁存器中，并且要花费时间将该数据保存到“始终接通的”储存器中，并且当再次向块施加功率时也要花费时间来恢复所存储的数据。该数据的保存时间和恢复时间限制了可以对块进行功率门控的频繁程度，并且还会引起减少整体增益的功率损失。

用于保存数据和恢复数据(即，内容)的标准方法包含将数据移动到始终被加电的存储器阵列中。替代地，状态保持触发器已经用于：通过使触发器的一部分隔离并且将触发器的该部分连接到始终接通的电源来将所需的数据本地保存在触发器自身中。这些触发器允许快速保存和恢复内容，因为不需要将状态(即，数据)移动到存储器阵列中。然而，这种触发器需要将始终接通的电源路由到每个状态保持触发器，并且即使在休眠模式期间触发器的部分也会消耗漏泄功率。

附图说明

根据下文所给出的具体实施方式、并且根据本公开内容的各种实施例的附图，将更加充分地理解本公开内容的实施例，然而，具体实施方式和附图不应被看作将本公开内容限制于具体实施例，而是仅用于解释和理解。

图1是具有两个MTJ(磁性隧道结)的传统保持触发器。

图2A是根据本公开内容的一个实施例的使用单个电阻式元件和静态恢复方案的具有保持力的存储器单元。

图2B是根据本公开内容的一个实施例的示出在图2A的静态恢复方案的恢复操作期间的时序波形的图。

图3是根据本公开内容的另一个实施例的使用单个电阻式元件和静态恢复方案的具有保持力的存储器单元。

图4是根据本公开内容的另一个实施例的使用单个电阻式元件和静态恢复方案的具有保持力的存储器单元。

图5A是根据本公开内容的另一个实施例的使用单个电阻式元件和动态恢复方案的具有保持力的存储器单元。

图5B是根据本公开内容的一个实施例的示出在图5A的动态恢复方案的恢复操作期间的时序波形的图。

图6是根据本公开内容的另一个实施例的使用单个电阻式元件和动态读取恢复方案的具有保持力的存储器单元。

图7是根据本公开内容的另一个实施例的使用单个电阻式元件和动态恢复方案的具有保持力的存储器单元。

图8是根据本公开内容的一个实施例的具有使用单个电阻式元件的具有保持力的存储器单元的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

图1是具有两个MTJ(磁性隧道结)的传统保持触发器100。触发器100由主级、从级和保持级构成，所述主级具有反相器(inv)Inv1、Inv2、Inv3、Inv4和Inv5以及传输门1(TG1)；所述从级具有Inv6、Inv7和Inv8以及TG2；并且所述保持级具有两个MTJ——MTJ1和MTJ2以及如图所示耦合在一起的休眠晶体管MN1和休眠晶体管MN2。

Inv1接收节点Data上的输入Data信号，并且在节点Data_b上产生Data信号的反相信号。术语节点和节点上的信号可以互换地使用。例如，节点Data和节点Data上的信号Data可以被简称为Data。TG1耦合在节点Data_b与节点Data_bd之间。当启用TG1时，TG1接收信号Data_b并且提供信号Data_b作为节点Data_bd上的信号Data_bd。当信号Clock_b是逻辑高电平并且信号Clock_d是逻辑低电平时，启用TG1。

信号Data_bd由Inv2接收，Inv2产生信号Data_bd的反相信号，即节点Data_2bd上的信号Data_2bd。Inv3和Inv4处于时钟路径中。Inv3接收信号Clock，并且产生信号Clock的反相信号作为节点Clock_b上的信号Clock_b。Inv4接收节点Clock_b上的信号Clock_b，并且产生信号Clock_b的反相信号作为节点Clock_d上的信号Clock_d。Inv5用于保存主级中的数据。Inv5耦合到节点Data_2bd和节点Data_b。对Inv5进行时钟门控，即：当由Clock_b信号和Clock_d信号启用Inv5时，Inv5将其输入反相。

Inv2的输出由TG2接收，当启用TG2时TG2向节点N0提供信号Data_2bd。Inv6和Inv7是交叉耦合的反相器，并且形成了从级的存储器元件。同Inv5一样对Inv7进行时钟门控。Inv6的输出为耦合到Inv8的节点N1。Inv8产生最终输出Out。将休眠晶体管MN1和休眠晶体管MN2的源极/漏极端子连结到始终接通的半电源(1/2Vcc)，以保持节点N0和节点N1处的数据。MN1和MN2由信号Sleep控制，当启用信号Sleep时，信号Sleep将MTJ1器件和MTJ2器件分别耦合到半电源轨。

MTJ器件是由层的堆叠体形成的非易失性电阻式存储器器件，所述层包括由MgO形成的绝缘层、自由层(即，自由磁性层)、以及固定层(即，固定磁性层或钉扎层)。MTJ的图案区域是绝缘层。当电流流过MTJ器件时，电流的方向使MTJ器件的电阻率发成变化，以使得电流的一个方向产生高电阻率(RH)而通过MTJ的电流的另一个方向产生MTJ器件的低电阻率(RL)。

处理器中的休眠状态用于减少整体功率耗散。保持触发器(如触发器100)显著减少了进入休眠状态和脱离休眠状态的时间开销，这可以实现处理器中新的节能状态。然而，触发器100将经受以下问题：写入能量较高、进入休眠模式和从休眠模式退出较慢、以及保持失败的可能性较高。

触发器100在休眠模式期间(即，当信号Sleep是逻辑高电平时)使触发器的从级隔离，并且利用始终接通的半电源来维持节点N1和节点N0上的逻辑状态。两个MTJ器件存储互补数据。(当进入休眠模式时)借助于半Vcc电源来存储互补数据。互补数据必须是正确的，否则从级的节点N0和节点N1可能不具有适当的最后保存状态。MTJ1器件和MTJ2器件的自由层分别耦合到节点N0和节点N1，而MTJ1器件和MTJ2器件的固定层分别耦合到MN1和MN2的漏极/源极端子。在读取操作期间(当退出休眠模式时)，两个MTJ器件支路(即，互补的支路)之间的电流的差用于恢复互补节点N0和互补节点N1中的值。

当激活Sleep时(即，当信号Sleep是逻辑高电平时)，当存储在从级中的数据为“1”时，左侧的MTJ1器件被编程为平行状态，并且右侧的MTJ2器件被编程为反平行状态。当存储在从级中的数据为“0”时，左侧的MTJ1器件处于反平行状态并且右侧的MTJ2器件处于平行状态。将单独的电源路由到所有的时序元件的必要性使得该解决方案难以实施。另外，保持触发器100在休眠模式中仍然会消耗漏泄电流。此外，使用两个MTJ器件增大了触发器100的整体面积。

本实施例描述了使用单个电阻式器件的装置(即，存储器单元)，所述单个电阻式器件允许保持存储器单元在没有漏泄功率并且不需要始终接通的电源电压的情况下保存状态。与图1的两个MTJ设计相比较，本实施例使用单个电阻式器件，所述电阻式器件可以降低电阻式器件的热稳定性、消除对半Vcc电源轨的需求(即，不需要半Vcc电源发生器)、并且导致较快地进入休眠模式，所有的这些都可以节省功率耗散。

在以下描述中，对许多细节进行了讨论以提供对本公开内容的实施例的更加全面的解释。然而，对于本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其它实例中，以框图的形式而不是以具体细节的形式示出了公知结构和设备，以避免使本公开内容的实施例难以理解。

要注意，在实施例的对应附图中，用线来表示信号。一些线可以较粗，以指示更多组成成分的信号路径，和/或一些线可以在一端或多端处具有箭头，以指示主要的信息流动方向。这种指示并不是要进行限制。事实上，结合一个或多个示例性实施例来使用这些线以便于更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号实际上可以包括可以在任一方向上行进并且可以用任何适合类型的信号方案来实施的一个或多个信号。

贯穿整个说明书并且在权利要求书中，术语“连接”表示在没有任何中间设备的情况下的连接的物体之间的直接电连接。术语“耦合”表示连接的物体之间的直接电连接或通过一个或多个无源或有源中间设备的间接连接。术语“电路”表示被布置为相互合作以提供所需功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的含义包括多个引用。“在……中”的含义包括“在……中”和“在……上”。

术语“缩放”通常指的是将设计(方案和布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常还指的是在同一个工艺节点内缩小布局和设备的尺寸。术语“缩放”还可以指的是相对于另一个参数(例如，电源电平)来调节(例如，减慢)信号频率。术语“大体上”、“接近”、“近似”、“附近”、和“大约”通常指的是在目标值的+/-20％内。

除非另外规定，否则用于描述共同的对象的序数词“第一”、“第二”和“第三”等的使用仅指示指代相同对象的不同实例，并且不是要暗示所描述的对象必须采用时间上、空间上的给定顺序、排名或任何其它方式。

出于实施例的目的，晶体管是包括漏极、源极、栅极、和体端子的金属氧化物半导体(MOS)晶体管。晶体管还包括三栅极和鳍式场效应晶体管、栅极全包围圆柱体晶体管、或实施晶体管功能的其它器件，例如碳纳米管或自旋电子器件。源极端子和漏极端子可以是相同的端子并且在本文中可以互换地使用。本领域中的技术人员将领会，在不脱离本公开内容的范围的情况下，可以使用其它晶体管，例如双极结型晶体管——BJTPNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”指示n型晶体管(例如，NMOS、NPNBJT等)，并且术语“MP”指示p型晶体管(例如，PMOS、PNPBJT等)。

图2A是根据本公开内容的一个实施例的使用单个电阻式元件和静态恢复方案的具有保持力的存储器单元200。要指出的是，图2A的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。参考图1对以下实施例进行了解释。仅示出了触发器的从级，以免使本实施例难以理解。触发器的剩余部分可以类似于触发器100。实施例适用于任何存储器元件，并且不限于触发器。

在一个实施例中，存储器单元200包括交叉耦合的反相器Inv6和反相器Inv7，其中，对Inv7进行时钟门控。在一个实施例中，存储器单元200还包括耦合到休眠晶体管MN1和休眠晶体管MN2的电阻式器件。参考电阻式器件(其为MTJ器件)对以下实施例进行解释。在其它实施例中，电阻式存储器元件是导电桥RAM(CBRAM)、双稳态有机存储器、或具有双向写入的任何电阻式存储器的其中之一。

在一个实施例中，存储器单元200的恢复装置包括p型晶体管MP1和n型晶体管MN3。在一个实施例中，MP1的源极端子耦合到Vcc，MP1的漏极端子耦合到MN1的源极/漏极端子和MTJ器件的固定层，并且栅极端子由信号R0控制。在一个实施例中，MN3的漏极端子耦合到MN2的源极/漏极端子和MTJ器件的自由层，MN2的源极端子耦合到地面(Vss)，并且MN2的栅极端子由信号R1控制。存储器单元200的恢复装置还被称作静态恢复方案。

在一个实施例中，单个MTJ器件用于在休眠模式结束之后保持节点N0和节点N1的状态。在一个实施例中，MN1(还被称作第一晶体管)的漏极/源极端子耦合到节点N0，而MN1的源极/漏极端子耦合到MTJ器件的一端(即，固定层)。MN1由在MN1的栅极端子处接收的信号Sleep0控制。在一个实施例中，MN2(还被称作第二晶体管)的漏极/源极端子耦合到节点N1，而MN2的源极/漏极端子耦合到MTJ器件的另一端(即，自由层)。MN2由在MN2的栅极端子处接收的信号Sleep1控制。可以将Sleep0和Sleep1连结到同一节点，即MN1和MN2两者都由相同的休眠信号控制。例如，在写入操作期间，将MN1和MN2两者的Sleep0和Sleep1连接在一起。在一个实施例中，在读取/恢复操作期间，对Sleep0和Sleep1进行独立控制。

在正常的操作模式期间，信号Sleep0和信号Sleep1是逻辑低电平，并且具有背对背的(或交叉耦合的)反相器Inv6和反相器Inv7的存储器单元200正常操作。存储器单元200可以是独立的存储器单元或是任何存储器单元的部分。例如，存储器单元200可以是触发器、锁存器等的从级的部分。在触发器的背景下，在正常的操作模式期间，存储器单元200作为没有保持特征的触发器的常规从级而操作。在这种实施例中，触发器的性能如同任何常规触发器的性能。在休眠模式期间(即，当信号Sleep0和信号Sleep1是逻辑高电平时)，实现了具有保持特征的从级反馈。在这种实施例中，将数据存储在MTJ器件中(即，对节点N0和节点N1上的数据进行保存)，并且可以将存储器单元200作为其部分的触发器或电路完全关断以减少功率消耗。

与图1的保持触发器的从级相比较，存储器单元200具有用于非易失性储存器的单个MTJ器件。与图1的保持触发器的从级相比较，由于将较高的写入电压施加在MTJ器件的两端，存储器单元200还展示了较低的写入失败。对于存储器单元200，在写入操作期间不需要半Vcc电源。

在恢复模式期间(即，当停用Sleep模式时)，数据从MTJ器件(电阻差)转移到从级节点N0和从级节点N1中的逻辑“1”和逻辑“0”中。在一个实施例中，在恢复模式(即，静态恢复方案)期间，在较短的时间窗(TW)内将R0耦合到Vss(地面)并且将R1耦合到Vcc。在该时间段内，将信号Sleep0激活，并且由于电阻式分压器的作用，Inv8的输出根据MTJ器件的电阻状态而进入Vcc或Vss。在这种实施例中，在恢复操作期间，接通MP1和MN3。在一个实施例中，在恢复操作期间，关断从级的反馈反相器Inv7(即，对反相器Inv7进行时钟门控)。在一个实施例中，当恢复模式结束时，通过将R0耦合到Vcc来关断MP1并且通过将R1耦合到Vss来关断MN3。

图2B是根据本公开内容的一个实施例的示出在图2A的静态恢复方案的恢复操作期间的时序波形的图220。要指出的是，图2B的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

图220的x轴为时间，y轴为电压。图220示出了两个波形，一个在顶部并且一个在底部。顶部的波形是当MTJ器件的电阻率为低(即，MTJ器件的第一状态，还被称作RL)时节点N1上的电压，而底部的波形是当MTJ的电阻率为高(即，MTJ器件的第二状态，还被称作RH)时节点N1上的电压。TW是在将R1耦合到Vcc并且将R0耦合到Vss时的恢复操作期间的时间窗。在恢复操作期间(即，在TW时间窗期间)，信号Sleep0和信号Sleep1为逻辑高电平(即，能够接通MN1和MN2)。在TW窗之后，将R1耦合到Vss并且将R0耦合到Vcc，从而根据MTJ器件的电阻率使节点N1和节点N0具有它们的经恢复的数据状态。

图3是根据本公开内容的另一个实施例的具有保持力并且使用单个电阻式元件和静态恢复方案的存储器单元300。要指出的是，图3的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

除了MP1现在耦合到节点N3和MN2的源极/漏极端子而MN3耦合到节点N2和MN1的源极/漏极端子之外，图3的实施例类似于图2A的实施例。存储器单元300的操作类似于存储器单元200的操作。在该实施例中，对MTJ器件进行翻转，即自由层现在耦合到节点N2并且固定层现在耦合到节点N3。在一个实施例中，为了写入节点N0，将Sleep0耦合到Vcc并且将Sleep1耦合到Vss(以使节点N1浮动)。

图4是根据本公开内容的另一个实施例的具有保持力并且使用单个电阻式元件和静态恢复方案的存储器单元400。要指出的是，图4的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

图4的实施例是图2A的互补实施例，并且起到了与图2A类似的作用。存储器单元400使用了p型休眠晶体管MP1和p型休眠晶体管MP2代替图2A的n型休眠晶体管MN1和n型休眠晶体管MN2。在该实施例中，MP1和MP2由信号Sleep0_b和信号Sleep1_b控制，其中，信号Sleep0_b是(图2A的)信号Sleep0的反相信号并且信号Sleep1_b是(图2A的)信号Sleep1的反相信号。在一个实施例中，将Sleep0_b和Sleep1_b连结到相同的节点。例如，在写入操作期间，将MP1和MP2两者的Sleep0_b和Sleep1_b连接在一起。在一个实施例中，在读取/恢复操作期间，对Sleep0和Sleep1进行独立控制。在一个实施例中，图4的静态保持方案包括MN1，其中，MN1的源极端子耦合到Vss，MN1的漏极端子耦合到节点N2和MP1的源极/漏极端子，并且MN1的栅极端子耦合到R0_b(其中，R0_b是图2A的R0的反相信号)。在一个实施例中，图4的静态保持方案包括p型MP3，其中，MP3的源极端子耦合到Vcc，MP3的漏极端子耦合到节点N3，并且MP3的栅极端子耦合到R1_b(其中，信号R1_b是图2A的信号R1的反相信号)。

图5A是根据本公开内容的另一个实施例的具有保持力并且使用单个电阻式元件和动态恢复方案的存储器单元500。要指出的是，图5的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

对单个MTJ器件中的数据的存储类似于图2A的实施例的对单个MTJ器件中的数据的存储。不重复存储方面，以免使图5A的实施例难以理解。与图2A的静态恢复方案相比较，存储器单元500的实施例包括动态恢复方案。

在一个实施例中，存储器单元500的动态恢复方案包括p型晶体管MP1，其中，MP1的漏极端子耦合到节点N0，MP1的源极端子耦合到Vcc，并且MP1的栅极端子由R0控制。在一个实施例中，存储器单元500的动态恢复方案还包括n型晶体管MN3，其中，MN3的源极端子耦合到Vss，MN3的漏极端子耦合到节点N3，并且MN3的栅极端子由R1控制。

在一个实施例中，在读取/恢复操作期间，对Sleep0和Sleep1进行独立控制。在一个实施例中，在动态恢复方案中，使用MP1来对节点N0进行预充电，并且根据MTJ器件的电阻率状态(即，RH或RL)而有条件地对节点N0进行放电。在一个实施例中，在恢复期间，将R0耦合到Vss以对节点N0进行预充电。在此之后，将R0节点、R1节点和Sleep0节点耦合到Vcc。在一个实施例中，在将Sleep0耦合到Vcc时，将Sleep1耦合到Vss。

在一个实施例中，根据MTJ器件的电阻率状态(即，RH或RL)，有条件地对节点N0进行放电。例如，当MTJ器件的电阻率状态为高(即，RH)时，节点N0上的电压不会下降至低于Inv6的阈值。在这种实施例中，将节点N1驱动到Vss。当MTJ器件的电阻率状态为低(即，RL)时，节点N0上的电压达到Inv6的阈值以上，并且因此节点N1上的电压上升至Vcc。

图5B是根据本公开内容的一个实施例的示出在图5A的动态恢复方案的恢复操作期间的时序波形的图520。要指出的是，图5B的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

图520的x轴为时间，y轴为电压。图520示出了两个波形，一个在顶部并且一个在底部。顶部的波形是当MTJ器件的电阻率为低(即，MTJ器件的第一状态，还被称作RL)时节点N1上的电压，而底部的波形是当MTJ器件的电阻率为高(即，MTJ器件的第二状态，还被称作RH)时节点N1上的电压。此处，TW是恢复操作期间的时间窗。

表1示出了图2A的静态恢复方案与图5A的动态恢复方案的对比。

表1：静态恢复方案与动态恢复方案的对比

表1根据一个实施例将读取时间、读取能量(标准化的)、TMR(隧穿磁电阻)、电路面积(标准化的)以及电阻式存储器的所需的或所期望的低电阻率进行对比。TMR可以被表示为(RH-RL)/RL×100％，其中，RH和RL分别为电阻式器件的高电阻和低电阻。

在一个实施例中，静态恢复方案提供了(比动态恢复方案)更快的读取时间，这改善了从休眠模式退出的时间。在一个实施例中，静态恢复方案和动态恢复方案两者占用了类似的电路面积。在一个实施例中，静态恢复方案比动态恢复方案消耗了更少的功率。在一个实施例中，对于当电阻式存储器具有低电阻率时的情况，例如大约几千欧，静态恢复方案可能比动态恢复方案更有用。在一个实施例中，对于当电阻式存储器具有低电阻率时的情况，例如大约数十千欧，动态恢复方案可能比静态恢复方案更有用。

实施例可以具有若干应用。例如，实施例可以用作处理器的先进功率管理策略的一部分，所述处理器可以在如同在“始终接通的”触发器中一样保持关键状态的同时允许逻辑单元具有精细的粒度、快速功率门控。与图1的常规保持触发器相比，实施例还展示了较低的电压操作，并且因此提高了性能并且减小了功率消耗。实施例产生较低的平均功率，从而转化为移动应用中的较长的电池寿命。

图6是根据本公开内容的另一个实施例的具有保持力并且使用单个电阻式元件和动态恢复方案的存储器单元600。要指出的是，图6的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

除了MP1现在耦合到节点N1和MN2的漏极/源极端子而MN3耦合到节点N2和MN1的源极/漏极端子之外，图6的实施例类似于图5A的实施例。存储器单元600的操作类似于存储器单元500的操作。在该实施例中，将MTJ器件翻转，即自由层现在耦合到节点N2并且固定层现在耦合到节点N3。

图7是根据本公开内容的另一个实施例的具有保持力并且使用单个电阻式元件和动态恢复方案的存储器单元700。要指出的是，图7的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

图7的实施例是图5A的互补实施例，并且起到了与图5A类似的作用。存储器单元700使用了p型休眠晶体管MP1和p型休眠晶体管MP2代替图5A的n型休眠晶体管MN1和n型休眠晶体管MN2。在该实施例中，MP1和MP2由信号Sleep0_b和信号Sleep1_b控制，其中，信号Sleep0_b是(图5A的)信号Sleep0的反相信号并且信号Sleep1_b是(图5A的)信号Sleep1的反相信号。在一个实施例中，将Sleep0_b和Sleep1_b连结至相同的节点。在一个实施例中，图7的动态保持(或恢复)方案包括MN1，其中，MN1的源极端子耦合到Vss，MN1的漏极端子耦合到节点N3和MP2的漏极/源极端子，并且MN1的栅极端子耦合到R1(其中，R1与图5A的R1相同)。在一个实施例中，图7的动态恢复方案包括p型MP3，其中，MP3的源极端子耦合到Vcc，MP3的漏极端子耦合到节点N0，并且MP3的栅极端子耦合到R0(其中，信号R0与图5A的信号R0相同)。

图8是根据本公开内容的一个实施例的具有使用单个电阻式元件的具有保持力的存储器单元的智能设备或计算机系统或SoC(片上系统)1600。要指出的是，图8的具有与任何其它附图的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。

图8示出了移动设备的实施例的框图，其中，可以使用平面接口连接器。在一个实施例中，计算设备1600代表移动计算设备，例如计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、或其它无线移动设备。可以理解的是，总体上示出了某些部件，而未在计算设备1600中示出这种设备的全部部件。

在一个实施例中，计算设备1600包括具有使用参考所讨论的实施例而描述的电阻式存储器的具有保持力的存储器单元的第一处理器1610。计算设备1600的其它框也可以包括使用参考所讨论的实施例而描述的电阻式存储器的具有保持力的存储器单元的装置。本公开内容的各种实施例还可以包括1670内的网络接口，例如无线接口，以使系统实施例可以被包含在例如蜂窝电话或个人数字助理或可穿戴设备的无线设备中。

在一个实施例中，处理器1610(和处理器1690)可以包括一个或多个物理设备，例如：微处理器、应用处理器、微控制器、可编程逻辑器件、或其它处理装置。处理器1690可以是任选的。尽管该实施例示出了两个处理器，但是可以使用单个或者两个以上的处理器。由处理器1610执行的处理操作包括操作平台或操作系统的执行，在所述操作平台或操作系统上执行应用程序和/或设备功能。处理操作包括与同人类用户或其它设备的I/O(输入/输出)有关的操作、与功率管理有关的操作、和/或与将计算设备1600连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。

在一个实施例中，计算设备1600包括音频子系统1620，所述音频子系统1620代表与向计算设备提供音频功能相关联的硬件(例如音频硬件和音频电路)和软件(例如驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的设备可以被集成到计算设备1600中，或者被连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。

显示子系统1630代表为用户提供视觉和/或触觉显示以用于与计算设备1600交互的硬件(例如显示设备)和软件(例如驱动器)部件。显示子系统1630包括显示接口1632，所述显示接口1632包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑单元，以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。

I/O控制器1640代表与同用户的交互有关的硬件设备和软件部件。I/O控制器1640可操作用于管理硬件，所述硬件是音频子系统1620和/或显示子系统1630的一部分。另外，I/O控制器1640示出了用于连接到计算设备1600的附加设备的连接点，用户可以通过该连接点与系统交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或与诸如读卡器或其它设备等特定应用一起使用的其它I/O设备。

如上所述，I/O控制器1640可以与音频子系统1620和/或显示子系统1630交互。例如，通过麦克风或其它音频设备的输入可以为计算设备1600的一个或多个应用或功能提供输入或命令。另外，代替显示输出，或除显示输出之外，可以提供音频输出。在另一个示例中，如果显示子系统1630包括触摸屏，那么显示设备也可以充当输入设备，所述输入设备可以至少部分地由I/O控制器1640来管理。计算设备1600上还可以有附加的按钮或开关，以提供由I/O控制器1640管理的I/O功能。

在一个实施例中，I/O控制器1640管理诸如如下设备：加速度计、照相机、光传感器或其它环境传感器、或可以包括在计算设备1600中的其它硬件。输入可以是直接用户交互的部分、以及向系统提供环境输入以影响其操作(例如，对噪声的滤波、针对亮度检测来调整显示、给照相机应用闪光灯或其它特征)。

在一个实施例中，计算设备1600包括功率管理1650，所述功率管理1650管理电池用电量、电池的充电、以及与节能操作有关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(在中断对存储器设备的供电的情况下，状态不改变)和/或易失性(在中断对存储器设备的供电的情况下，状态不确定)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、相片、文档、或其它数据、以及与计算设备1600的应用和功能的执行有关的系统数据(长期或者暂时的)。

实施例的元件还被提供作为用于存储计算机可执行指令(例如，用于实施本文中所述的任何其它过程的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如存储器1660)可以包括但不限于：闪速存储器、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适合于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如BIOS)被下载，可以经由通信链路(例如调制解调器或网络连接)通过数据信号将计算机程序从远程计算机(例如服务器)传送到请求计算机(例如客户)。

连接1670包括硬件设备(例如无线和/或有线连接器和通信硬件)和软件部件(例如驱动器、协议堆栈)，以使计算设备1600能够与外部设备通信。计算设备1600可以是分开的设备，例如其它计算设备、无线接入点或基站、以及诸如耳机、打印机或其它设备等外围设备。

连接1670能够包括多个不同类型的连接。概括地说，计算设备1600被示出为具有蜂窝式连接1672和无线连接1674。蜂窝式连接1672通常指代由无线载波提供的蜂窝式网络连接，例如经由GSM(全球移动通信系统)或变体或派生物、CDMA(码分多址)或变体或派生物、TDM(时分复用)或变体或派生物、或者其它蜂窝业务标准所提供的蜂窝式网络连接。无线连接(或无线接口)1674指代非蜂窝式无线连接，并且可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)、或者其它无线通信。

外围连接1680包括硬件接口和连接器、以及软件部件(例如驱动器、协议堆栈)，以进行外围连接。可以理解的是，计算设备1600既可以是至其它计算设备的外围设备(“至”1682)、也可以具有连接到它的外围设备(“来自”1684)。计算设备1600通常具有用于连接到其它计算设备的“对接”连接器，以用于例如管理(例如，下载和/或上传、改变、同步)设备1600上的内容的目的。另外，对接连接器可以允许计算设备1600连接到允许计算设备1600控制输出到例如影音或其它系统的内容的特定的外围设备。

除了专用对接连接器或其它专用连接硬件以外，计算设备1600可以经由常见或基于标准的连接器进行外围连接1680。常见类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括微型显示接口(MDP)的显示接口、高清晰度多媒体接口(HDMI)、火线或其它类型。

在说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其它实施例”的引用表示结合实施例所描述的特定特征、结构或特性包括在至少一些实施例中，而不一定包括在全部实施例中。“实施例”、“一个实施例”或“一些实施例”的多处出现不一定全都指代同一实施例。如果说明书陈述部件、特征、结构或特性“可以”、“可能”或“能够”被包括，则该特定部件、特征、结构或特性不是必需被包括。如果说明书或权利要求书提及“一”元件，那么这并非表示仅有一个元件。如果说明书或权利要求书提及“附加”元件，那么这并不排除存在多于一个附加元件。

此外，特定特征、结构、功能或特性可以以任何合适的方式结合到一个或多个实施例中。例如，第一实施例可以与第二实施例结合，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。

尽管结合本公开内容的特定实施例描述了本公开内容，但按照之前所述的，对于本领域普通技术人员来说，这种实施例的许多替换、修改和变化将是显而易见的。例如，例如动态RAM(DRAM)的其它存储器架构可以使用所论述的实施例。本公开内容的实施例旨在包含落入所附权利要求书的宽泛范围内的所有这种替代、修改和变化。

另外，为了图示或讨论简单，并且为了不使本公开内容难以理解，在所呈现的附图中可以显示或可以不显示与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，为了避免使本公开内容难以理解，并且还鉴于关于这种框图布置的实施方式的细节高度依赖要实施本公开内容的平台的事实(即，这种细节应该完全在本领域技术人员的见识内)，可以用框图的形式显示布置。在阐明了具体细节(例如电路)以描述本公开内容的示例性实施例的情况下，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节或者在这些具体细节发生改变的情况下实践本公开内容。因此，说明书被认为是说明性而非限制性的。

以下示例属于进一步的实施例。示例中的细节可以用在一个或多个实施例中的任何地方。也可以关于方法或过程来实施本文中所述装置的所有可选的特征。

例如，在一个实施例中，装置包括：包括交叉耦合的单元的存储器元件，所述交叉耦合的单元具有第一节点和第二节点；耦合到第一节点的第一晶体管；耦合到第二节点的第二晶体管；以及耦合到第一晶体管和第二晶体管的电阻式存储器元件。在一个实施例中，装置还包括耦合到第一晶体管和电阻式存储器的第三晶体管，第三晶体管可操作用于为将数据从电阻式存储器元件恢复到第一节点和第二节点而接通。在一个实施例中，装置还包括耦合到第二晶体管和电阻式存储器的第四晶体管，第四晶体管可操作用于为将数据从电阻式存储器元件恢复到第一节点和第二节点而接通。

在一个实施例中，装置还包括耦合到第一节点的第五晶体管，第五晶体管可操作用于对第一节点进行预充电，以将数据从电阻式存储器元件恢复到第一节点和第二节点。在一个实施例中，第一晶体管和第二晶体管可由低功率模式信号控制。在一个实施例中，电阻式存储器元件是单个电阻式存储器元件。

在一个实施例中，电阻式存储器元件是以下元件的其中之一：磁性隧道结(MTJ)器件；导电桥RAM(CBRAM)；或者双稳态有机存储器。在一个实施例中，存储器元件是以下元件的其中之一的部分：触发器；锁存器；或者静态随机存储器。在一个实施例中，交叉耦合单元包括至少两个反相器。

在另一个示例中，在一个实施例中，一种系统包括：存储器单元；耦合到存储器单元的处理器，处理器包括根据以上所讨论的实施例的装置；以及无线接口，无线接口用于允许处理器与另一设备通信。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。

在另一个示例中，在一个实施例中，一种装置包括：交叉耦合的反相器，其具有第一节点和第二节点；第一晶体管，其具有耦合到第一节点的源极/漏极端子以及栅极端子；第二晶体管，其具有耦合到第二节点的源极/漏极端子以及栅极端子；电阻式存储器元件，其耦合到第一晶体管和第二晶体管的漏极/源极端子；以及节点，其耦合到第一晶体管和第二晶体管的栅极端子，所述节点用于输送信号以在低功率模式期间使第一晶体管和第二晶体管接通。

在一个实施例中，装置还包括耦合到第一晶体管和电阻式存储器的第三晶体管，第三晶体管可操作用于为将数据从电阻式存储器元件恢复到第一节点和第二节点而接通。在一个实施例中，装置还包括耦合到第二晶体管和电阻式存储器的第四晶体管，第四晶体管可操作用于为将数据从电阻式存储器元件恢复到第一节点和第二节点而接通。在一个实施例中，电阻式存储器元件是单个电阻式存储器元件。

在一个实施例中，电阻式存储器元件是以下元件的其中之一：磁性隧道结(MTJ)器件；导电桥RAM(CBRAM)；或者双稳态有机存储器等。在一个实施例中，交叉耦合的反相器是以下元件的其中之一的部分：触发器；锁存器；或者静态随机存储器。在一个实施例中，装置还包括耦合到第一节点的第五晶体管，第五晶体管可操作用于对第一节点进行预充电，以将数据从电阻式存储器元件恢复到第一节点和第二节点。

在一个实施例中，一种系统包括：存储器单元；耦合到存储器单元的处理器，处理器包括根据以上所讨论的实施例的装置；以及无线接口，无线接口用于允许处理器与另一设备通信。在一个实施例中，系统还包括显示单元。在一个实施例中，显示单元是触摸屏。

提供了摘要从而允许读者确定本技术公开内容的本质和要旨。在理解该摘要不用于限制权利要求的范围或含义的情况下提交了摘要。所附权利要求书由此被并入到具体实施方式中，其中，每个权利要求自身都作为单独的实施例。

Claims (22)

1.一种装置，包括：

存储器元件，所述存储器元件包括交叉耦合的单元，所述交叉耦合的单元具有第一节点和第二节点；

第一晶体管，所述第一晶体管耦合到所述第一节点；

第二晶体管，所述第二晶体管耦合到所述第二节点；以及

电阻式存储器元件，所述电阻式存储器元件耦合到所述第一晶体管和所述第二晶体管。

2.根据权利要求1所述的装置，还包括耦合到所述第一晶体管和所述电阻式存储器的第三晶体管，所述第三晶体管能够操作用于为将数据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点而接通。

3.根据权利要求1所述的装置，还包括耦合到所述第二晶体管和所述电阻式存储器的第四晶体管，所述第四晶体管能够操作用于为将数据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点而接通。

4.根据权利要求1所述的装置，还包括耦合到所述第一节点的第五晶体管，所述第五晶体管能够操作用于对所述第一节点进行预充电，以将数据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点。

5.根据权利要求1所述的装置，其中，所述第一晶体管和所述第二晶体管能够由低功率模式信号控制。

6.根据权利要求1所述的装置，其中，所述电阻式存储器元件是单个电阻式存储器元件。

7.根据权利要求1所述的装置，其中，所述电阻式存储器元件是以下元件的其中之一：

磁性隧道结(MTJ)器件；

导电桥RAM(CBRAM)；或者

双稳态有机存储器。

8.根据权利要求1所述的装置，其中，所述存储器元件是以下元件的其中之一的部分：

触发器；

锁存器；或者

静态随机存储器。

9.根据权利要求1所述的装置，其中，所述交叉耦合的单元包括至少两个反相器。

10.一种装置，包括：

交叉耦合的反相器，所述交叉耦合的反相器具有第一节点和第二节点；

第一晶体管，所述第一晶体管具有耦合到所述第一节点的源极/漏极端子、以及栅极端子；

第二晶体管，所述第二晶体管具有耦合到所述第二节点的源极/漏极端子、以及栅极端子；

电阻式存储器元件，所述电阻式存储器元件耦合到所述第一晶体管和所述第二晶体管的漏极/源极端子；以及

节点，所述节点耦合到所述第一晶体管和所述第二晶体管的所述栅极端子，所述节点用于输送信号以在低功率模式期间使所述第一晶体管和所述第二晶体管接通。

11.根据权利要求10所述的装置，还包括耦合到所述第一晶体管和所述电阻式存储器的第三晶体管，所述第三晶体管能够操作用于为将数据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点而接通。

12.根据权利要求10所述的装置，还包括耦合到所述第二晶体管和所述电阻式存储器的第四晶体管，所述第四晶体管能够操作用于为将数据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点而接通。

13.根据权利要求10所述的装置，其中，所述电阻式存储器元件是单个电阻式存储器元件。

14.根据权利要求10所述的装置，其中，所述电阻式存储器元件是以下元件的其中之一：

磁性隧道结(MTJ)器件；

导电桥RAM(CBRAM)；或者

双稳态有机存储器等。

15.根据权利要求10所述的装置，其中，所述交叉耦合的反相器是以下元件的其中之一的部分：

触发器；

锁存器；或者

静态随机存储器。

16.根据权利要求10所述的装置，还包括耦合到所述第一节点的第五晶体管，所述第五晶体管能够操作用于对所述第一节点进行预充电，以将数据从所述电阻式存储器元件恢复到所述第一节点和所述第二节点。

17.一种系统，包括：

存储器单元；

耦合到所述存储器单元的处理器，所述处理器包括根据权利要求1至9中的任一项所述的装置；以及

无线接口，所述无线接口用于允许所述处理器与另一设备通信。

18.根据权利要求17所述的系统，还包括显示单元。

19.根据权利要求18所述的系统，其中，所述显示单元是触摸屏。

20.一种系统，包括：

存储器单元；

耦合到所述存储器单元的处理器，所述处理器包括根据权利要求10至16中的任一项所述的装置；以及

无线接口，所述无线接口用于允许所述处理器与另一设备通信。

21.根据权利要求20所述的系统，还包括显示单元。

22.根据权利要求21所述的系统，其中，所述显示单元是触摸屏。