CN101878506A - 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案 - Google Patents

用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案 Download PDF

Info

Publication number
CN101878506A
CN101878506A CN2008801180926A CN200880118092A CN101878506A CN 101878506 A CN101878506 A CN 101878506A CN 2008801180926 A CN2008801180926 A CN 2008801180926A CN 200880118092 A CN200880118092 A CN 200880118092A CN 101878506 A CN101878506 A CN 101878506A
Authority
CN
China
Prior art keywords
bit line
coupled
bit
stt
mtj
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801180926A
Other languages
English (en)
Inventor
杨赛森
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101878506A publication Critical patent/CN101878506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示用于自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取操作的系统、电路和方法。提供多个位单元，其每一者耦合到多个位线、字线和源极线中之一。对应于所述多个位线中之一的多个预充电晶体管经配置以在读取操作之前将所述位线放电到接地。

Description

用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案
技术领域
本发明的实施例涉及随机存取存储器(RAM)。更具体来说，本发明的实施例涉及自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取操作。
背景技术
随机存取存储器(RAM)是现代数字结构的普遍存在的组件。RAM可以是独立的装置，或者可集成或嵌入在使用RAM的装置内，所述装置例如为微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)以及所属领域的技术人员将了解的其它类似装置。RAM可以是易失性的或非易失性的。易失性RAM只要在电力被移除时便会丢失其存储的信息。非易失性RAM即使在电力被从存储器移除时也可维持其存储器内容。虽然非易失性RAM在不被供应电力的情况下维持其内容的能力方面具有优点，但常规非易失性RAM具有比易失性RAM慢的读取/写入时间。
磁阻随机存取存储器(MRAM)是具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。与在电荷或电流流动时存储数据的常规RAM技术相比，MRAM使用磁性元件。如图1A和1B中说明，磁性隧道结(MTJ)存储元件100可由由绝缘(隧道势垒)层120分离的两个磁性层110和130形成，每一磁性层可保持一磁场。所述两个层中之一(例如，固定层110)被设定为特定极性。另一层(例如，自由层130)的极性132自由地改变以与可施加的外部场的极性匹配。自由层130的极性132的改变将使MTJ存储元件100的电阻改变。举例来说，当极性对准时(图1A)，存在低电阻状态。当极性未对准时(图1B)，则存在高电阻状态。MTJ 100的图解已被简化，且所属领域的技术人员将了解，所说明的每一层可包括一个或一个以上材料层，如此项技术中已知。
参看图2A，针对读取操作说明常规MRAM的存储器单元200。单元200包含晶体管210、位线220、数字线230和字线240。可通过测量MTJ 100的电阻来读取单元200。举例来说，可通过激活相关联的晶体管210来选择特定MTJ 100，所述晶体管210可切换来自穿过MTJ 100的位线220的电流。由于隧道磁阻效应，MTJ 100的电阻基于所述两个磁性层(例如，110、130)中的极性的定向而改变，如上文论述。任何特定MTJ 100内的电阻均可根据由自由层的极性引起的电流来确定。常规上，如果固定层110和自由层130具有相同极性，那么电阻为低，且读取“0”。如果固定层110和自由层130具有相反极性，那么电阻较高，且读取“1”。
参看图2B，针对写入操作说明常规MRAM的存储器单元200。MRAM的写入操作是磁性操作。因此，晶体管210在写入操作期间断开。电流传播经过位线220和数字线230以建立磁场250和260，所述磁场可影响MTJ 100的自由层的极性，且因此影响单元200的逻辑状态。因此，数据可写入到MTJ 100且存储在其中。
MRAM具有若干使得其成为通用存储器的候选者的合意特性，例如高速度、高密度(即，小的位单元大小)、低功率消耗和不会随着时间而降级。然而，MRAM具有可缩放性问题。具体来说，随着位单元变得较小，用于切换存储器状态的磁场增加。因此，电流密度和功率消耗增加以提供较高的磁场，因此限制了MRAM的可缩放性。
不同于常规MRAM，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用电子，在电子穿过薄膜(自旋过滤器)时所述电子变为经自旋极化。STT-MRAM也称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)和自旋动量转移(SMT-RAM)。在写入操作期间，经自旋极化的电子对自由层施加力矩，所述力矩可切换自由层的极性。读取操作与常规MRAM的类似之处在于使用电流来检测MTJ存储元件的电阻/逻辑状态，如上文中论述。如图3A中说明，STT-MRAM位单元300包含MTJ305、晶体管310、位线320和字线330。晶体管310被接通以用于读取和写入操作两者，以允许电流流过MTJ 305，使得可读取或写入逻辑状态。
参看图3B，说明STT-MRAM单元301的更详细的图以用于对读取/写入操作进行进一步论述。除了先前论述的例如MTJ 305、晶体管310、位线320和字线330等元件外，还说明源极线340、读出放大器350、读取/写入电路360和位线参考370。如上文论述，STT-MRAM中的写入操作是电的。读取/写入电路360在位线320与源极线340之间产生写入电压。依据位线320与源极线340之间的电压的极性，MTJ 305的自由层的极性可改变，且相应地逻辑状态可写入到单元301。同样，在读取操作期间，产生读取电流，其经由MTJ 305在位线320与源极线340之间流动。当准许电流流经晶体管310时，可基于位线320与源极线340之间的电压差来确定MTJ 305的电阻(逻辑状态)，所述电压差与参考370进行比较且随后由读出放大器350放大。所属领域的技术人员将了解，存储器单元301的操作和构造是此项技术中已知的。例如在M·西美(M.Hosomi)等人的“具有自旋转移力矩磁阻磁化切换的新颖的非易失性存储器：Spin-RAM(A NovelNonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching：Spin-RAM)”(IEDM会议会刊，2005)中提供额外细节，所述文章的全文以引用的方式并入本文中。
STT-MRAM的电写入操作消除了由于MRAM中的磁性写入操作而带来的按比例缩放问题。此外，电路设计对于STT-MRAM较不复杂。然而，因为读取和写入操作两者都是通过使电流通过MTJ 305而执行的，所以存在读取操作干扰存储在MTJ 305中的数据的可能性。举例来说，如果读取电流在量值上类似于或大于写入电流阈值，那么存在读取操作可能干扰MTJ 305的逻辑状态且因此使存储器的完整性降级的很大可能性。
发明内容
本发明的示范性实施例是针对用于STT-MRAM中的读取操作的系统、电路和方法。
因此，本发明的一实施例可包含一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，所述STT-MRAM阵列包括：多个位单元，其每一者耦合到多个位线、字线和源极线中之一；以及多个预充电晶体管，其每一者对应于所述多个位线中之一，其中所述预充电晶体管经配置以在读取操作之前将所述位线放电到接地。
本发明的另一实施例可包含一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，所述STT-MRAM阵列包括：多个位单元，其每一者耦合到多个位线、字线和源极线中之一；读取多路复用器，其经配置以选择所述多个位线中之一；以及预充电晶体管，其耦合到所述读取多路复用器的输出，其中所述预充电晶体管经配置以在读取操作之前将所述选定位线放电到接地。
本发明的另一实施例可包含一种用于读取自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的存储器的方法，其包括：在读取操作之前将至少选定位线放电到接地电位；选择所述选定位线上的位单元；以及在所述读取操作期间读取所述位单元的值。
附图说明
呈现附图以辅助描述本发明的实施例，且仅为说明实施例而不是限制所述实施例而提供附图。
图1A和1B是磁性隧道结(MTJ)存储元件的图解。
图2A和2B分别是在读取和写入操作期间磁阻随机存取存储器(MRAM)单元的图解。
图3A和3B是自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的图解。
图4A是具有接地电平预充电的STT-MRAM的位单元阵列的图解。
图4B是具有接地电平预充电的STT-MRAM的位单元阵列的另一图解。
图5A是说明用于STT-MRAM的读取操作的信号电平的曲线图。
图5B是说明用于STT-MRAM的读取操作的信号电平的另一实施例的曲线图。
具体实施方式
在针对本发明具体实施例的以下描述和相关图式中揭示本发明的实施例的方面。在不脱离本发明范围的情况下可设想替代实施例。另外，将不详细描述或将省略本发明的众所周知的元件，以便不会混淆本发明的实施例的相关细节。
本文使用词语“示范性”来表示“用作实例、例子或说明”。本文描述为“示范性”的任何实施例均不一定解释为比其它实施例优选或有利。同样，术语“本发明的实施例”不要求本发明的所有实施例均包含所论述的特征、优点或操作模式。
如背景技术中论述，STT-MRAM对每一单元使用低写入电流，这是此存储器类型优于MRAM的优点。然而，单元读取电流可能接近或高于写入电流阈值，且因此致使无效的写入操作发生。为了减轻此问题，可将读取操作期间的位线(BL)电压电平保持为比写入阈值电压低的值。
常规上，将位线(BL)电压预充电到中点电压(例如，0.4V)。然而，本发明的实施例在预充电时间期间将BL保持于低或接地电平。当读取命令经断言时，选定BL的多路复用器(mux)将被启用。通过此多路复用器，电流源(例如，PMOS晶体管)提供电荷到BL。未选定的BL保持于低或接地电平，且不存在读取干扰。选定BL升高到某一电压电平，其经配置以低于写入阈值电平。而且，实施例可减少读取操作电流和总体功率消耗。
参看图4A，说明STT-MRAM阵列400的一区段。举例来说，说明四个位线BL0-BL3，其每一者具有耦合到预充电线415的预充电晶体管410-413。在读取操作之前激活预充电线415以在位线(BL0-BL3)上建立已知的参考值。当预充电信号(pre)有效(高)时，本发明的实施例经由晶体管410-413将位线放电到低或接地电位。下文将相对于图5A论述关于信令的额外细节。
每一位线(BL0-BL3)耦合到常规上以若干行(例如，行0-行n)布置的多个位单元。每一行具有相关联的字线(WL0-WLn)和源极线(SL0-SLn)。每一位包含MTJ(例如，420)和字线晶体管(例如，430)，如背景技术中所论述(参见例如图3A和3B)。每一位线BL0-BL3具有相关联的读取多路复用器(RD Mux0-RD Mux3)以用于选择位线BL0-BL3进行读取。行由哪一字线有效来确定。随后基于位线与字线的交叉点来选择位单元。
提供电流源450以用于读取选定位单元的值，且将读取的值与耦合到读出放大器460的参考值440(BL_Ref)进行比较。读出放大器460基于读取的值与参考值的差而输出用于位单元的值的信号。如上文论述，在读取操作期间，未选定的位线(例如，BL1-BL3)将在由预充电晶体管410-413放电之后保留在接地电平附近。
将了解，仅为了说明目的提供上述电路图，且本发明的实施例不限于此说明的实例。举例来说，源极线可在多个字线之间共享，例如SL0可在WL0与WL1之间共享。同样，源极线可经布置以平行于位线，而不是如所说明那样大体上垂直于位线。此外，可使用实现相同功能性的其它装置。举例来说，可使用可选择性地耦合各种位线的任何切换装置来代替读取多路复用器。
图4B说明在位线上具有接地电平预充电的STT-MRAM阵列401的替代实施例。在说明中，元件中的许多类似于关于图4A描述的元件。因此，将使用共同参考标号且将省略详细论述。
参看图4B，说明STT-MRAM阵列401的一区段。举例来说，说明四个位线BL0-BL3。在读取操作之前激活预充电线415以在位线(BL0-BL3)上建立已知的参考值。在阵列401中，替代于具有如图4A说明的耦合到每一位线的预充电晶体管，可使用共享的预充电晶体管480。在线415上接收到预充电控制信号(pre)后，可激活预充电晶体管480，其将使共同位线470放电到接地电位。当经由读取多路复用器(例如，RD Mux0)选择位线(例如，BL0)时，位线将耦合到对读出放大器460的共同位线输入470。在一个实施例中，所有位线BL0-BL3可通过启用相关联的读取多路复用器(或开关)RD Mux0-3来选择。在对位线放电的同时，可在读取操作(例如，对应于字线启用的启用信号)之前停用电流源450以防止在读取操作之前的电流流动。将了解，图4A中的电流源450也可类似地停用且随后在读取操作期间启用。下文将关于图5B论述关于信令的额外细节。
图5A说明根据本发明实施例的用于图4A的电路的信令。在读取操作之前将预充电信号510(pre)维持于高电平，其将激活预充电晶体管(参见例如图4A的410)且将位线放电到接地电位。在读取操作期间，预充电信号510转变为低状态且预充电晶体管将选通为断开。另外，读取多路复用器启用信号520(Rd mux enable)将如同字线启用信号530(WL)那样被激活。如上文论述，通过启用特定读取多路复用器(例如，RD Mux 0)，可选择位线(例如，BL0)。同样激活特定字线将激活特定行中的相关联字线晶体管(例如，430)。字线与位线的交叉点将选择特定位单元进行读取。位线电压540将与MTJ(例如，420)的电阻和在由电流源启用535启用时电流源(例如，450)供应的电流成比例地增加。如上文论述，MTJ针对每一状态(例如，“0”和“1”)将具有不同的电阻值。因此，位线电压540将基于MTJ的状态而改变，且此改变可在读出放大器处相对于参考值(例如，BL_ref)来检测以确定位单元的值。
图5B说明根据本发明实施例的用于图4B的电路的信令。在读取操作之前将预充电信号511(pre)维持于高电平，其将激活预充电晶体管(参见例如图4B的480)。另外，读取多路复用器启用信号521(用于选定位线的Rd mux enable)将被激活以允许选定位线耦合到预充电晶体管且在读取操作之前放电到接地或低电位。如所说明，选定位线读取多路复用器启用521可维持接通，且用于未选定位线的Rd多路复用器启用信号522可转变为低状态以在读取操作之前将未选定位线去耦。或者，仅用于选定位线的读取多路复用器启用521可在将预充电晶体管减活(例如，511)之前被激活。在读取操作期间，预充电信号511转变为低状态且预充电晶体管将被减活(例如，选通为断开)。字线启用信号530(WL)可在预充电晶体管选通为断开之后被激活。另外，电流源(例如，450)也可在预充电晶体管选通为断开之后被启用(例如，535)。如上文论述，通过启用特定读取多路复用器(例如，RD Mux 0)，可选择位线(例如，BL0)。同样激活特定字线将激活特定行中的相关联的字线晶体管(例如，430)。字线与位线的交叉点将选择特定位单元进行读取。位线电压540将与MTJ(例如，420)的电阻和在读取操作期间由电流源启用535启用的电流源(例如，450)供应的电流成比例地增加。如上文论述，MTJ针对每一状态(例如，“0”和“1”)将具有不同的电阻值。因此，位线电压540将基于MTJ的状态而改变，且此改变可在读出放大器处相对于参考值(例如，BL_ref)来检测以确定位单元的值。
虽然上述揭示内容展示了本发明的说明性实施例，但将了解，本发明的实施例不限于这些说明。举例来说，图5A和5B说明的信号的特定序列可修改，只要维持功能性即可(例如，在对位单元的读取之前启用读取多路复用器、字线和电流源)。此外，本发明的实施例可包含用于执行本文论述的功能、步骤、动作序列和/或算法的方法。举例来说，本发明的实施例可包含用于读取自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的存储器的方法，其包括在读取操作之前将至少选定位线放电到接地电位(参见例如图5A的510或图5B的511)。可在选定位线上选择位单元(参见例如图5A的520和530，或图5B的521、522和530)。随后，在读取操作期间位单元的值(参见例如图5A或5B的540)。
虽然上述揭示内容展示了本发明的说明性实施例，但应注意，在不脱离如所附权利要求书界定的本发明实施例的范围的情况下可在其中做出各种改变和修改。举例来说，对应于待激活的晶体管/电路的特定逻辑信号可在适当时改变以实现所揭示的功能性，因为晶体管/电路可被修改为互补的装置(例如，互换的PMOS和NMOS装置)。同样，根据本文描述的本发明实施例的方法的功能、步骤和/或动作无需以任何特定次序执行。此外，虽然可以单数形式描述或主张本发明的元件，但复数形式也是预期的，除非明确声明限于单数形式。

Claims (18)

1.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，其包括：
多个位单元，其每一者耦合到多个位线、字线和源极线中之一；以及
多个预充电晶体管，其每一者对应于所述多个位线中之一，其中所述预充电晶体管经配置以在读取操作之前将所述位线放电到接地。
2.根据权利要求1所述的STT-MRAM阵列，其中所述预充电晶体管是NMOS晶体管。
3.根据权利要求1所述的STT-MRAM阵列，其中每一位单元包括：
存储元件；以及
字线晶体管，其耦合到所述存储元件。
4.根据权利要求3所述的STT-MRAM阵列，其中所述存储元件是磁性隧道结(MTJ)且其中所述字线晶体管与所述MTJ串联耦合。
5.根据权利要求1所述的STT-MRAM阵列，其进一步包括：
读出放大器，其具有耦合到电流源的第一输入和耦合到位线参考的第二输入；以及
多个读取多路复用器，其中每一读取多路复用器对应于所述位线中之一，且经配置以选择性地将所对应的所述位线中之一耦合到所述读出放大器的所述第一输入。
6.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)阵列，其包括：
多个位单元，其每一者耦合到多个位线、字线和源极线中之一；
读取多路复用器，其经配置以选择所述多个位线中之一；以及
预充电晶体管，其耦合到所述读取多路复用器的输出，其中所述预充电晶体管经配置以在读取操作之前将所述选定位线放电到接地。
7.根据权利要求6所述的STT-MRAM阵列，其中所述预充电晶体管是NMOS晶体管。
8.根据权利要求6所述的STT-MRAM阵列，其中每一位单元包括：
存储元件；以及字线晶体管，其耦合到所述存储元件。
9.根据权利要求8所述的STT-MRAM阵列，其中所述存储元件是磁性隧道结(MTJ)且其中所述字线晶体管与所述MTJ串联耦合。
10.根据权利要求6所述的STT-MRAM阵列，其进一步包括：
读出放大器，其具有耦合到电流源和所述读取多路复用器的所述输出的第一输入以及耦合到位线参考的第二输入。
11.一种用于自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取存储器的方法，其包括：
在读取操作之前将至少选定位线放电到接地电位；
选择所述选定位线上的位单元；以及
在所述读取操作期间读取所述位单元的值。
12.根据权利要求11所述的方法，其进一步包括：
使用读取多路复用器选择所述选定位线；
激活耦合到所述位单元的字线；以及
在所述选定位线上发源电流以读取所述位单元。
13.根据权利要求12所述的方法，其中所述位单元包括：
磁性隧道结(MTJ)；以及
字线晶体管，其与所述MTJ串联耦合。
14.根据权利要求11所述的方法，其进一步包括：
在所述读取操作之前对多个位线中的至少一者进行放电。
15.根据权利要求14所述的方法，其中所述多个位线包含所述选定位线，且每一位线
具有耦合到所述位线以对所述位线进行放电的相关联的预充电晶体管。
16.根据权利要求15所述的方法，其进一步包括：
在启用耦合到所述多个位线的读取多路复用器之前将所述预充电晶体管减活。
17.根据权利要求14所述的方法，其中所述多个位线包含所述选定位线，且预充电晶体管耦合到所述选定位线以对所述选定位线进行放电。
18.根据权利要求17所述的方法，其进一步包括：
在启用耦合到所述多个位线的读取多路复用器之后将所述预充电晶体管减活，其中所述预充电晶体管在所述读取多路复用器的输出处耦合到所述选定位线。
CN2008801180926A 2007-10-17 2008-10-17 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案 Pending CN101878506A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/873,684 2007-10-17
US11/873,684 US20090103354A1 (en) 2007-10-17 2007-10-17 Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory
PCT/US2008/080300 WO2009052371A2 (en) 2007-10-17 2008-10-17 Ground level precharge bit line scheme for read operation in spin transfer torque magnetoresistive random access memory

Publications (1)

Publication Number Publication Date
CN101878506A true CN101878506A (zh) 2010-11-03

Family

ID=40506505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801180926A Pending CN101878506A (zh) 2007-10-17 2008-10-17 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案

Country Status (8)

Country Link
US (1) US20090103354A1 (zh)
EP (1) EP2206121A2 (zh)
JP (1) JP2011501342A (zh)
KR (1) KR20100080935A (zh)
CN (1) CN101878506A (zh)
CA (1) CA2702487A1 (zh)
MX (1) MX2010004187A (zh)
WO (1) WO2009052371A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144295A (zh) * 2013-03-13 2015-12-09 高通股份有限公司 具有增强速度的写辅助存储器
CN107103358A (zh) * 2017-03-24 2017-08-29 中国科学院计算技术研究所 基于自旋转移力矩磁存储器的神经网络处理方法及系统
CN107251141A (zh) * 2015-02-24 2017-10-13 国际商业机器公司 失配和噪声不敏感的自旋扭矩转移磁随机存取存储器
CN108292701A (zh) * 2015-12-24 2018-07-17 英特尔公司 具有增强隧穿磁阻比的存储器单元、包括其的存储器设备和系统

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8063459B2 (en) 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US7826255B2 (en) * 2008-09-15 2010-11-02 Seagate Technology Llc Variable write and read methods for resistive random access memory
US8027206B2 (en) 2009-01-30 2011-09-27 Qualcomm Incorporated Bit line voltage control in spin transfer torque magnetoresistive random access memory
US7957183B2 (en) * 2009-05-04 2011-06-07 Magic Technologies, Inc. Single bit line SMT MRAM array architecture and the programming method
KR101057724B1 (ko) * 2009-05-13 2011-08-18 주식회사 하이닉스반도체 반도체 메모리 장치와 그의 구동 방법
EP2363862B1 (en) * 2010-03-02 2016-10-26 Crocus Technology MRAM-based memory device with rotated gate
US8981502B2 (en) * 2010-03-29 2015-03-17 Qualcomm Incorporated Fabricating a magnetic tunnel junction storage element
JP5190499B2 (ja) * 2010-09-17 2013-04-24 株式会社東芝 半導体記憶装置
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8358149B2 (en) * 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8207757B1 (en) * 2011-02-07 2012-06-26 GlobalFoundries, Inc. Nonvolatile CMOS-compatible logic circuits and related operating methods
US9070456B2 (en) 2011-04-07 2015-06-30 Tom A. Agan High density magnetic random access memory
US8976577B2 (en) 2011-04-07 2015-03-10 Tom A. Agan High density magnetic random access memory
JP2013196717A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体記憶装置およびその駆動方法
US9672885B2 (en) 2012-09-04 2017-06-06 Qualcomm Incorporated MRAM word line power control scheme
KR102011138B1 (ko) 2013-04-25 2019-10-21 삼성전자주식회사 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
KR102154026B1 (ko) 2013-08-29 2020-09-09 삼성전자주식회사 자기 메모리 장치의 동작 방법
KR102116792B1 (ko) 2013-12-04 2020-05-29 삼성전자 주식회사 자기 메모리 장치, 이의 동작 방법 및 이를 포함하는 반도체 시스템
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
KR102116719B1 (ko) 2013-12-24 2020-05-29 삼성전자 주식회사 자기 메모리 장치
KR102212750B1 (ko) 2014-07-23 2021-02-05 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 독출 방법
US10032509B2 (en) * 2015-03-30 2018-07-24 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
EP3107102A1 (en) * 2015-06-18 2016-12-21 EM Microelectronic-Marin SA Memory circuit
KR102423289B1 (ko) 2016-03-23 2022-07-20 삼성전자주식회사 동작 속도를 향상시키는 반도체 메모리 장치
US11342015B1 (en) * 2020-11-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395253A (zh) * 2001-06-28 2003-02-05 三菱电机株式会社 具备包含有隧道磁阻元件的存储单元的薄膜磁性体存储器
CN1953096A (zh) * 2005-10-19 2007-04-25 株式会社瑞萨科技 抑制数据读出时的误写入的非易失存储装置
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216482A (ja) * 2000-11-17 2002-08-02 Toshiba Corp 半導体メモリ集積回路
JP4712204B2 (ja) * 2001-03-05 2011-06-29 ルネサスエレクトロニクス株式会社 記憶装置
JP4731041B2 (ja) * 2001-05-16 2011-07-20 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
KR100521363B1 (ko) * 2002-10-07 2005-10-13 삼성전자주식회사 마그네틱 랜덤 액세스 메모리의 데이터 센싱 회로 및 그방법
US7184301B2 (en) * 2002-11-27 2007-02-27 Nec Corporation Magnetic memory cell and magnetic random access memory using the same
JP4269668B2 (ja) * 2002-12-02 2009-05-27 日本電気株式会社 Ｍｒａｍ及びその読み出し方法
US7006375B2 (en) * 2003-06-06 2006-02-28 Seagate Technology Llc Hybrid write mechanism for high speed and high density magnetic random access memory
JP2007081280A (ja) * 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
US7480172B2 (en) * 2006-01-25 2009-01-20 Magic Technologies, Inc. Programming scheme for segmented word line MRAM array
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
JP2008097665A (ja) * 2006-10-06 2008-04-24 Renesas Technology Corp センスアンプ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395253A (zh) * 2001-06-28 2003-02-05 三菱电机株式会社 具备包含有隧道磁阻元件的存储单元的薄膜磁性体存储器
US7272035B1 (en) * 2005-08-31 2007-09-18 Grandis, Inc. Current driven switching of magnetic storage cells utilizing spin transfer and magnetic memories using such cells
CN1953096A (zh) * 2005-10-19 2007-04-25 株式会社瑞萨科技 抑制数据读出时的误写入的非易失存储装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144295A (zh) * 2013-03-13 2015-12-09 高通股份有限公司 具有增强速度的写辅助存储器
CN105144295B (zh) * 2013-03-13 2017-11-17 高通股份有限公司 具有增强速度的写辅助存储器
CN107251141A (zh) * 2015-02-24 2017-10-13 国际商业机器公司 失配和噪声不敏感的自旋扭矩转移磁随机存取存储器
CN108292701A (zh) * 2015-12-24 2018-07-17 英特尔公司 具有增强隧穿磁阻比的存储器单元、包括其的存储器设备和系统
CN108292701B (zh) * 2015-12-24 2022-12-13 英特尔公司 具有增强隧穿磁阻比的存储器单元、包括其的存储器设备和系统
CN107103358A (zh) * 2017-03-24 2017-08-29 中国科学院计算技术研究所 基于自旋转移力矩磁存储器的神经网络处理方法及系统

Also Published As

Publication number Publication date
KR20100080935A (ko) 2010-07-13
CA2702487A1 (en) 2009-04-23
EP2206121A2 (en) 2010-07-14
MX2010004187A (es) 2010-05-14
WO2009052371A3 (en) 2009-06-11
WO2009052371A2 (en) 2009-04-23
JP2011501342A (ja) 2011-01-06
US20090103354A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
CN101878506A (zh) 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案
CN101627435B (zh) 用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路
CN102282621B (zh) 自旋转移力矩磁阻随机存取存储器内的位线电压控制
CN101641746B (zh) 用于自旋转移力矩磁阻随机存取存储器中的读取和写入的字线晶体管强度控制
EP2308050B1 (en) Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
CN102203870B (zh) Stt-mram中的字线电压控制
US8514605B2 (en) MRAM diode array and access method
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
KR102066836B1 (ko) 스핀-토크 mram에 기록하는 기록 구동기 회로 및 방법
CN102197433B (zh) 在自旋转移力矩磁阻随机存取存储器中加电期间的数据保护
US20170076791A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101103