CN110444238A - 存储器及数据处理方法 - Google Patents

存储器及数据处理方法 Download PDF

Info

Publication number
CN110444238A
CN110444238A CN201910610887.9A CN201910610887A CN110444238A CN 110444238 A CN110444238 A CN 110444238A CN 201910610887 A CN201910610887 A CN 201910610887A CN 110444238 A CN110444238 A CN 110444238A
Authority
CN
China
Prior art keywords
array
setting
data
memory
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910610887.9A
Other languages
English (en)
Other versions
CN110444238B (zh
Inventor
张君宇
刘璟
吕杭炳
张锋
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910610887.9A priority Critical patent/CN110444238B/zh
Publication of CN110444238A publication Critical patent/CN110444238A/zh
Application granted granted Critical
Publication of CN110444238B publication Critical patent/CN110444238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods

Abstract

本发明实施例涉及半导体技术领域，具体而言，涉及一种存储器及数据处理方法。该存储器包括主阵列、第一设定阵列和第二设定阵列，其中，第一设定阵列和第二设定阵列分别设置于第一设定区域和第二设定区域，如此，能够使得第一设定阵列和第二设定阵列靠近主阵列，使得第一设定阵列、第二设定阵列和主阵列位于同一物理存储区域中，无需为第一设定阵列和第二设定阵列单独划分物理存储区域，从而使得第一设定阵列和第二设定阵列能够与主阵列共享译码器和读取电路，无需为第一设定阵列和第二设定阵列单独配置译码器和读取电路，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。

Description

存储器及数据处理方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种存储器及数据处理方法。
背景技术
阻变存储器(Resistive RandomAccess Memory，RRAM)是一种新型的非挥发存储器，在嵌入式应用和独立式应用里具有广泛的用途。但是现有的阻变存储器的制造成本较高。
发明内容
为了至少克服现有技术中的上述不足，本发明的目的之一在于提供存储器及数据处理方法。
本发明实施例提供了一种存储器，包括：主阵列、第一设定阵列和第二设定阵列；
所述第一设定阵列设置于第一设定区域，所述第一设定阵列靠近所述主阵列的第一边缘；
所述第二设定阵列设置于第二设定区域，所述第二设定阵列靠近所述主阵列的第二边缘；
其中，所述第一边缘和所述第二边缘为所述主阵列相对的两个边缘。
可选地，所述第一设定阵列和所述第二设定阵列均为一次性编程只读存储区域所在的阵列。
可选地，所述第一设定区域和所述第二设定区域均为所述主阵列的冗余资源区域。
可选地，所述存储器还包括译码器；
所述译码器与所述主阵列连接；
所述译码器与所述第一设定阵列连接；
所述译码器与所述第二设定阵列连接。
可选地，所述存储器还包括读取电路；
所述读取电路与所述主阵列连接；
所述读取电路与所述第一设定阵列连接；
所述读取电路与所述第二设定阵列连接。
可选地，所述主阵列为N*M个存储单元形成的阵列，其中，N和M为正整数。
可选地，所述第一设定阵列为X*M个存储单元形成的阵列，所述第二设定阵列为Y*M个存储单元形成的阵列，其中，X、Y和M为正整数。
本发明实施例还提供了一种数据处理方法，用于将待存储数据存储至上述存储器中，所述方法包括：
将所述待存储数据以多副本的形式存储在第一设定阵列中，其中，所述待存储数据为二进制数据。
本发明实施例还提供了一种数据处理方法，用于对上述存储器中的数据进行读取，所述方法包括：
从所述存储器的第一设定阵列中读取出n个原始数据，其中，所述n个原始数据是以n副本的形式存储在所述第一设定阵列中的，所述原始数据为二进制数据；
从所述n个原始数据中读取出目标数据；其中，n为正整数。
可选地，所述从所述n个原始数据读取出目标数据，包括：
确定所述n个原始数据中的m个设定数据，其中，m为正整数，m小于n，所述设定数据为相同的数据；
判断所述m是否大于等于设定值，若所述m大于等于所述设定值，根据所述m个设定数据中的任意一个设定数据确定出目标数据；
读取出所述目标数据。
本发明实施例所提供的存储器及数据处理方法，第一设定阵列和第二设定阵列分别设置于第一设定区域和第二设定区域，如此，能够使得第一设定阵列和第二设定阵列靠近主阵列，使得第一设定阵列、第二设定阵列和主阵列位于同一物理存储区域中，无需为第一设定阵列和第二设定阵列单独划分物理存储区域，从而使得第一设定阵列和第二设定阵列能够与主阵列共享译码器和读取电路，无需为第一设定阵列和第二设定阵列单独配置译码器和读取电路，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。
进一步地，通过将待存储数据以多副本的形式存储在第一设定阵列中，能够多模冗余的存储形式提高数据存储的安全性和可靠性。进一步地，通过从存储器的第一设定阵列中读取n个原始数据，并根据n个原始数据读取出目标数据，能够以多模冗余的读取形式从第一设定阵列中安全、可靠地读取数据。如此，在降低阻变存储器制造成本的同时还能够保证数据的读存的安全性和可靠性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例所提供的一种常见存储器的存储区域划分示意图。
图2为本发明实施例所提供的一种存储器的存储区域划分示意图。
图3为本发明实施例所提供的一种存储器的结构示意图。
图4为本发明实施例所提供的一种数据处理方法的流程图。
图标：
100-存储器；
1-主阵列；11-第一设定区域；12-第二设定区域；13-第一边缘；14-第二边缘；
2-第一设定阵列；
3-第二设定阵列；
41-行译码器；42-列译码器；
5-读取电路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
发明人经调查发现，目前的阻变存储器的存储区域划分大多与传统快闪存储器的存储区域划分类似，请参阅图1，目前的阻变存储器包括主阵列(MainArray，MA)和另一块相对独立的一次性编程只读存储区域(One Time Programming，OTP)，其中，OTP不同于MA，OTP只允许编程一次。进一步地，MA用于用户数据的存储，其中MA的上下两端设置有冗余资源区域(Dummy)，Dummy的作用是在制作MA时，减小MA的边缘效应，提高MA的良率。
由于OTP单独位于一块物理存储区域，因此在制造存储芯片时，需要为MA和OTP分别配置相应的译码器和读取电路，如此，增加了电路复杂度以及存储芯片面积，不能充分利用存储芯片上的存储资源，在现阶段寸土寸金的芯片制造行业大环境下，目前的阻变存储器制造成本较高。
有鉴于此，本发明实施例提供了一种存储器及数据处理方法，能够有效减少阻变存储器的制造成本，还能够保证阻变存储器中数据的安全、可靠存储和读取。
图2示出了本发明实施例所提供的存储器100的存储区域划分示意图，由图可见，存储器100包括主阵列1、第一设定阵列2和第二设定阵列3。其中，第一设定阵列2和第二设定阵列3均为OTP，主阵列1为MA。进一步地，主阵列1的第一设定区域11和第二设定区域12均为Dummy，主阵列1和第一设定区域11通过第一边缘13划分，主阵列1和第二设定区域12通过第二边缘14划分。
进一步地，第一设定阵列2设置于第一设定区域11，第一设定阵列2靠近主阵列1的第一边缘13，第二设定阵列3设置于第二设定区域12，第二设定阵列3靠近主阵列1的第二边缘14，第一边缘13和第二边缘14为主阵列1相对的两个边缘。
更为具体地，本申请实施例将第一设定阵列2和第一设定区域11(Dummy)进行融合，将第二设定阵列3和第二设定区域12(Dummy)进行融合，充分利用了未用作数据存储的第一设定区域11(Dummy)和第二设定区域12(Dummy)。
请继续参阅图2，由于第一设定阵列2和第二设定阵列3分别靠近第一边缘13和第二边缘14，更为具体地，第一设定阵列2、第二设定阵列3和主阵列1位于同一个物理存储区域中，如此，能够使得第一设定阵列2、第二设定阵列3和主阵列1共享译码器和读取电路，如此，避免了为第一设定阵列2、第二设定阵列3和主阵列1单独配置译码器和读取电路，如此，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。
请结合参阅图3，存储器100还包括译码器。其中，译码器包括行译码器41和列译码器42，其中，行译码器41可以设置于第一设定阵列2远离主阵列1的一侧，也可以设置于第二设定阵列3远离主阵列1的一侧，在本申请实施例中，图3示出的行译码器41设置于第一设定阵列2远离主阵列1的一侧。进一步地，列译码器42设置于主阵列1的一侧，如图3所示，列译码器42可以设置于主阵列1的左侧。
进一步地，行译码器41分别与主阵列1、第一设定阵列2和第二设定阵列3连接，列译码器42分别与主阵列1、第一设定阵列2和第二设定阵列3连接，可以理解，由于主阵列1、第一设定阵列2和第二设定阵列3位于同一物理存储区域中，因此只需要设置一个行译码器41和一个列译码器42，无需为主阵列1、第一设定阵列2和第二设定阵列3单独配置额外的行、列译码器，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。
进一步地，存储器100还包括读取电路5，读取电路5可以根据主阵列1周围的电路情况进行设置，例如，请结合参阅图3，读取电路5可以设置于主阵列1远离列译码器42的一侧，进一步地，读取电路5分别与主阵列1、第一设定阵列2和第二设定阵列3连接，由于主阵列1、第一设定阵列2和第二设定阵列3位于同一物理存储区域中，因此只需要设置一个读取电路5即可，无需为主阵列1、第一设定阵列2和第二设定阵列3单独配置额外的读取电路，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。
进一步地，由于主阵列1、第一设定阵列2和第二设定阵列3位于同一物理存储区域中，且共享行译码器41、列译码器42和读取电路5，因此，第一设定阵列2和第二设定阵列3在编程、擦除、读取时的各项指标也与主阵列1接近，从而提高了存储器(芯片)性能的一致性，同时，由于主阵列1、第一设定阵列2和第二设定阵列3位于同一物理存储区域中且互相接近，还能够提高存储器100的访问效率。
应当理解，在本申请实施例中，行译码器41、列译码器42和读取电路5在芯片制造领域是较为成熟的技术，可以根据存储器100的实际需求对行译码器41、列译码器42和读取电路5的型号进行灵活选取，因此在此不再给出译码器41、列译码器42和读取电路5的具体型号。
在本申请实施例中，主阵列1为N*M个存储单元形成的阵列，第一设定阵列2为X*M个存储单元形成的阵列，第二设定阵列3为Y*M个存储单元形成的阵列，如此，能够根据实际的制造需求，对第一设定阵列2或第二设定阵列3的尺寸进行适当调整，例如，若存储器100需要在第二设定阵列3存储较多数据，可以将第二设定阵列3的行数，也就是Y适当增大。在本申请实施例中，N、X、Y和M均为正整数。
在本申请实施例中，存储单元作用是用来存放一位二进制代码0或1。任何具有两个稳定状态(双稳态)的物理器件都可以来做存储单元，例如，一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储单元，均可以存储一个二进制代码。
可选地，在本申请实施例中，存储器100可以为阻变存储器、相变存储器或磁存储器，在此不作限定。
在上述基础上，本实施例还提供了一种电子设备，该电子设备包括上述存储器100，由于上述存储器100的芯片尺寸小、电路复杂度低，因此该电子设备的制造成本得到了有效的降低。
进一步地，请继续参阅图2，第一设定区域11和第二设定区域12在没有设置第一设定阵列2和第二设定阵列3之前是Dummy区域，Dummy区域的主要作用是在制作主阵列1时，减小主阵列1的边缘效应，提高主阵列1的良率，因此Dummy区域中数据可靠性是微弱于主阵列1的。又由于第一设定阵列2和第二设定阵列3中存储的数据的安全性和可靠性是需要高于主阵列1中所存储的数据的，因此，为了保证第一设定阵列2和第二设定阵列3中存储的数据的安全性和可靠性，本发明实施例还提供了一种数据处理方法，该数据处理方法用于将待存储数据存储至上述存储器100的第一设定阵列2或第二设定阵列3中，该方法包括：将待存储数据以多副本的形式存储在第一设定阵列2或第二设定阵列3中。其中，本申请实施例以将待存储数据存储在第一设定阵列2为例进行说明。
在本申请实施例中，将待存储数据以多副本的形式存储可以理解为对待存储数据做多模冗余处理，具体地，可以对待存储数据做n模冗余处理，其中，n为正整数，更为具体地，将每个/组待存储数据在第一设定阵列2中存储n份，每份待存储数据是完全相同的。
进一步地，请结合参阅图4，本发明实施例还提供了一种数据处理方法，用于对上述存储器100中的数据进行读取，下面对图4所示的步骤进行详细说明：
S21，从存储器的第一设定阵列中读取出n个原始数据。
在本申请实施例中，n个原始数据是以n副本的形式存储在第一设定阵列2中的，原始数据为二进制数据。应当理解，n个原始数据还可以以n副本的形式存储在第二设定阵列3中，在此不作限定。其中，n为正整数。
例如，若n个原始数据是以3副本的形式存储在第一设定阵列2中的，则第一设定阵列中存储的原始数据为3个。其中，以3副本的形式存储可以理解为对原始数据作三模冗余处理。
又例如，若n个原始数据是以5副本的形式存储在第一设定阵列2中的，则第一设定阵列中存储的原始数据为5个。其中，以5副本的形式存储可以理解为对原始数据作五模冗余处理。
S22，从n个原始数据中读取出目标数据。
在本申请实施例中，从n个原始数据读取出目标数据，具体包括包括：
确定n个原始数据中的m个设定数据，其中，m为正整数，m小于n，设定数据为相同的数据。判断m是否大于等于设定值，若m大于等于设定值，根据m个设定数据中的任意一个设定数据确定出目标数据。读取出所述目标数据。
具体地，当原始数据以n副本的形式存储在第一设定阵列2中时，原始数据的数量为n个。当从第一设定阵列2中读取出原始数据时，是将n个原始数据分别读出，然后从n个原始数据中读出目标数据。
可以理解，在分别读取出n个原始数据时，可能会由于数据存储的可靠性和安全性低出现某些数据读取错误的情况，在这种情况下，需要对n个原始数据作投票处理，以获得目标数据，从而降低数据读取的错误率。
具体地，本申请实施例对投票处理作如下说明：
以n＝3为例，最初存储在第一设定阵列2中的原始数据为“1”、“1”和“1”，进一步地，从第一设定阵列2中读取原始数据“1”、“1”和“1”时，读取出的原始数据可能为“1”、“1”和“0”。在这种情况下，可以确定n个原始数据中的m个设定数据，又例如，确定读出的3个原始数据“1”、“1”和“0”中的设定数据为“1”和“1”，更为具体地，m＝2。进一步地，判断m是否大于等于设定值，若n＝3，则设定值为(n+1)/2，在本申请实施例中，n＝3时的设定值为2。进一步地，由于m等于设定值，因此，根据m个设定数据中的任意一个设定数据确定出目标数据，例如，从设定数据“1”和“1”中任意选取一个作为目标数据读出，具体地，在这种情况下，读出的目标数据为“1”。
可以理解，读出的原始数据“0”是错误数据，通过上述方法，能够有效降低数据读取的错误率，保证数据安全、可靠的读取。
可以理解，n可以根据实际情况进行调整，例如，n可以为5，在这种情况下，设定值为3。例如，存储在第一设定阵列2中的原始数据为“1”、“1”、“1”、“1”和“1”，读取出的原始数据为“0”、“1”、“0”、“1”和“1”，通过上述类似的判断方法，也能够读出目标数据“1”，从而保证数据安全、可靠的读取。
可以理解，n副本的形式存储的原始数据同时出现两个及以上的错误数据的概率很小，因此，通过n副本的形式(多模冗余处理)对数据进行存储和读取，能够有效提高数据读存的安全性和可靠性。如此，既能够实现将第一设定阵列2、第二设定阵列3和主阵列1设置在同一物理区域，又能够保证第一设定阵列2和第二设定阵列3中的数据的读存安全性和可靠性。能够弥补Dummy区域的数据可靠性和安全性低的风险。
再例如，若主阵列1的数据错误率为1/10000，第一设定阵列2(Dummy区域)和第二设定阵列3(Dummy区域)的数据错误率为1/1000。那么经过三模冗余处理后，第一设定阵列2(Dummy区域)和第二设定阵列3(Dummy区域)的数据错误率为(1/1000)*(1/1000)*(1/1000)＝1/1000000000，远小于主阵列1的数据错误率。
因此，将第一设定阵列2和第二设定阵列3设置在Dummy区域，能够实现与主阵列1共享行、列译码器和读取电路，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。进一步地，对第一设定阵列2和第二设定阵列3中的数据进行读存时，采用多模冗余的处理方法进行处理，能够有效提高第一设定阵列2和第二设定阵列3中数据读存的可靠性和安全性。即使由于存储时间过长导致第一设定阵列2或第二设定阵列3中的个别存储单元失效，也能够通过多模冗余的处理方法进行纠错，提高阻变存储器的可靠性，从而提高芯片的可靠性。
综上，本发明实施例所提供的存储器及数据处理方法，第一设定阵列和第二设定阵列分别设置于第一设定区域和第二设定区域，如此，能够使得第一设定阵列和第二设定阵列靠近主阵列，使得第一设定阵列、第二设定阵列和主阵列位于同一物理存储区域中，无需为第一设定阵列和第二设定阵列单独划分物理存储区域，从而使得第一设定阵列和第二设定阵列能够与主阵列共享译码器和读取电路，无需为第一设定阵列和第二设定阵列单独配置译码器和读取电路，减少了电路复杂度和芯片面积，充分利用了有限的芯片资源，从而减少了阻变存储器的制造成本。进一步地，通过将待存储数据以多副本的形式存储在第一设定阵列中，能够多模冗余的存储形式提高数据存储的安全性和可靠性。进一步地，通过从存储器的第一设定阵列中读取n个原始数据，并根据n个原始数据读取出目标数据，能够以多模冗余的读取形式从第一设定阵列中安全、可靠地读取数据。如此，在降低阻变存储器制造成本的同时还能够保证数据的读存的安全性和可靠性。
以上所述，仅为本发明的各种实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种存储器，其特征在于，包括：主阵列、第一设定阵列和第二设定阵列；
所述第一设定阵列设置于第一设定区域，所述第一设定阵列靠近所述主阵列的第一边缘；
所述第二设定阵列设置于第二设定区域，所述第二设定阵列靠近所述主阵列的第二边缘；
其中，所述第一边缘和所述第二边缘为所述主阵列相对的两个边缘。
2.根据权利要求1所述的存储器，其特征在于，所述第一设定阵列和所述第二设定阵列均为一次性编程只读存储区域所在的阵列。
3.根据权利要求1所述的存储器，其特征在于，所述第一设定区域和所述第二设定区域均为所述主阵列的冗余资源区域。
4.根据权利要求1所述的存储器，其特征在于，所述存储器还包括译码器；
所述译码器与所述主阵列连接；
所述译码器与所述第一设定阵列连接；
所述译码器与所述第二设定阵列连接。
5.根据权利要求1所述的存储器，其特征在于，所述存储器还包括读取电路；
所述读取电路与所述主阵列连接；
所述读取电路与所述第一设定阵列连接；
所述读取电路与所述第二设定阵列连接。
6.根据权利要求1所述的存储器，其特征在于，所述主阵列为N*M个存储单元形成的阵列，其中，N和M为正整数。
7.根据权利要求1所述的存储器，其特征在于，所述第一设定阵列为X*M个存储单元形成的阵列，所述第二设定阵列为Y*M个存储单元形成的阵列，其中，X、Y和M为正整数。
8.一种数据处理方法，其特征在于，用于将待存储数据存储至上述权利要求1～7任一权项所述的存储器中，所述方法包括：
将所述待存储数据以多副本的形式存储在第一设定阵列中，其中，所述待存储数据为二进制数据。
9.一种数据处理方法，其特征在于，用于对上述权利要求1～7任一权项所述的存储器中的数据进行读取，所述方法包括：
从所述存储器的第一设定阵列中读取出n个原始数据，其中，所述n个原始数据是以n副本的形式存储在所述第一设定阵列中的，所述原始数据为二进制数据；
从所述n个原始数据中读取出目标数据；其中，n为正整数。
10.根据权利要求9所述的数据处理方法，其特征在于，所述从所述n个原始数据读取出目标数据，包括：
确定所述n个原始数据中的m个设定数据，其中，m为正整数，m小于n，所述设定数据为相同的数据；
判断所述m是否大于等于设定值，若所述m大于等于所述设定值，根据所述m个设定数据中的任意一个设定数据确定出目标数据；
读取出所述目标数据。
CN201910610887.9A 2019-07-05 2019-07-05 存储器及数据处理方法 Active CN110444238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910610887.9A CN110444238B (zh) 2019-07-05 2019-07-05 存储器及数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910610887.9A CN110444238B (zh) 2019-07-05 2019-07-05 存储器及数据处理方法

Publications (2)

Publication Number Publication Date
CN110444238A true CN110444238A (zh) 2019-11-12
CN110444238B CN110444238B (zh) 2022-04-08

Family

ID=68429815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910610887.9A Active CN110444238B (zh) 2019-07-05 2019-07-05 存储器及数据处理方法

Country Status (1)

Country Link
CN (1) CN110444238B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237132A (zh) * 2010-05-06 2011-11-09 复旦大学 一种存储器
CN106251895A (zh) * 2016-08-15 2016-12-21 中国科学院微电子研究所 阻变存储器的阻态读取电路及阻变存储器
CN209980790U (zh) * 2019-07-05 2020-01-21 中国科学院微电子研究所 存储器及电子设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237132A (zh) * 2010-05-06 2011-11-09 复旦大学 一种存储器
CN106251895A (zh) * 2016-08-15 2016-12-21 中国科学院微电子研究所 阻变存储器的阻态读取电路及阻变存储器
CN209980790U (zh) * 2019-07-05 2020-01-21 中国科学院微电子研究所 存储器及电子设备

Also Published As

Publication number Publication date
CN110444238B (zh) 2022-04-08

Similar Documents

Publication Publication Date Title
CN105340022B (zh) 用于校正数据错误的电路、设备及方法
CN104969193B (zh) 减少的不可校正的存储器错误
US7809994B2 (en) Error correction coding for multiple-sector pages in flash memory devices
US9465552B2 (en) Selection of redundant storage configuration based on available memory space
US8656252B2 (en) Memory controller and non-volatile storage device
US10452471B2 (en) Non-volatile memory with dynamic write abort detection and recovery
US8429375B1 (en) Memory management unit (MMU) to make only one time programmable (OTP) memory appear multiple times programmable (MTP)
US20070300130A1 (en) Method of Error Correction Coding for Multiple-Sector Pages in Flash Memory Devices
US10423345B2 (en) Devices, systems, and methods for increasing endurance on a storage system having a plurality of components using adaptive code-rates
TW201108234A (en) Method of reducing bit error rate for a flash memory
KR20140135605A (ko) 플래시 메모리 제어 방법, 제어기 및 전자 장치
US8738844B2 (en) Program method, data recovery method, and flash memory using the same
US10114693B2 (en) Memory systems and electronic systems performing an adaptive error correction operation with pre-checked error rate, and methods of operating the memory systems
KR20150099795A (ko) 데이터 저장 시스템들에 대한 로그-우도비 및 럼프된 로그-우도비 생성
US20110032759A1 (en) Memory system and related method of programming
KR20060046485A (ko) 메모리 카드 및 반도체 장치
CN107807886B (zh) 闪存存储器中的索引管理
CN111352594B (zh) eFuse中写入数据、读取数据的方法及装置
CN107134295A (zh) 存储器诊断系统
JP2011044200A (ja) 不揮発性半導体記憶装置
US9037948B2 (en) Error correction for memory systems
US9098391B2 (en) Memory system and method of operating memory system using reconstructed data
US10186302B2 (en) Semiconductor systems performing double-write operations and methods of operating the same
CN110444238A (zh) 存储器及数据处理方法
CN107329850A (zh) 一种满足海量读写次数操作的存储器及数据存储方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant