CN109817263A - 改善dram中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器 - Google Patents
改善dram中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器 Download PDFInfo
- Publication number
- CN109817263A CN109817263A CN201811632564.1A CN201811632564A CN109817263A CN 109817263 A CN109817263 A CN 109817263A CN 201811632564 A CN201811632564 A CN 201811632564A CN 109817263 A CN109817263 A CN 109817263A
- Authority
- CN
- China
- Prior art keywords
- sense amplifier
- nmos tube
- auxiliary circuit
- reading auxiliary
- drain terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000001808 coupling effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Abstract
为了改善灵敏放大器读稳定性，本发明提供了一种改善灵敏放大器读稳定性的读辅助电路方法以及灵敏放大器。其中，读辅助电路包括NMOS管N6，NMOS管N6的源端接负电压VNWL，门端接控制信号NSET2，漏端用于接灵敏放大器中低电压下拉管N2的漏端。本发明在CSL pulse期间，首先将所述NOMS管N2管关掉，将所述NMOS管N6打开，使得NCS和BL_N被充至负电压VNWL；然后将灵敏放大器中与SAP1T连接的NMOS管N4打开，将灵敏放大器中与SAP2T连接的NMOS管N5关掉，使PCS和BL被充至VOD，使得BL和BL_N之间的电压差进一步增大，提高了灵敏放大器抵御耦合效应的能力。
Description
技术领域
本发明属于存储器技术领域，涉及一种改善DRAM中灵敏放大器读稳定性的读辅助电路、方法以及采用该读辅助电路的灵敏放大器。
背景技术
如图1、2、3所示，传统灵敏放大器在ACTIVE(激活)状态下，当SAP1T为低后，SAP2T变为高电压，此时N4关闭，N5导通，PCS保持在VBLH，从而高电压位线也保持在VBLH。
NSET为高，NCS被下拉到地，从而低电压位线保持在地。
当DRAM进行读操作时，CSL变高，N2、N3导通，一方面由于CSL与位线之间的电容耦合，低电压位线的电压会升高，另一方面由于MDQ/MDQ_N在读之前被预充到VINT，所以当N2、N3导通后，MDQ/MDQ_N上面的电荷会被共享到BL/BL_N上面，引起低压位线电压升高。如果VCSL过高，电容耦合效应和电荷共享效应都会增强，严重时会导致灵敏放大器翻转使得存储单元的值被改变。
发明内容
为了改善灵敏放大器读稳定性，本发明提供了一种改善灵敏放大器读稳定性的读辅助电路方法以及灵敏放大器。
本发明的技术方案是：
一种改善DRAM中灵敏放大器读稳定性的读辅助电路，所述灵敏放大器包括NMOS管N2，NMOS管N2的漏端接NCS，源端接GND，门端接控制信号NSET1；
其特殊之处在于：
所述读辅助电路包括NMOS管N6，NMOS管N6的源端接负电压VNWL，门端接控制信号NSET2，漏端用于接所述NMOS管N2的漏端。
本发明还提供了一种基于上述读辅助电路改善灵敏放大器读稳定性的方法，其特殊之处在于：在CSL pulse期间，将所述NOMS管N2关掉，将所述NMOS管N6打开，使得NCS和BL_N被充至负电压VNWL，使得BL和BL_N电压差增大。
本发明同时提供了另一种基于上述读辅助电路改善灵敏放大器读稳定性的方法，其特殊之处在于：在CSL pulse期间，首先将所述NOMS管N2管关掉，将所述NMOS管N6打开，使得NCS和BL_N被充至负电压VNWL；然后将灵敏放大器中与SAP1T连接的NMOS管N4打开，将灵敏放大器中与SAP2T连接的NMOS管N5关掉，使PCS和BL被充至VOD，使得BL和BL_N之间的电压差进一步增大。
本发明还提供了一种灵敏放大器，包括NMOS管N2，NMOS管N2的漏端接NCS，源端接GND，门端接控制信号NSET1；其特殊之处在于：还包括上述的读辅助电路。
本发明的有益效果：
1、本发明在CSL到来时通过增加位线跟反位线之间的电压差，增大了灵敏放大器抵御耦合效应的能力。
2、本发明的方法不影响写的速度，利用了DRAM内部已有电压，不需要额外电源产生电路。
附图说明
图1为灵敏放大器示意图。
图2为灵敏放大器正常工作时的波形图。
图3为灵敏放大器异常工作(位线被翻转)时的波形图。
图4为本发明灵敏放大器的电路图。
图5为本发明第一种实现方法的时序图。
图6为本发明第二种实现方法的时序图。
图7为SAP1T、SAP2T、NSET1和NSET2的控制产生电路，图中：1、2、3为两输入或门，4、5、6、7为两输入与门，8、9、10为反相器，CSLE为CSL使能信号，RDEN为读使能信号。
具体实施方式
以下结合附图对本发明作进一步说明。
如图4所示，本发明的辅助电路包括NMOS管N6，NMOS管N6的源端接负电压VNWL，门端接控制信号NSET2，漏端同时接传统灵敏放大器中的NMOS管N2(N2为灵敏放大器低电压下拉管)的漏端和NCS。
本发明改善灵敏放大器读稳定性的方式有以下两种：
第一种方法：
如图4所示，在图1所示灵敏放大器电路中增加本发明的读辅助电路，即增加NMOS管N6，使N6的门极接NSET2，在CSL pulse期间，将与NSET1连接的N2管关掉，与NSET2连接N6管打开，N6管的源端连接VNWL(负电压，比GND低)，NCS和BL_N被充至VNWL，从而使BL和BL_N电压差增大，时序图见图5。
第二种方法：
如图4所示，在图1所示灵敏放大器电路中增加本发明的读辅助电路，即增加NMOS管N6，使N6的门极接NSET2，在CSL pulse期间，首先将与NSET1连接的N2管关掉，与NSET2连接N6管打开，N6管的源端连接VNWL(负电压，比GND低)，NCS和BL_N被充至VNWL，从而使BL和BL_N电压差增大；然后将灵敏放大器中与SAP1T连接的N4管打开，将灵敏放大器中与SAP2T连接N5管关掉，使PCS和BL被充至VOD，从而使得BL和BL_N电压差进一步增大；该方法时序图见图6。
图7所示为本发明方法中信号SAP1T、SAP2T、NSET1和NSET2的控制产生电路，图7中的SAP1TX、SAP2TX、NSETX是现有灵敏放大器电路中的信号，加入CSLE和RDEN控制电路后，即可实现CSL pulse期间，SAP1T变高，SAP2T变低，NSET1变低，NSET2变高。其中，CSLE为CSL使能信号，RDEN为读使能信号。
Claims (4)
1.一种改善DRAM中灵敏放大器读稳定性的读辅助电路，所述灵敏放大器包括NMOS管N2，NMOS管N2的漏端接NCS，源端接GND，门端接控制信号NSET1；
其特征在于：
所述读辅助电路包括NMOS管N6，NMOS管N6的源端接负电压VNWL，门端接控制信号NSET2，漏端用于接所述NMOS管N2的漏端。
2.基于权利要求1所述读辅助电路改善灵敏放大器读稳定性的方法，其特征在于：在CSL pulse期间，将所述NOMS管N2关掉，将所述NMOS管N6打开，使得NCS和BL_N被充至负电压VNWL，使得BL和BL_N电压差增大。
3.基于权利要求1所述读辅助电路改善灵敏放大器读稳定性的方法，其特征在于：在CSL pulse期间，首先将所述NOMS管N2关掉，将所述NMOS管N6打开，使得NCS和BL_N被充至负电压VNWL；然后将灵敏放大器中与SAP1T连接的NMOS管N4打开，将灵敏放大器中与SAP2T连接的NMOS管N5关掉，使PCS和BL被充至VOD，使得BL和BL_N之间的电压差进一步增大。
4.一种灵敏放大器，包括NMOS管N2，NMOS管N2的漏端接NCS，源端接GND，门端接控制信号NSET1；其特征在于：还包括权利要求1所述的读辅助电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811614870 | 2018-12-27 | ||
| CN2018116148702 | 2018-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109817263A true CN109817263A (zh) | 2019-05-28 |
| CN109817263B CN109817263B (zh) | 2024-04-02 |
Family
ID=66601776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811632564.1A Active CN109817263B (zh) | 2018-12-27 | 2018-12-29 | 改善dram中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109817263B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110827868A (zh) * | 2019-10-31 | 2020-02-21 | 西安紫光国芯半导体有限公司 | 一种改善灵敏放大器读稳定性的回写电路及方法 |
| CN111863051A (zh) * | 2020-07-27 | 2020-10-30 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
| US11929112B2 (en) | 2020-07-27 | 2024-03-12 | Anhui University | Sense amplifier, memory, and method for controlling sense amplifier |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341262A (zh) * | 1999-02-22 | 2002-03-20 | 株式会社日立制作所 | 半导体器件 |
| US20040042305A1 (en) * | 2002-08-29 | 2004-03-04 | Micron Technology, Inc. | Driving a dram sense amplifier having low threshold voltage pmos transistors |
| US20070268764A1 (en) * | 2006-05-17 | 2007-11-22 | Micron Technology, Inc. | Low voltage sense amplifier and sensing method |
| US20080225617A1 (en) * | 2007-03-12 | 2008-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for high speed sensing for extra low voltage dram |
| CN102903381A (zh) * | 2011-07-27 | 2013-01-30 | 国际商业机器公司 | 灵敏放大器 |
-
2018
- 2018-12-29 CN CN201811632564.1A patent/CN109817263B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341262A (zh) * | 1999-02-22 | 2002-03-20 | 株式会社日立制作所 | 半导体器件 |
| US20040042305A1 (en) * | 2002-08-29 | 2004-03-04 | Micron Technology, Inc. | Driving a dram sense amplifier having low threshold voltage pmos transistors |
| US20070268764A1 (en) * | 2006-05-17 | 2007-11-22 | Micron Technology, Inc. | Low voltage sense amplifier and sensing method |
| US20080225617A1 (en) * | 2007-03-12 | 2008-09-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for high speed sensing for extra low voltage dram |
| CN102903381A (zh) * | 2011-07-27 | 2013-01-30 | 国际商业机器公司 | 灵敏放大器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110827868A (zh) * | 2019-10-31 | 2020-02-21 | 西安紫光国芯半导体有限公司 | 一种改善灵敏放大器读稳定性的回写电路及方法 |
| CN110827868B (zh) * | 2019-10-31 | 2021-10-22 | 西安紫光国芯半导体有限公司 | 一种改善灵敏放大器读稳定性的回写电路及方法 |
| CN111863051A (zh) * | 2020-07-27 | 2020-10-30 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
| WO2022021775A1 (zh) * | 2020-07-27 | 2022-02-03 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
| CN111863051B (zh) * | 2020-07-27 | 2022-11-22 | 安徽大学 | 灵敏放大器、存储器和灵敏放大器的控制方法 |
| US11929112B2 (en) | 2020-07-27 | 2024-03-12 | Anhui University | Sense amplifier, memory, and method for controlling sense amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109817263B (zh) | 2024-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109817263A (zh) | 改善dram中灵敏放大器读稳定性的读辅助电路、方法以及灵敏放大器 | |
| CN103295624B (zh) | 采用8t高性能单端口位单元的高性能双端口sram架构 | |
| CN103474093B (zh) | 控制灵敏放大器开启的追踪电路和采用追踪电路的sram | |
| CN109448768A (zh) | 一种具有超低失调的灵敏放大器电路 | |
| TWI616882B (zh) | 控制字元線上之電壓位準以維持效能並減少存取干擾 | |
| CN1759448B (zh) | 读出放大器、包括其的存储设备、计算机系统和方法 | |
| CN102385916B (zh) | 一种具有读写分离的双端口sram单元6t结构 | |
| CN103943142B (zh) | 一种静态随机存储器及其位线预充电自定时电路 | |
| CN105895148B (zh) | 一种低功耗的静态随机存储器及其写操作的控制方法 | |
| CN203376978U (zh) | 提高sram写能力的位线负电压电路 | |
| CN106205664A (zh) | 存储器读写传输门管控电路 | |
| CN108257645A (zh) | 一种用于低电压sram的稳定性故障测试方法 | |
| CN102332288A (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| JPH01119984A (ja) | ダイナミック型半導体メモリ | |
| US6115284A (en) | Memory device with faster write operation | |
| CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN109785881A (zh) | 位线预充电及均衡电路、位线预充电及均衡方法、灵敏放大器 | |
| CN205656855U (zh) | 一种基于开放位线结构的动态存储器 | |
| CN213519272U (zh) | 存储器的读取电路 | |
| CN109559767A (zh) | 采用两个灵敏放大器技术抵抗位线泄漏电流的电路结构 | |
| CN102332296B (zh) | 一种存储器电路的数据读取及数据写入方法 | |
| CN109545259A (zh) | 采用三个灵敏放大器抵抗位线泄漏电流的电路结构 | |
| CN203799668U (zh) | 一种静态随机存储器及其位线预充电自定时电路 | |
| US9025403B1 (en) | Dynamic cascode-managed high-voltage word-line driver circuit | |
| CN114093396A (zh) | 存储器的数据读取的方法及读取电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |