CN111863051A - 灵敏放大器、存储器和灵敏放大器的控制方法 - Google Patents

Abstract

本公开提供了一种灵敏放大器、存储器和灵敏放大器的控制方法，涉及半导体存储器技术领域。该灵敏放大器包括：放大模块，被配置为当灵敏放大器处于放大阶段时，对位线或参考位线传输的电压进行放大；第一开关模块，被配置为当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。本公开可以减小灵敏放大器的功耗。

Description

灵敏放大器、存储器和灵敏放大器的控制方法

技术领域

本公开涉及半导体存储器技术领域，具体而言，涉及一种灵敏放大器、存储器和灵敏放大器的控制方法。

背景技术

随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。例如DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SRAM(StaticRandom-Access Memory，静态随机存取存储器)的存储器由于高密度、低功耗、低价格等优点，已广泛应用于各种电子设备中。

灵敏放大器(Sense Amplifier，简称SA)是半导体存储器的一个重要组成部分，其主要作用是将位线上的小信号进行放大，从而执行读取或写入操作。

功耗作为评价灵敏放大器性能的一个重要指标，直接影响着存储器的应用场景。目前，如何减小灵敏放大器的功耗，已成为亟待解决的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种灵敏放大器、存储器和灵敏放大器的控制方法，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的灵敏放大器功耗偏高的问题。

根据本公开的第一方面，提供一种灵敏放大器，包括：放大模块，被配置为当灵敏放大器处于放大阶段时，对位线或参考位线传输的电压进行放大；第一开关模块，被配置为当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。

可选地，第一开关模块被配置为当灵敏放大器处于放大阶段时，基于数据来源控制信号控制放大模块与参考位线断开。

可选地，第一开关模块包括：第一开关单元，第一开关单元的第一控制端用于接收数据来源控制信号，第一开关单元的第一端通过第一节点与放大模块连接，第一开关单元的第二端与参考位线连接。

可选地，第一开关模块基于数据来源控制信号控制放大模块与参考位线断开，包括：第一开关模块被配置为响应数据来源控制信号和第一控制信号，控制放大模块与参考位线断开；其中，第一开关单元还包括第二控制端，用于接收第一控制信号。

可选地，灵敏放大器还包括：第二开关模块，被配置为当灵敏放大器针对参考位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与位线断开。

可选地，第二开关模块包括：反相器，反相器的输入端用于接收数据来源控制信号；第二开关单元，第二开关单元的第一控制端与反相器的输出端连接，第二开关单元的第一端通过第二节点与放大模块连接，第二开关单元的第二端与位线连接。

可选地，第二开关单元还包括：第二控制端，用于接收第一控制信号。

可选地，灵敏放大器还包括：放电控制模块，被配置为在灵敏放大器针对位线进行读1操作后，对灵敏放大器进行放电。

可选地，放大模块包括：第一PMOS管，第一PMOS管的漏极与第一节点连接；第一NMOS管，第一NMOS管的漏极与第一节点连接，第一NMOS管的栅极与第一PMOS管的栅极连接；第二PMOS管，第二PMOS管的漏极与第二节点连接；第二NMOS管，第二NMOS管的漏极与第二节点连接，第二NMOS管的栅极与第二PMOS管的栅极连接；第三PMOS管，第三PMOS管的漏极与第一PMOS管的源极、第二PMOS管的源极连接，第三PMOS管的栅极用于接收第二控制信号，第三PMOS管的源极用于接收电源电压；第三NMOS管，第三NMOS管的漏极与第一NMOS管的源极、第二NMOS管的源极连接，第三NMOS管的栅极用于接收第一控制信号，第三NMOS管的源极接地；其中，第一PMOS管的栅极与第二节点连接，第二PMOS管的栅极与第一节点连接。

可选地，放电控制模块包括：第一放电单元，被配置为响应放电控制信号，将第一NMOS管的栅极与第一节点连接；第二放电单元，被配置为响应放电控制信号，将第二NMOS管的栅极与第二节点连接。

可选地，第一开关单元包括：第四NMOS管，第四NMOS管的栅极用于接收数据来源控制信号，第四NMOS管的源极与参考位线连接，第四NMOS管的漏极与第一节点连接。

可选地，第一开关单元包括：第四NMOS管，第四NMOS管的栅极用于接收数据来源控制信号，第四NMOS管的源极与参考位线连接，第四NMOS管的漏极与第一节点连接；第四PMOS管，第四PMOS管的栅极用于接收第一控制信号，第四PMOS管的漏极与参考位线连接，第四PMOS管的源极与第一节点连接。

可选地，第二开关单元包括：第五NMOS管，第五NMOS管的栅极与反相器的输出端连接，第五NMOS管的漏极与位线连接，第五NMOS管的源极与第二节点连接。

可选地，第二开关单元包括：第五NMOS管，第五NMOS管的栅极与反相器的输出端连接，第五NMOS管的漏极与位线连接，第五NMOS管的源极与第二节点连接；第五PMOS管，第五PMOS管的栅极用于接收第一控制信号，第五PMOS管的源极与位线连接，第五PMOS管的漏极与第二节点连接。

可选地，灵敏放大器还包括：预充模块，被配置为当灵敏放大器处于预充阶段时，对位线和参考位线进行预充电。

根据本公开的第二方面，提供一种存储器，包括如上述任意一种的灵敏放大器。

根据本公开的第三方面，提供一种灵敏放大器的控制方法，包括：当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。

在本公开的一些实施例所提供的技术方案中，第一开关模块被配置为当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。由此，在针对位线进行读操作时，将极大减小灵敏放大器的功耗。另外，由于在对位线进行读操作时，本公开方案不进行参考位线上电压的放大，因此，电路的信号处理速度得到了提升。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示意性示出了根据本公开一个实施例的灵敏放大器的示意图；

图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图；

图3示意性示出了根据本公开另一示例性实施方式的灵敏放大器的框图；

图4示意性示出了根据本公开又一示例性实施方式的灵敏放大器的框图；

图5示意性示出了根据本公开示例性实施方式的灵敏放大器的电路图；

图6示意性示出了根据本公开示例性实施方式的灵敏放大器的工作时序图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。“第一”、“第二”、“第三”、“第四”、“第五”的描述仅是为了区分，不应作为本公开的限制。

需要说明的是，本公开所说的术语“连接”，可以包括直接连接和间接连接。在直接连接中，端与端之间没有元器件，例如，开关A的第一端与开关B的第一端连接，可以是在开关A的第一端与开关B的第一端的连接线路上，只有连接线(如，金属线)，而不存在其他元器件。在间接连接中，端与端之间可以存在其他元器件，例如，开关C的第一端与开关D的第一端连接，可以是在开关C的第一端与开关D的第一端的连接线路上，除连接线外，连接线上还存在至少一个其他元器件(如，开关E等)。

图1示意性示出了根据本公开一个实施例的灵敏放大器的示意图。

参考图1，在读取位线上存储单元中数据的过程中，首先，可以对位线BL和参考位线BL_B进行预充电，使它们被预充电至VDD/2。接下来，地址被译码后打开对应字线WL，例如，行地址最低位A0低电平为偶地址，高电平为奇地址。可以规定经地址译码后的偶地址打开的是连接在位线BL上的存储单元，奇地址打开的是连接在参考位线BL_B上的存储单元。随后，存储电压与位线进行电荷共享，位线BL与参考位线BL_B产生电压差。然后，在放大阶段，无论是读0还是读1，电源VDD均会做功，将一侧位线电压拉升至VDD，另一侧位线被GND拉低至零。需要注意的是，确定偶地址还是奇地址也不限定是通过行地址最低位A0来识别，也可以是通过行地址中其他位来识别，还可以是通过对行地址中至少一位进行特定关系的处理后得出的结果来识别，本发明对此不做限定，本领域内技术人员可根据需要自行设定。

在针对位线BL进行读操作时，因为参考位线BL_B不进行对存储单元的回写操作，参考位线BL_B的电压可以不用被放大，也就是说，参考位线BL_B放大后的电位不会影响数据的读出。因此，可以在放大阶段切断灵敏放大器与参考位线BL_B的连接，以降低位线BL进行读操作时的功耗。

鉴于此，本公开又提供了一种新的灵敏放大器。

图2示意性示出了根据本公开的示例性实施方式的灵敏放大器的框图。参考图2，灵敏放大器2可以包括放大模块20和第一开关模块21。

放大模块20可以被配置为：当灵敏放大器处于放大阶段时，对位线或参考位线传输的电压进行放大。

第一开关模块21可以被配置为：当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块20与参考位线断开。

其中，这里所说的对位线进行读操作包括对位线进行读0操作和对位线进行读1操作。

通过当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时控制放大模块与参考位线断开，可以有效减小灵敏放大器的功耗，并提升电路的处理速度。

具体的，当灵敏放大器2处于放大阶段时，第一开关模块21可以基于数据来源控制信号控制放大模块20与参考位线断开。

其中，数据来源控制信号用于指代读取的是位线还是参考位线上存储单元的数据，通常可以将行地址最低位A0作为数据来源控制信号，例如，行地址最低位A0低电平为偶地址，对应打开位线上的存储单元；行地址最低位A0高电平为奇地址，对应打开参考位线上的存储单元。然而，应当注意的是，本公开所述的数据来源控制信号还可以是能识别出读取位线还是读取参考位线上存储单元数据的任意信号，本公开对此不做限制。

第一开关模块21可以包括第一开关单元。

第一开关单元的第一控制端用于接收数据来源控制信号，第一开关单元的第一端通过第一节点与放大模块20连接，第一开关单元的第二端与参考位线连接。

在本公开另一个实施例中，第一开关单元还包括第二控制端，用于接收第一控制信号。在这种情况下，第一开关模块21被配置为响应数据来源控制信号和第一控制信号，控制放大模块20与参考位线断开。

参考图3，灵敏放大器3除了包括上述放大模块20和第一开关模块21外，还可以包括第二开关模块31。第二开关模块31可以被配置为：当灵敏放大器3针对参考位线进行读操作且灵敏放大器3处于放大阶段时，控制放大模块20与位线断开。

也就是说，与第一开关模块21类似的，通过第二开关模块31可以控制放大模块20与位线的连接状态。

通过将第一开关模块被配置为当灵敏放大器针对参考位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与位线断开。由此，在针对参考位线进行读操作时，将极大地减小灵敏放大器的功耗。另外，由于在对参考位线进行读操作时，本公开方案不进行位线上电压的放大，因此，电路的信号处理速度得到了提升。

另外，第二开关模块31还可以用于在灵敏放大器执行针对位线的读操作后，将读取到的信号回写至存储单元。

第二开关模块31可以包括反相器和第二开关单元。

其中，反相器的输入端用于接收数据来源控制信号。第二开关单元的第一控制端与反相器的输出端连接，第二开关单元的第一端通过第二节点与放大模块20连接，第二开关单元的第二端与位线连接。

在另一个实施例中，第二开关单元还包括第二控制端，用于接收第一控制信号。

在上面示例性的灵敏放大器方案中，针对位线读1的情况，在读1操作之后，参考位线的电压为VDD/2，位线的电压为VDD。在这种情况下，在灵敏放大器下一次预充电时可能会受到影响，出现无法预充到VDD/2的情形。

为了解决该问题，参考图4，灵敏放大器4除了包括上述放大模块20、第一开关模块21和第二开关模块31外，还可以包括放电控制模块41。放电控制模块41被配置为在灵敏放大器4针对位线进行读1操作后，对灵敏放大器4进行放电。由此，在下一次预充电后，参考位线和位线的电压均可以为VDD/2。

在本公开的示例性实施方式中，放大模块20可以包括第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管、第三PMOS管和第三NMOS管。

具体的，第一PMOS管的漏极与第一节点连接，第一PMOS管的栅极与第二节点连接；第一NMOS管的漏极与第一节点连接，第一NMOS管的栅极与第一PMOS管的栅极连接；第二PMOS管的漏极与第二节点连接，第二PMOS管的栅极与第一节点连接；第二NMOS管的漏极与第二节点连接，第二NMOS管的栅极与第二PMOS管的栅极连接；第三PMOS管的漏极与第一PMOS管的源极、第二PMOS管的源极连接，第三PMOS管的栅极用于接收第二控制信号，第三PMOS管的源极用于接收电源电压；第三NMOS管的漏极与第一NMOS管的源极、第二NMOS管的源极连接，第三NMOS管的栅极用于接收第一控制信号，第三NMOS管的源极接地。

根据本公开的一个实施例，第一开关单元可以包括第四NMOS管。第四NMOS管的栅极用于接收数据来源控制信号，第四NMOS管的源极与参考位线连接，第四NMOS管的漏极与第一节点连接。

根据本公开的另一个实施例，第一开关单元除可以包括第四NMOS管外，还可以包括第四PMOS管。其中，第四PMOS管的栅极用于接收第一控制信号，第四PMOS管的漏极与参考位线连接，第四PMOS管的源极与第一节点连接。

根据本公开的一个实施例，第二开关单元可以包括第五NMOS管。第五NMOS管的栅极与反相器的输出端连接，第五NMOS管的漏极与位线连接，第五NMOS管的源极与第二节点连接。

根据本公开的另一个实施例，第二开关单元除可以包括第五NMOS管外，还可以包括第五PMOS管。其中，第五PMOS管的栅极用于接收第一控制信号，第五PMOS管的源极与位线连接，第五PMOS管的漏极与第二节点连接。

此外，放电控制模块41可以包括第一放电单元和第二放电单元。

具体的，第一放电单元可以被配置为响应放电控制信号，将第一NMOS管的栅极与第一节点连接，以使第一NMOS管形成二极管连接方式。第二放电单元可以被配置为响应该放电控制信号，将第二NMOS管的栅极与第二节点连接，以使第二NMOS管形成二极管连接方式。

应当注意的是，上述各种配置的灵敏放大器，还可以包括预充模块。该预充模块被配置为当灵敏放大器处于预充阶段时，对位线和参考位线进行预充电。

图5示意性示出了根据本公开示例性实施方式的灵敏放大器的电路图。

在图5所示的实施例中，位线记为BL、参考位线记为BL_B、第一节点记为Q1、第二节点记为Q2。

第一PMOS管记为P1、第一NMOS管记为N1、第二PMOS管记为P2、第二NMOS管记为N2、第三PMOS管记为P3、第三NMOS管记为N3、第四PMOS管记为P4、第四NMOS管记为N4、第五PMOS管记为P5、第五NMOS管记为N5。另外，第一控制信号记为信号SAN、第二控制信号记为信号SAP。

第一放电单元被配置为NMOS晶体管N6，第二放电单元被配置为NMOS晶体管N7。另外，放电控制信号记为信号DCG。

虽然图5中未绘出，然而，本领域技术人员容易理解的是，位线BL和参考位线BL_B均分别连接有存储单元，该存储单元可以例如由NMOS晶体管和电容组成，并基于字线WL信号控制晶体管的开启状态，以将电容中存储的数据读出或写入。

另外，虽然图5中未绘出预充模块，然而，基于图1所示的电路，本领域技术人员可以看出，本公开示例性实施方式的预充模块可以包括3个NMOS晶体管，通过预充控制信号PE执行是否对位线BL和参考位线BL_B的预充操作。

在图5所示的实例中，将行地址最低位A0作为数据来源控制信号。

应当理解的是，图5所示电路中元器件的配置仅是示例性描绘，其中涉及的具有开关功能的元件均可以被配置为NMOS晶体管、PMOS晶体管或传输门，本公开对此不做限制。

本公开示例性实施方式的灵敏放大器读取位线的操作可以包括预充阶段、感应阶段、放大阶段和放电阶段。

图6示意性示出了根据本公开示例性实施方式的灵敏放大器的工作时序图。下面以行地址最低位A0低电平时打开位线BL上存储单元为例，结合图6的时序图对图5所示灵敏放大器的工作过程进行说明。

在预充阶段，预充控制信号PE为高电平，预充模块开始工作，对位线BL和参考位线BL_B进行预充电，使位线BL和参考位线BL_B上的电压预充至VDD/2。

另外，第一控制信号SAN为低电平，晶体管P4和晶体管P5导通，在这种情况下，第一节点Q1和第二节点Q2被预充至VDD/2。

在感应阶段，字线WL为高电平，存储单元打开，存储单元中的电压被传输至放大模块，与第一节点Q1和/或第二节点Q2进行电荷共享。

在放大阶段，晶体管N4关断，又因为第一控制信号SAN为高电平，所以晶体管P4也是关断状态。因此，在放大阶段，灵敏放大器与参考位线BL_B断开。

另外，第一控制信号SAN为高电平、第二控制信号SAP为低电平，晶体管N3和晶体管P3导通，第一节点Q1和第二节点Q2的电压被放大。鉴于晶体管N5处于导通状态，第二节点Q2经放大的电压通过晶体管N5回写至位线BL上的存储单元。

在放电阶段，放电控制信号DCG为高电平，晶体管N6和晶体管N7导通，第一控制信号SAN和第二控制信号SAP为高电平，晶体管P3关断，晶体管N3导通。由此，晶体管N1和晶体管N2被配置为二极管连接方式，通过晶体管N1和晶体管N2进行放电，以确保下次预充电时，位线BL和参考位线BL_B均能预充平衡至VDD/2。

虽然上面以行地址最低位A0低电平时打开位线BL上存储单元为例进行说明，然而，本领域技术人员基于本公开的示例性方案可以联想到包含在本公开内容之内的其他方式。

应当理解的是，在上面的描述中，以针对位线读操作且处于放大阶段时控制放大模块与参考位线断开为例，对本公开示例性实施方式的灵敏放大器进行说明。然而，如上面提及的，基于本公开示例性实施方式的灵敏放大器，还可以在针对参考位线读操作且处于放大阶段时，控制放大模块与位线断开。由此，极大地减小灵敏放大器的功耗，并提升电路的信号处理速度。

进一步的，本公开还提供了一种灵敏放大器的控制方法。具体包括：当灵敏放大器针对位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与参考位线断开。

此外，灵敏放大器的控制方法还可以包括：当灵敏放大器针对参考位线进行读操作且灵敏放大器处于放大阶段时，控制放大模块与位线断开。

本公开示例性实施方式的灵敏放大器的控制方法适于上面描述的灵敏放大器，方法的实现过程在上述对灵敏放大器的描述中已进行了说明，在此不再赘述。

通过本公开的灵敏放大器的控制方法，可以有效减小灵敏放大器的功耗，并提升电路速度。

进一步的，本公开还提供了一种存储器，该存储器包括上述灵敏放大器。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (17)

1.一种灵敏放大器，其特征在于，包括：

放大模块，被配置为当所述灵敏放大器处于放大阶段时，对位线或参考位线传输的电压进行放大；

第一开关模块，被配置为当所述灵敏放大器针对所述位线进行读操作且所述灵敏放大器处于放大阶段时，控制所述放大模块与所述参考位线断开。

2.根据权利要求1所述的灵敏放大器，其特征在于，所述第一开关模块被配置为当所述灵敏放大器处于放大阶段时，基于数据来源控制信号控制所述放大模块与所述参考位线断开。

3.根据权利要求2所述的灵敏放大器，其特征在于，所述第一开关模块包括：

第一开关单元，所述第一开关单元的第一控制端用于接收所述数据来源控制信号，所述第一开关单元的第一端通过第一节点与所述放大模块连接，所述第一开关单元的第二端与所述参考位线连接。

4.根据权利要求3所述的灵敏放大器，其特征在于，所述第一开关模块基于所述数据来源控制信号控制所述放大模块与所述参考位线断开，包括：

所述第一开关模块被配置为响应所述数据来源控制信号和第一控制信号，控制所述放大模块与所述参考位线断开；

其中，所述第一开关单元还包括第二控制端，用于接收所述第一控制信号。

5.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：

第二开关模块，被配置为当所述灵敏放大器针对所述参考位线进行读操作且所述灵敏放大器处于放大阶段时，控制所述放大模块与所述位线断开。

6.根据权利要求5所述的灵敏放大器，其特征在于，所述第二开关模块包括：

反相器，所述反相器的输入端用于接收数据来源控制信号；

第二开关单元，所述第二开关单元的第一控制端与所述反相器的输出端连接，所述第二开关单元的第一端通过第二节点与所述放大模块连接，所述第二开关单元的第二端与所述位线连接。

7.根据权利要求6所述的灵敏放大器，其特征在于，所述第二开关单元还包括：

第二控制端，用于接收第一控制信号。

8.根据权利要求1至7中任一项所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：

放电控制模块，被配置为在所述灵敏放大器针对所述位线进行读1操作后，对所述灵敏放大器进行放电。

9.根据权利要求8所述的灵敏放大器，其特征在于，所述放大模块包括：

第一PMOS管，所述第一PMOS管的漏极与第一节点连接；

第一NMOS管，所述第一NMOS管的漏极与所述第一节点连接，所述第一NMOS管的栅极与所述第一PMOS管的栅极连接；

第二PMOS管，所述第二PMOS管的漏极与第二节点连接；

第二NMOS管，所述第二NMOS管的漏极与所述第二节点连接，所述第二NMOS管的栅极与所述第二PMOS管的栅极连接；

第三PMOS管，所述第三PMOS管的漏极与所述第一PMOS管的源极、所述第二PMOS管的源极连接，所述第三PMOS管的栅极用于接收第二控制信号，所述第三PMOS管的源极用于接收电源电压；

第三NMOS管，所述第三NMOS管的漏极与所述第一NMOS管的源极、所述第二NMOS管的源极连接，所述第三NMOS管的栅极用于接收第一控制信号，所述第三NMOS管的源极接地；

其中，所述第一PMOS管的栅极与所述第二节点连接，所述第二PMOS管的栅极与所述第一节点连接。

10.根据权利要求9所述的灵敏放大器，其特征在于，所述放电控制模块包括：

第一放电单元，被配置为响应放电控制信号，将所述第一NMOS管的栅极与所述第一节点连接；

第二放电单元，被配置为响应放电控制信号，将所述第二NMOS管的栅极与所述第二节点连接。

11.根据权利要求3所述的灵敏放大器，其特征在于，所述第一开关单元包括：

第四NMOS管，所述第四NMOS管的栅极用于接收所述数据来源控制信号，所述第四NMOS管的源极与所述参考位线连接，所述第四NMOS管的漏极与所述第一节点连接。

12.根据权利要求4所述的灵敏放大器，其特征在于，所述第一开关单元包括：

第四NMOS管，所述第四NMOS管的栅极用于接收所述数据来源控制信号，所述第四NMOS管的源极与所述参考位线连接，所述第四NMOS管的漏极与所述第一节点连接；

第四PMOS管，所述第四PMOS管的栅极用于接收所述第一控制信号，所述第四PMOS管的漏极与所述参考位线连接，所述第四PMOS管的源极与所述第一节点连接。

13.根据权利要求6所述的灵敏放大器，其特征在于，所述第二开关单元包括：

第五NMOS管，所述第五NMOS管的栅极与所述反相器的输出端连接，所述第五NMOS管的漏极与所述位线连接，所述第五NMOS管的源极与所述第二节点连接。

14.根据权利要求7所述的灵敏放大器，其特征在于，所述第二开关单元包括：

第五NMOS管，所述第五NMOS管的栅极与所述反相器的输出端连接，所述第五NMOS管的漏极与所述位线连接，所述第五NMOS管的源极与所述第二节点连接；

第五PMOS管，所述第五PMOS管的栅极用于接收所述第一控制信号，所述第五PMOS管的源极与所述位线连接，所述第五PMOS管的漏极与所述第二节点连接。

15.根据权利要求1所述的灵敏放大器，其特征在于，所述灵敏放大器还包括：

预充模块，被配置为当所述灵敏放大器处于预充阶段时，对所述位线和所述参考位线进行预充电。

16.一种存储器，其特征在于，包括如权利要求1至15中任一项所述的灵敏放大器。

17.一种灵敏放大器的控制方法，其特征在于，包括：

当所述灵敏放大器针对位线进行读操作且所述灵敏放大器处于放大阶段时，控制所述放大模块与参考位线断开。

Images