CN105280223A - 半导体集成电路 - Google Patents

Abstract

本公开涉及半导体集成电路。提供了一种用于减小内容可寻址存储器(CAM)系统的功耗的技术。在CAM系统中，均衡电路被耦连到通过划分对应于一条条目数据的每一个匹配线而产生的多个匹配线部分之间的边界部，并且预充电电路将共同对应于一条条目数据的匹配线部分中的每一个预充电到电压VDD或者VSS。当比较条目数据和搜索数据时，在匹配线部分被预充电电路预充电之后，均衡电路根据控制信号耦连所述匹配线部分。在均衡时段，开始通过搜索线的搜索操作。用于比较搜索数据和条目数据的搜索晶体管包括NMOS搜索晶体管。

Description

半导体集成电路

与相关申请的交叉引用

通过引用将提交于2014年5月27日的日本专利申请No.2014-109002的公开完整结合在此，包括其说明书、附图和摘要。

技术领域

本公开涉及一种包括内容可寻址存储器(CAM)的半导体集成电路和用于减小功耗的技术。

背景技术

除了用于读和写数据的功能之外，CAM具有用于搜索存储在其中的数据的搜索功能。

为了将数据写到CAM，数据被传输到位线(BL)，并且同时通过行解码器激活对应于数据将被写到的地址的字线。

在CAM中，通过基于搜索数据串激活搜索线(SL)并且确定搜索数据是否与CAM阵列中的条目数据匹配来进行搜索。当通过搜索发现匹配条目时，输出该条目的地址。条目存储作为搜索目标的数据字，并且包括多个CAM单元。每一个条目设置有匹配线(ML)，对应的CAM单元被并联耦连到该匹配线。当对搜索数据串和存储在条目中的数据字进行比较并且发现彼此匹配时，对应于该条目的匹配线被保持为高电平。做为比较的结果，当发现它们彼此不匹配时，对应的匹配线放电到低电平。

如描述的，可以通过识别匹配线的电势电平确定与搜索数据匹配的数据是否存储在CAM中。

当在CAM中发现多个条目与搜索数据匹配时，输出由优先级编码器选择的条目之一的地址。

类似于上面所述的CAM被用于例如路由搜索，例如，作为网络设备中的路由器和交换机，并且用于确定高速缓存存储器的高速缓存未命中或者命中。例如，网络路由器包括用于IP(网际协议)分组路由的CAM。该CAM存储IP地址，并且通过对从外面输入的IP地址和存储在CAM内的IP地址进行比较进行路由。当做为比较的结果发现匹配时，指示下一个目的地的数据基于从对应的匹配线获得的信息被写到IP包，然后发送该IP包。

当在CAM中执行搜索操作时，包括在其中的匹配线被充电或者放电，从而CAM的功耗增加。另外，当包括在CAM内的匹配线被预充电时，必须将搜索线重置到VSS，以便防止贯穿电流的发生。即，每当在CAM中执行搜索操作时，搜索线被充电/放电，从而增加CAM的功耗。因此，为了减小CAM的功耗，必须减小包括在CAM内的搜索线和匹配线的功耗。

发明内容

为了减小CAM的功耗和CAM内的峰值电流，正在研究各种技术。涉及CAM的技术包括，例如，日本待审专利申请公开No.2009-110616(专利文献1)和日本待审专利申请公开No.2002-358791(专利文献2)中公开的技术。

在上述专利文件中介绍的实施例中，CAM系统包括：第一CAM单元，第一CAM单元包括耦连到第一匹配线的PMOS(正沟道金属氧化物半导体)搜索晶体管；以及第二CAM单元，第二CAM单元包括耦连到第二匹配线的NMOS(负沟道金属氧化物半导体)搜索晶体管。与第一和第二CAM单元分别耦连的第一和第二匹配线在当相关的搜索结果为失配时它们被放电到的电势方面不同。当对应于包括PMOS搜索晶体管的第一CAM单元的搜索结果是失配时，与第一CAM单元耦连并且被预充电到中间电势的第一匹配线被放电到第一电势(VDD)。即，第一匹配线呈现第一电势(VDD)。当对应于包括NMOS搜索晶体管的第二CAM单元的搜索结果是失配时，与第二CAM单元耦连并且被预充电到中间电势的第二匹配线被放电到第二电势(VSS)。即，第二匹配线呈现第二电势(VSS)。

因此，当搜索结果是失配时，第一匹配线和第二匹配线在电势方面不同。因此，CAM系统不能开始搜索操作，直到使得第一匹配线和第二匹配线均衡以便产生中间电势并且再次划分匹配线之后。例如，假设当第一匹配线和第二匹配线正被均衡时，CAM系统激活了搜索线。在这种情况下，如果第一匹配线和第二匹配线两者上的搜索结果同时变为失配，第一匹配线和第二匹配线分别放电到第一电势(VDD)和第二电势(VSS)，而两个匹配线保持彼此耦连。这产生第一匹配线的第一电势(VDD)和第二匹配线的第二电势(GND)之间的短路，其中两个匹配线通过均衡电路耦连在一起。

认为在主要用于搜索特定IP地址的CAM系统中，大多数搜索结果是失配。因此，如果在第一匹配线和第二匹配线正被均衡时CAM系统激活搜索线，非常可能发生短路，并且可能损坏芯片。因此，必须延迟搜索线激活，直到匹配线已被均衡，并且然后已被划分。这延迟由匹配放大器执行的后续感应操作，从而降低了搜索操作的频率。此外，与相同尺寸的NMOS晶体管相比，PMOS晶体管的源极-漏极电流较小，为了在性能上与NMOS晶体管相当，需要比NMOS晶体管大的PMOS晶体管。在上述专利文件中公开的实施例中，为了使得包括PMOS搜索晶体管的第一CAM单元和包括NMOS搜索晶体管的第二CAM单元以相同的搜索操作频率操作，一般必须使得PMOS搜索晶体管更大。这增加了芯片面积，并且因此增加了芯片成本。因为这还使得必须设计两种类型的CAM单元，增加了设计和工艺开发的成本。

存在使得包括CAM的半导体集成电路的搜索操作更快的需求。因此，需要减少包括CAM的半导体集成电路中的功耗并且进一步加速搜索操作的技术。

从下面本说明书和附图的描述中，将明了本发明的其它目的和新颖的特征。

根据本发明的实施例的半导体集成电路具有内容可寻址存储器器件。所述半导体集成电路包括存储器单元阵列、均衡电路和预充电电路。所述存储器单元阵列包括多个存储器单元，每一个存储器单元耦连到搜索线和匹配线，并且多个匹配线耦连到所述存储器单元。所述均衡电路耦连到通过划分所述匹配线中的每一个产生的多个匹配线部分之间的边界部，所述匹配线中的每一个对应于一条条目数据。预充电电路将共同对应于一条条目数据的匹配线部分预充电。当比较条目数据和搜索数据时，预充电电路将由所述均衡电路划分的匹配线部分中的每一个预充电到至少第一电势和不同于第一电势的第二电势中的一个。当比较条目数据和搜索数据时，在匹配线部分被预充电电路预充电之后，均衡电路根据控制信号耦连所述匹配线部分。

根据本发明的实施例的半导体集成电路，对应于一条条目数据的匹配线被划分成多个部分，并且所述多个部分被均衡电路设置到中间电势。这仅仅需要将划分的匹配线部分中的一个预充电到高于其它划分的匹配线部分电势的电势，从而可以减少所述半导体集成电路的功耗。

附图说明

图1是示出了根据本发明的第一实施例的内容可寻址存储器(CAM)系统(100)的配置的方框图。

图2示出了匹配线和CAM单元的详细配置。

图3示出了第一实施例的CAM系统(100)的搜索操作波形。

图4示出了根据本发明的第二实施例的CAM单元阵列(120)的配置。

图5示出了第二实施例的CAM系统的搜索操作波形。

图6示出了根据本发明的第三实施例的CAM单元阵列(120)的配置。

图7示出了第三实施例的CAM系统的搜索操作波形。

图8示出了根据本发明的第四实施例的CAM单元阵列(120)的配置。

图9示出了第四实施例的CAM系统的搜索操作波形。

图10示出了根据本发明的第五实施例的CAM单元阵列(120)的配置。

图11示出了根据本发明的第六实施例的CAM单元阵列(120)的配置。

图12示出了根据本发明的第七实施例的CAM单元阵列(120)的配置。

图13示出了根据本发明的第八实施例的CAM单元阵列(120)的配置。

具体实施方式

以下，将参考附图描述本发明的实施例。在下列描述中，以相同的参考符号表示相同的组件。因为这些组件具有相同的名称与功能，它们将不被重复地详细描述。

第一实施例

将参考附图描述根据本发明的第一实施例的半导体集成电路。

<配置>

图1是示出了根据本发明的第一实施例的内容可寻址存储器系统(在下文中也被称为“CAM系统”)100的配置的方框图。

如图1所示，CAM系统100包括CAM单元阵列120、地址解码器41、字线驱动器42、位线驱动器和读取感测放大器70、搜索线驱动器91、匹配放大器61、优先级编码器62和存储器控制器110。

CAM单元阵列120保持存储数据的多个条目。每一个条目包括多个CAM单元(图1未示出各个CAM单元)。每一个条目具有一个地址。CAM单元阵列120接受搜索数据输入，并且为相应条目并行确定存储数据的每一个条目是否与搜索数据匹配。CAM单元阵列120配置为三态CAM。每一个CAM单元可以取三个逻辑值中的一个，即，高、低、和无关(X)。

具体地，CAM单元阵列120接受存储数据的逐行(逐条目)写。基于写到CAM单元阵列120的数据，后面描述的位线驱动器和读取感测放大器70激活位线(BL)。后面描述的字线驱动器42激活数据将被写入CAM单元阵列120的行的地址处的字线(WL)。CAM系统100使用位线和字线将存储数据写到CAM单元阵列120内的指定地址。

CAM单元阵列120通过搜索线(SL)接受用于搜索存储数据的每一个条目的搜索数据。对应于具有与搜索数据匹配的存储数据的每一个条目的匹配线(ML)保持在高电平。

CAM单元阵列120包括匹配线均衡电路50。如后面详细描述的，匹配线均衡电路50耦连到通过划分对应于每一个条目的匹配线产生的多个部分之间的边界部。匹配线均衡电路50耦连到用于提供均衡控制信号的信号线(信号线EQ和信号线/EQ)。当根据来自存储器控制器110的均衡控制信号比较存储在CAM单元内的条目数据和搜索数据时，匹配线均衡电路50耦连匹配线的划分部分。这使得划分的匹配线部分的电势均衡。

匹配放大器61在来自存储器控制器110的匹配放大器控制信号的控制下操作，并且在搜索CAM单元阵列120时，放大来自匹配线的输出。

当搜索数据和存储数据针对多个条目匹配时，优先级编码器62输出对应于所述多个条目中的通过预定计算确定的一个的地址。例如，针对值"X"搜索存储数据可以同时发现多个地址。此时，优先级编码器62输出优先条目(例如，最小地址条目)的搜索结果。

当接收到来自存储器控制器110的地址信号时，地址解码器41选择CAM单元阵列120中的对应于该地址的CAM单元行。

根据来自存储器控制器110的读/写控制信号操作的字线驱动器42接受从CAM单元阵列120读或向CAM单元阵列120写的数据的地址说明(addressspecification)，并且激活对应于该指定地址的字线。

SL驱动器91根据来自存储器控制器110的搜索线(SL)驱动器控制信号驱动搜索线。当搜索CAM单元阵列120时，搜索数据通过搜索线被输出到CAM单元阵列120。

位线驱动器和读取感测放大器70根据来自存储器控制器110的控制信号(例如，感测放大器控制信号，写数据控制信号和均衡控制信号)，驱动用于向CAM单元阵列120写数据的位线。位线驱动器和读取感测放大器70放大代表从存储器单元读出的数据的数据读信号。

存储器控制器110通过控制上述控制信号，控制CAM系统100的整体操作。即，存储器控制器110使用地址数据I/O111从外面接受地址数据和搜索数据，并且使用指令输入112接受各种指令(SEARCH等等)。存储器控制器110基于通过时钟输入113接收到的规定的时钟信号(CLK)运作，并且使用搜索结果输出114输出搜索CAM单元阵列120的结果。

<CAM单元阵列的详细配置>

图2示出了匹配线和CAM单元的详细配置。

如图2所示，包括在CAM单元阵列120中的CAM单元的每一行对应于一条条目数据，并且每一条条目数据对应于一个匹配线。对应于一条条目数据的多个CAM单元被以匹配线均衡电路50分成两个组。在图2所示的示例中，对应于一条条目数据的多至(N+M)个CAM单元被以匹配线均衡电路50分成两个组，即，单元组1和单元组2。单元组1包括多至N个CAM单元(CAM单元11a[0]到CAM单元11a[N-1])。单元组2包括多至M个CAM单元(CAM单元11b[0]到CAM单元11b[M-1])。匹配线被划分为对应于单元组1的匹配线ML1和对应于单元组2的匹配线ML2。

每一个CAM单元包括SRAM(静态随机访问存储器)13，SRAM14，搜索晶体管(比较电路)15和搜索晶体管16。

SRAM13包括反向地并联耦连的反相器21和22、NMOS晶体管23和NMOS晶体管24。NMOS晶体管24的漏电极耦连到位线/BL1[0]。NMOS晶体管23的漏电极耦连到位线BL1[0]。NMOS晶体管24和23的栅电极耦连到字线WL。

SRAM14包括反向地并联耦连的反相器31和32，NMOS晶体管33和NMOS晶体管34。NMOS晶体管33的漏电极耦连到位线BL1[1]。NMOS晶体管34的漏电极耦连到位线/BL1[1]。NMOS晶体管33和34的栅电极耦连到字线WL。

搜索晶体管15包括NMOS晶体管25和NMOS晶体管26。在搜索晶体管15中，NMOS晶体管26的栅电极耦连到搜索线SL1[0]。NMOS晶体管26的另一电极接地。NMOS晶体管26的又一电极耦连到NMOS晶体管25的一个电极。NMOS晶体管25的栅电极耦连到反相器21的输出。NMOS晶体管25的另一电极耦连到匹配线ML1。

搜索晶体管16包括NMOS晶体管35和NMOS晶体管36。在搜索晶体管16中，NMOS晶体管36的栅电极耦连到搜索线/SL1[0]。NMOS晶体管36的另一电极接地。NMOS晶体管36的又一电极耦连到NMOS晶体管35的一个电极。NMOS晶体管35的栅电极耦连到反相器31的输出。NMOS晶体管35的另一电极耦连到匹配线ML1。因此，搜索晶体管15和16中的每一个仅仅包括NMOS晶体管。与使用两个类型的CAM单元(一个类型包括一般大于NMOS搜索晶体管的PMOS搜索晶体管而另一个类型包括NMOS搜索晶体管)的情况相比较，第一实施例的半导体集成电路仅仅包括一个类型的CAM单元，每一个CAM单元仅仅包括一个类型的搜索晶体管，即，NMOS搜索晶体管。这使得可以使用较小芯片，以便降低成本。另外，因为仅仅需要开发一个类型的CAM单元，可以减少设计和工艺开发成本。

耦连到匹配线ML1的CAM单元中的每一个与CAM单元11a[0]被相同地配置，并且被耦连到对应的搜索线SL和位线BL。除了搜索晶体管15和16耦连到匹配线ML2且耦连到对应的搜索线SL和位线BL之外，耦连到匹配线ML2的CAM单元中的每一个与CAM单元11a[0]被相同地配置。

预充电电路46a用于将匹配线ML1预充电到第一电势。在图2所示的示例中，预充电电路46a使用信号/PRE给匹配线ML1提供电势VDD(例如，电源电势)作为第一电势。预充电电路46b用于将匹配线ML2预充电到第二电势。在图2所示的示例中，预充电电路46b根据信号PRE给匹配线ML2提供电势VSS(例如，地电势:0V)作为不同于第一电势的第二电势。这将匹配线ML2设置为电势VSS。

匹配线均衡电路50耦连到通过划分对应于一条条目数据的匹配线ML产生的多个匹配线部分(即，在这个示例中，匹配线ML1和ML2)之间的每一个边界部，并且根据均衡控制信号EQ和/EQ耦连匹配线ML1和ML2。这将匹配线ML1的电势设置为第一电势(VDD)，并且将预充电到第二电势(VSS)的匹配线ML2设置为中间电势。

一般地，对应于一个条目的匹配线与大约80位的CAM单元耦连。匹配线的寄生电容由耦连到匹配线的CAM单元的长度和数目确定。因此，当由匹配线均衡电路50将匹配线ML预充电到电势VDD/2时，匹配线ML1(第一部分)与大约一半的CAM单元耦连。

例如，80位CAM单元中的40位耦连到匹配线ML1，并且其余40位耦连到匹配线ML2。必要时，可以通过减小耦连到匹配线ML1的CAM单元的数目并且增加耦连到匹配线ML2的CAM单元的数目，降低用于匹配线ML的预充电电势VDD/2。

必要时，例如，为了加速搜索操作，可以通过增加耦连到匹配线ML1的CAM单元的数目并且减少耦连到匹配线ML2的CAM单元的数目，提高匹配线ML的中间电势。

然而，在由匹配线均衡电路50划分的匹配线的划分部分中的每一个的寄生电容不取决于耦连到匹配线的每一个划分部分的CAM单元的数目的情况下，必须分别调整匹配线ML1和ML2的长度和耦连到匹配线ML1和ML2的CAM单元的数目，从而使得匹配线ML1和ML2可被由匹配线均衡电路50均衡到所要求的中间电势。

在图2所示的示例中，匹配放大器61耦连到匹配线ML2。注意，匹配放大器61需要耦连到匹配线ML1和ML2中的任意一个。在第一实施例中，在由均衡电路50均衡匹配线的划分部分之后，匹配放大器61在划分的匹配线ML1和ML2彼此耦连的情况下感测匹配线电势。当对应于划分的匹配线ML1和ML2的搜索结果都是失配时，匹配线ML1和ML2从通过均衡产生的中间电势放电到第二电势(VSS)。以这种方式，当对应于划分的匹配线ML1和ML2的搜索结果都是失配时，在划分的匹配线ML1和ML2彼此耦连在一起的情况下激活搜索线不导致第一电势(VDD)和第二电势(VSS)之间的短路。当对应于划分的匹配线ML1和ML2的搜索结果都匹配时，匹配线电势变为通过均衡产生的中间电势。当对应于划分匹配线ML1和ML2的搜索结果中的仅仅一个是失配时，匹配线电势变为第二电势(VSS)。

因此，根据第一实施例的CAM系统100，可以在划分的匹配线ML1和ML2通过匹配线均衡电路50彼此耦连的状态下由匹配放大器61感测匹配线电势。因此，在CAM系统100中，每个条目仅仅需要一个匹配放大器。与每个条目需要多个匹配放大器的情况相比，这使得可以减少芯片面积，并且因此减少芯片成本。

<第一实施例的操作>

图3示出了第一实施例的CAM系统100的搜索操作波形。图3所示的波形，从上到下，具有提供给预充电电路46a的信号/PRE、提供给预充电电路46b的信号PRE、提供给匹配线均衡电路50的信号/EQ和EQ、提供给对应于耦连到匹配线ML1的单元组1的CAM单元的搜索线SL1的信号SL1及/SL1、提供给对应于耦连到匹配线ML2的单元组2的CAM单元的搜索线SL2的信号SL2及/SL2、匹配线ML1的电势、匹配线ML2的电势和提供给匹配放大器61的信号MAE。

在CAM单元阵列120的搜索开始之前的初始状态，相应的信号是非激活的，并且搜索线SL1被重置到电势VSS。因为匹配线ML被匹配线均衡电路50划分为匹配线ML1和ML2，并且匹配线ML2被预充电到电势VSS，在预充电时段，搜索线SL2与电势VDD隔离。因此，不必重置搜索线SL2。其处于未定义状态，或者其连续地输出上次搜索中使用的搜索数据。

在时刻t0，CAM系统100将信号/PRE设置为低，并且将信号PRE设置为高，并且将匹配线ML1预充电到电势VDD，并且将匹配线ML2预充电到电势VSS。可以在相对短的时段内完成划分的匹配线的预充电，每个划分的匹配线具有小的寄生电容。

在时刻t1，CAM系统100将信号/EQ设置为低并且将信号EQ设置为高，并且匹配线均衡电路50耦连匹配线ML1和ML2，并且使它们均衡，从而开始中间电势的产生。另外，在第一实施例的CAM系统100中，在均衡开始的同时，通过向搜索线SL1提供信号SL1及/SL1并且向搜索线SL2提供信号SL2及/SL2，开始基于搜索数据的搜索操作。即，信号SL1及/SL1被切换为有效的搜索数据。

如上所述，搜索操作可以与均衡同时开始。因此，CAM系统100可以缩短搜索操作周期，并且加速搜索操作。当通过搜索线SL提供的搜索数据不能在存储在CAM单元内的条目数据中找到匹配时，匹配线ML从高电位(VDD/2)放电到低电势(VSS)。对于通过搜索线SL提供的搜索数据，当在存储在CAM单元内的条目数据中找到匹配时，匹配线ML的电势保持为高(VDD/2)。因此，在匹配线ML1和ML2被均衡的时段结束之后，CAM系统100将信号MAE设置为高，以便开始由匹配放大器61感测匹配线电势。当匹配线ML的电势为高(VDD/2)时，匹配放大器61确定搜索数据和条目数据彼此匹配。当匹配线ML的电势为低(VSS)时，匹配放大器61确定搜索数据和条目数据彼此不匹配。

当匹配放大器61结束输出确定结果时，CAM系统100将信号MAE设置为低，将信号/EQ设置为高，并且将信号EQ设置为低，以便结束搜索操作。搜索线SL1被重置为电势VSS，以便防止预充电时贯穿电流(shoot-throughcurrent)的涌入。然而，对于搜索线SL2，不必重置。这是因为，如上所述，匹配线均衡电路50将搜索线SL2与匹配线ML1隔离，从而在预充电时段没有贯穿电流涌入搜索线SL2。一般地，在每次进行搜索操作时，不经常发生搜索数据的所有位被反转的情况。因此，通过在搜索线SL2上保持搜索数据，可以减少充电到搜索线SL2或从搜索线SL2放电的电流。这可以减少CAM存储系统100的功耗。

在时刻t2，CAM系统100开始为下一个搜索操作对匹配线ML预充电。在时刻t3，CAM系统100由匹配线均衡电路50开始匹配线ML1和ML2的均衡，并且开始搜索操作。随后，重复相同的处理。

第二实施例

下面将参考图4和5描述根据本发明的第二实施例的CAM系统。

图4示出了根据第二实施例的CAM单元阵列120的配置。在第一实施例中，对应于一条条目数据的匹配线被划分为两个部分，并且所述两个部分中的一个与匹配放大器61耦连。在第二实施例中，被匹配线均衡电路50划分的匹配线的两个部分分别与匹配放大器61a和61b耦连。因此，在第二实施例的CAM系统中，可以更快地执行搜索操作，同时减少电流消耗。

<第二实施例的操作>

图5示出了第二实施例的CAM系统的搜索操作波形。

与第一实施例相比，在第二实施例中，在比第一实施例中的均衡时段短的均衡时段(从时刻t1到时刻t1a的时段)中，通过将信号/EQ设置为低，并且将信号EQ设置为高，匹配线的两个部分，即，通过由匹配线均衡电路50划分匹配线产生的第一部分(匹配线ML1)和第二部分(匹配线ML2)被均衡。

在时刻t1a，CAM系统通过将信号/EQ设置为高，并且将信号EQ设置为低，结束匹配线部分的均衡，并且通过向搜索线提供搜索数据开始搜索操作。通常，当通过搜索线提供给CAM单元的搜索数据和条目数据之间发生1位失配时，由均衡充电到电势VDD/2的匹配线通过失配位的CAM单元放电到电势VSS。以这种方式，在匹配线电势降低到匹配放大器可以检测到失配的电平之前需要时间。这减慢了搜索操作。

在第二实施例的CAM系统中，匹配线部分在它们被充分均衡之后立刻通过匹配线均衡电路50彼此隔离，从而减小了匹配线部分中的每一个的寄生电容。

当条目数据和搜索数据之间发生失配时，这使得划分的匹配线部分的电势的放电提前，从而可以提前匹配放大器61a和61b的电势感测的开始和结束。匹配放大器61a和61b的输出在与电路71处逻辑地相加，并且逻辑和被输入到优先级编码器62。根据第二实施例的CAM系统，可以进一步提前匹配放大器确定的结果的输出。这使得可以缩短搜索操作周期，并且更快地执行搜索操作。

第三实施例

下面将参考图6和7描述根据本发明的第三实施例的CAM系统。

图6示出了根据第三实施例的CAM单元阵列120的配置。在第三实施例中，对应于一条条目数据的匹配线被划分为三个部分(匹配线ML1，ML2和ML3)。两个均衡电路(匹配线均衡电路50a和50b)耦连到三个划分的匹配线部分之间的两个边界部。

划分的匹配线部分中的每一个耦连到三个预充电电路中的一个，即，用于预充电到电势VDD的预充电电路46a，以及用于预充电到电势VSS的预充电电路46b和46c。

划分的匹配线部分(匹配线ML1，ML2和ML3)中的每一个由匹配线均衡电路50a和50b通过均衡设置为中间电势电平。在划分的匹配线部分中的每一个的寄生电容取决于耦连到每一个划分的匹配线部分的CAM单元的数目的情况下，以耦连到与用于预充电到电势VDD的预充电电路46a耦连的匹配线ML2的CAM单元的数目和耦连到与用于预充电到电势VSS的预充电电路46b耦连以及与也用于预充电到电势VSS的预充电电路46c耦连的匹配线ML3的CAM单元的数目之间的比，确定该中间电势电平。对第三实施例的下列描述基于均衡电路(匹配线均衡电路50a和50b)耦连到匹配线以便获得VDD/3的中间电势的假设。

虽然在第三实施例中匹配线被划分为三个部分，匹配线可以划分为更多部分。通过将匹配线划分为更多数目的部分，可以进一步减小每一个划分匹配线部分的寄生电容。这使得可以进一步减小搜索操作所需的时间，以及1位失配情况下的搜索操作周期。

<第三实施例的操作>

图7示出了第三实施例的CAM系统的搜索操作波形。

在图7所示的示例中，做为匹配线均衡电路50(匹配线均衡电路50a和50b)的均衡的结果，匹配线被设置为中间电势(VDD/3)。

参考图6，匹配放大器61耦连到划分的匹配线ML3，而匹配放大器61可以耦连到划分的匹配线ML1,ML2和ML3中的任意一个。在第三实施例中，在由均衡电路50a和50b均衡划分的匹配线之后，匹配放大器61在划分的匹配线ML1，ML2和ML2耦连在一起的情况下感测匹配线电势。

当对应于划分的匹配线ML1，ML2和ML3的搜索结果都是失配时，全部匹配线ML1，ML2和ML2从通过均衡产生的中间电势放电到第二电势(VSS)。因此，在CAM系统中，当每次对应于划分的匹配线ML1，ML2和ML3的搜索结果都是失配时，在划分的匹配线ML1，ML2和ML3彼此耦连在一起的情况下激活搜索线不导致第一电势(VDD)和第二电势(VSS)之间的短路。当对应于划分的匹配线ML1，ML2和ML3的搜索结果都是匹配时，划分的匹配线全部被设置为通过均衡产生的中间电势。当对应于划分的匹配线ML1，ML2和ML3的搜索结果中的任意一个是失配时，划分的匹配线都被设置为第二电势(VSS)。因此，根据第三实施例的CAM系统，可以由匹配放大器在划分的匹配线ML1，ML2和ML3耦连在一起的状态下感测匹配线电势。因此，在CAM系统中，每个条目仅仅需要一个匹配放大器。与每个条目需要多个匹配放大器的情况相比，这使得可以减少芯片面积，并且因此减少芯片成本。

第四实施例

下面将参考图8和9描述根据本发明的第四实施例的CAM系统。

图8示出了根据第四实施例的CAM单元阵列120的配置。与第三实施例相比，在第四实施例中，匹配线的三个划分部分中的每一个与匹配放大器耦连。即，匹配线ML1，ML2和ML3分别与匹配放大器61a，61b和61c耦连。因此，在第四实施例的CAM系统中，可以更快地执行搜索操作，同时减少电流消耗。

<第四实施例的操作>

图9示出了第四实施例的CAM系统的搜索操作波形。在图9所示的示例中，做为匹配线均衡电路50(匹配线均衡电路50a和50b)的均衡的结果，匹配线变为中间电势(VDD/3)。

与第三实施例相比，在第四实施例中，在比第三实施例中的均衡时段短的均衡时段(从时刻t1到时刻t1a的时段)中，通过将信号/EQ设置为低，并且将信号EQ设置为高，匹配线的三个部分，即，通过以匹配线均衡电路50a和50b划分匹配线产生的第一部分(匹配线ML1)，第二部分(匹配线ML2)和第三部分(匹配线ML3)被均衡。

在时刻t1a，CAM系统通过将信号/EQ设置为高，并且将信号EQ设置为低，结束匹配线均衡，并且通过向搜索线提供搜索数据开始搜索操作。通常，当通过搜索线提供给CAM单元的搜索数据和条目数据之间发生1位失配时，充电到中间电势(VDD/2)的匹配线通过失配位的CAM单元放电到电势VSS，从而放电花费时间。

在第四实施例的CAM系统中，匹配线部分在它们被充分均衡之后立刻通过匹配线均衡电路50a和50b彼此隔离，从而减小了匹配线部分中的每一个的寄生电容。

当条目数据和搜索数据之间发生失配时，这使得划分的匹配线部分的电势的放电提前，从而可以提前匹配放大器61a，61b，61c的电势感测的开始。在与电路72将匹配放大器61a，61b和61c的输出逻辑地相加，并且逻辑和被输入到优先级编码器62。根据第四实施例的CAM系统，可以进一步提前匹配放大器的确定结果的输出。这使得可以缩短搜索操作周期，并且更快地执行搜索操作。

第五实施例

下面将参考图10描述根据本发明的第五实施例的CAM系统。

图10示出了根据第五实施例的CAM单元阵列120的配置。与第一实施例相比，在第五实施例中，由匹配线均衡电路50划分匹配线所产生的两个匹配线部分(匹配线ML1和ML2)中的每一个与用于预充电到电势VDD的预充电电路和用于预充电到电势VSS的预充电电路耦连。在图10所示的示例中，匹配线ML1与预充电电路46a和46b耦连，并且匹配线ML2与预充电电路46c和46d耦连。

用于将匹配线预充电到电势VDD的预充电电路46a和46d分别具有输入到它们的信号/PRE1和/PRE2。用于将匹配线预充电到电势VSS的预充电电路46b和46c分别具有输入到它们的信号PRE1和PRE2。

在第五实施例中，通过在预充电时段将信号/PRE1和PRE1两者设置为高，匹配线ML1可以预充电到电势VSS。另外，通过在预充电时段将信号/PRE2和PRE2两者设置为低，匹配线ML2可以预充电到电势VDD。

如上所述，在CAM系统中，匹配线部分可以预充电到电势VDD或者电势VSS。例如，假设匹配线被划分为具有相等寄生电容的两个部分。在这种情况下，当两个匹配线部分被预充电到电势VDD时，均衡之后的匹配线电势是VDD。可替换地，当两个匹配线之一被预充电到电势VDD，并且两个匹配线部分中的另一个被预充电到电势VSS时，均衡之后的匹配线电势是VDD/2。即，可以通过信号控制选择均衡之后的匹配线电势。

一般地，当匹配线被预充电到较高的电势时，较高的电势被输入到匹配放大器，并且包括在晶体管的栅极和漏极之间与栅极和源极之间的电位差变得更大。晶体管的源极-漏极电流的这种增加允许CAM系统以较高的速度操作。当匹配线被预充电到较低电势时，匹配线的充电/放电电流减小，以便减小功耗。即，在第五实施例中，可以仅仅借助于信号控制来选择VDD作为均衡之后的匹配线电势(优先级在于更快操作)和VDD/2作为均衡之后的匹配线电势(优先级在于较低的功耗)。

第六实施例

下面将参考图11描述根据本发明的第六实施例的CAM系统。

图11示出了根据第六实施例的CAM单元阵列120的配置。在第六实施例中，CAM单元阵列120如与第五实施例中那样被配置，但是如第二实施例，匹配放大器耦连到划分的匹配线部分中的每一个。这使得可以根据处理完成或者存储器使用状态，控制匹配线针对搜索操作被预充电的电势电平，并且实现更快的搜索操作。

第七实施例

下面将参考图12描述根据本发明的第七实施例的CAM系统。

图12示出了根据第七实施例的CAM单元阵列120的配置。与第五实施例相比，在第七实施例的配置中，如第三实施例，对应于一条条目数据的匹配线被划分为三个部分。

因此，如第三实施例，通过将匹配线划分为更多部分，每一个划分的匹配线部分的寄生电容可以被进一步减小。这使得可以进一步减小搜索操作所需的时间，以及1位失配情况下的搜索操作周期。另外，如第五实施例，划分的匹配线部分可以预充电到电势VDD或者电势VSS。例如，假设匹配线被划分为具有相等寄生电容的三个部分。在这种情况下，当三个匹配线部分被预充电到电势VDD时，均衡之后的匹配线电势是VDD。当所述三个匹配线部分中的两个预充电到电势VDD，并且其余的匹配线部分预充电到电势VSS时，均衡之后的匹配线电势是VDD·2/3。当三个匹配线部分中的一个预充电到电势VDD，并且其它两个匹配线部分预充电到电势VSS时，均衡之后的匹配线电势是VDD/3。即，在第七实施例中，可以仅仅通过使用控制信号来选择VDD作为均衡之后的匹配线电势(优先级在于更快的操作)，选择VDD/3作为均衡之后的匹配线电势(优先级在于较低的功耗)，以及选择VDD和VDD/3之间的VDD·2/3作为均衡之后的匹配线电势。

第八实施例

下面将参考图13描述根据本发明的第八实施例的CAM系统。

图13示出了根据第八实施例的CAM单元阵列120的配置。与第七实施例相比，在第八实施例中，如第四实施例，匹配线的三个划分部分中的每一个与匹配放大器耦连。

在上面的配置中，通过将匹配线划分为更多部分，可以进一步减小每一个划分的匹配线部分的寄生电容。这使得可以进一步减小搜索操作所需的时间，以及1位失配情况下的搜索操作周期。另外，在该CAM系统中，可以更快地实现搜索操作，同时减小电流消耗。

已经描述了本发明的实施例。显然，可以用组合的方式实现上面的实施例。

尽管以及基于上面的实施例具体描述了本发明人做出的发明，本发明不受上面的实施例的限制。显然，可以在本发明的范围内以各种方式修改本发明。

在所有方面，上面公开的实施例旨在是说明性的，而不是限制性的。不是以上面的描述限定本发明的范围，而是以所附权利要求定义本发明的范围，并且所附权利要求和其等同物的范围内的所有修改被认为包括在本发明内。

Claims (8)

1.一种包括内容可寻址存储器器件的半导体集成电路，包括:

存储器单元阵列，包括多个存储器单元，每一个存储器单元耦连到搜索线和匹配线，并且多个匹配线耦连到所述存储器单元；

均衡电路，所述均衡电路耦连到通过划分所述匹配线中的每一个而产生的多个匹配线部分之间的边界部，所述匹配线中的每一个对应于一条条目数据；和

预充电电路，用于预充电共同对应于一条条目数据的所述匹配线部分，

其中，当比较所述条目数据和搜索数据时，所述预充电电路将由所述均衡电路划分的匹配线部分中的每一个预充电到至少第一电势和不同于所述第一电势的第二电势中的一个，并且

其中，当比较所述条目数据和所述搜索数据时，在所述匹配线部分被以所述预充电电路预充电之后，所述均衡电路根据控制信号耦连所述匹配线部分。

2.根据权利要求1所述的半导体集成电路，被配置为当比较所述条目数据和所述搜索数据时，所述搜索线被激活，并且在所述匹配线部分被所述均衡电路耦连并且所述匹配线部分的电势被所述均衡电路均衡的时段期间，开始所述条目数据和所述搜索数据之间的比较。

3.根据权利要求1所述的半导体集成电路，

其中所述预充电电路将所述匹配线部分中的第一部分预充电到所述第一电势，并且将所述匹配线部分的第二部分预充电到比所述第一电势低的所述第二电势；并且

其中所述半导体集成电路被配置为，当比较所述条目数据和所述搜索数据时，除非所述搜索数据改变，被预充电到所述第二电势的第二匹配线部分被保持在所述搜索线的电势。

4.根据权利要求1所述的半导体集成电路，其中所述存储器单元中的每一个包括用于比较通过所述搜索线提供的所述搜索数据和所述条目数据的比较电路，所述比较电路包括负沟道金属氧化物半导体(NMOS)晶体管。

5.根据权利要求1所述的半导体集成电路，

其中所述匹配线被划分为将被预充电到所述第一电势的第一匹配线部分以及将被预充电到所述第二电势的第二匹配线部分，并且

其中所述预充电电路给所述第一匹配线部分提供电压VDD作为所述第一电势，并且给所述第二匹配线部分提供电压VSS作为所述第二电势。

6.根据权利要求1所述的半导体集成电路，

其中所述匹配线被所述均衡电路划分为连续的第一到第三匹配线部分，并且

其中所述预充电电路被配置为将所述第二匹配线部分预充电到所述第一电势，并且将所述第一匹配线部分和第三匹配线部分预充电到所述第二电势。

7.根据权利要求1所述的半导体集成电路，被配置为：被所述均衡电路划分的所述匹配线的所述匹配线部分中的至少一个耦连到匹配放大器，并且当比较所述条目数据和所述搜索数据时，在所述均衡电路的均衡之后开始由所述匹配放大器感测所述匹配线的电势。

8.根据权利要求1所述的半导体集成电路，被配置为：通过划分所述匹配线产生的所述匹配线部分被选择性地预充电到所述第一电势或者所述第二电势。