CN106205713A - 一种高速感应放大器 - Google Patents

一种高速感应放大器 Download PDF

Info

Publication number
CN106205713A
CN106205713A CN201610496675.9A CN201610496675A CN106205713A CN 106205713 A CN106205713 A CN 106205713A CN 201610496675 A CN201610496675 A CN 201610496675A CN 106205713 A CN106205713 A CN 106205713A
Authority
CN
China
Prior art keywords
pmos
voltage
comparator
circuit
induction amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610496675.9A
Other languages
English (en)
Other versions
CN106205713B (zh
Inventor
郭家荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Dianji University
Original Assignee
Shanghai Dianji University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Dianji University filed Critical Shanghai Dianji University
Priority to CN201610496675.9A priority Critical patent/CN106205713B/zh
Publication of CN106205713A publication Critical patent/CN106205713A/zh
Application granted granted Critical
Publication of CN106205713B publication Critical patent/CN106205713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Abstract

本发明公开了一种高速感应放大器，包括参考电流模块、存储单元、比较器，高速感应放大器还包括：预充电电路，用于读出开始时对位线BL进行预先充电至参考电压；列译码器，用于完成选中单元的列译码；基准电压产生电路，用于产生读出时比较器所需的参考电压；基准嵌位保护电路，用于在预充电和读出过程中限制比较器两输入端的电压；等电位电路，用于在预充电结束时控制该比较器两输入端电压相等或电压差尽量小，本发明通过直接使用1.2V电源供电的预充电电路预充位线电压到1.2V电压级，取代了传统位线嵌位电路，不仅增强了位线电压，进而增大感应窗口，减少感应延迟，而且避免了位线电压稳定时间，从而提高了感应放大器的读取速度。

Description

一种高速感应放大器
技术领域
本发明涉及一种高速感应放大器，特别是涉及一种适用于闪存的高速感应放大器。
背景技术
目前，读取浮栅存储单元的信息通常使用图1所示感应放大器(sense amplifier)结构，其包括参考电流产生器101、预充电路102、基准电压产生器103、位线嵌位电路104、列译码105等，图2是图1结构的一个实现形式，IREF是参考电流，通常由电流镜以参考单元电流(参考电流产生器通常基于参考单元(reference cell，与存储单元一样的其它cell)产生基准电流，称参考单元电流(reference cell current)的一定比例(通常为参考单元电流的30％)镜像获得，ICELL是选定存储单元电流，感应放大器把选定存储单元电流ICELL和IREF比较，然后根据比较结果决定存储单元的存储值(0或者1)。图3为现有技术中图2所示电路的基准电压产生器的结构示意图。
可见，现有技术使用位线嵌位电路以嵌位位线电压到某个目标值，常用的位线嵌位电路如图4所示，其存在以下不足：
(1)、(a)图和(b)图嵌位电路包含反馈环路，预充过程需要稳定时间，(c)图使用恒值基准电压的嵌位电路在预充过程中随着嵌位晶体管栅源电压VGS(即嵌位晶体管栅极电压VBIAS和源极电压VS之差，对应图2中VC1和VD1)的减少，预充速度减慢，预充时间较长。
(2)、位线电压通常嵌位在0.5～0.8V，导致较小的电流差(cell current gap,即ICELL-IREF)，需要较长的感应时间。
发明内容
为克服上述现有技术存在的不足，本发明之一目的在于提供一种高速感应放大器，其通过直接使用1.2V电源供电的预充电电路将位线电压预充到1.2V电压级，取代了传统位线嵌位电路的使用，节省了位线电压稳定时间，提高了感应放大器的读取速度。
本发明之另一目的在于提供一种高速感应放大器，其直接使用1.2V电源供电的预充电电路预充位线电压到1.2V电压级，其增大了位线电压，增强了感应时的电流差值ICELL-IREF，减少了感应时间，提高了感应速度
为达上述及其它目的，本发明提出一种高速感应放大器，包括参考电流模块、存储单元、比较器，其特征在于，该高速感应放大器还包括：
预充电电路，用于读操作开始时对位线进行预先充电至参考电压；
列译码器，用于完成选中单元的列译码；
基准电压产生电路，用于产生读出时该比较器所需的参考电压；
基准嵌位保护电路，用于在预充电和读出过程中限制比较器两输入端的电压以保护预充电电路、列译码器和等电位电路的器件免于损坏；
等电位电路，用于在预充电结束时控制该比较器两输入端电压相等或电压差尽量小。
进一步地，该参考电流模块的输出端连接至该比较器的另一输入端。
进一步地，该预充电电路包括第一PMOS管，该第一PMOS管栅极接预充电控制电压，漏极接该参考电流模块，源极接电源。
进一步地，该列译码器包括第三PMOS管，该第三PMOS管漏极接选中单元的输出端，源极接该参考电流模块，栅极接列译码控制信号。
进一步地，该基准电压产生电路包括恒流源负载、第二预充电电路、第二列译码器以及参考单元。
进一步地，该恒流源包括第六PMOS管，该第二预充电电路包括第二PMOS管，该第二列译码器包括第四PMOS管，该第六PMOS管栅源互连，并连接电源，漏极接该比较器输入端及该第二PMOS管漏极、第四PMOS管源极，该第二PMOS管栅极接预充电控制电压，源极接电源，该第四PMOS管漏极接接该参考单元的输出端，栅极接列译码控制信号。
进一步地，该基准嵌位保护电路包括第七PMOS管、第八PMOS管以及第九NMOS管，该第七PMOS管与该第八PMOS管栅极接偏置电压，该第八PMOS管源极接该参考电流模块，漏极接该第九NMOS管的漏极，该第七PMOS管源极接该第六PMOS管漏极，漏极连接该第九NMOS管漏极，该第九NMOS管栅极接控制电压ENB，源极接地。
进一步地，该等电位电路包括第十PMOS管，该第十PMOS管栅极接预充电控制电压，其源漏之一端与该参考电流模块的输出、该比较器的一输入端、该第一PMOS管漏极、该第三PMOS管源极、该第八PMOS管源极相连组成节点SO，其源漏之另一端与第六PMOS管漏极、该比较器80的另一输入端、该第二PMOS管漏极、该第四PMOS管源极、该第七PMOS管源极相连组成节点REF。
进一步地，该第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管以及第十PMOS管为1.2V工艺的器件，该第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管为3.3V工艺的器件。
进一步地，该第一PMOS管、第二PMOS管源极接1.2V电源。
与现有技术相比，本发明一种高速感应放大器通过删除位线嵌位电路的使用，避免了嵌位电路的稳定时间，并通过增大位线电压，增加感应时的电流差值ICELL-IREF，减少了感应时间，提高了感应速度。
附图说明
图1为现有技术一种感应放大器(sense amplifier)的结构图；
图2为图1结构的一个实现形式；
图3为现有技术中图2所示电路的基准电压产生器的结构示意图；
图4为现有技术之感应放大器中的位线电压嵌位电路结构图；
图5为本发明一种高速感应放大器的结构示意图；
图6为本发明较佳实施例之高速感应放大器的读取波形图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图5为本发明一种高速感应放大器的结构示意图。如图5所示，本发明一种高速感应放大器包括参考电流模块10、预充电电路20、列译码器30、基准电压产生电路40、基准嵌位保护电路50、等电位电路60以及存储单元70和比较器80。其中，参考电流模块10、存储单元70和比较器80为通用电路，分别用于产生参考电流、存储信息和输出信息，预充电电路20由PMOS管M1组成，用于读出开始时对位线BL进行预先充电至参考电压，列译码器30由PMOS管M3组成，用于完成选中单元的列译码，基准电压产生电路40，用于产生读出时比较器所需的参考电压，包括恒流源负载401、第二预充电电路402、第二列译码器403、参考单元404，恒流源负载401由PMOS管M6组成，第二预充电电路402由PMOS管M2组成，其与预充电电路20参数相同，第二列译码器403由PMOS管M4组成，其与列译码器30参数相同，参考单元404为通用电路，CDBL为其等效假位线电容，基准嵌位保护电路50由PMOS管M7、M8以及NMOS管M9组成，用于在预充电和读出过程中限制比较器两输入端的电压以保护预充电电路、列译码器和等电位电路的1.2V工艺的器件免于损坏，等电位电路60由PMOS管M10组成，用于在预充电结束时控制比较器两输入端电压相等或电压差尽量小，PMOS管M1、M2、M3、M4、M10为1.2V工艺的器件，PMOS管M5、M6、M7、M8、NMOS管M9为3.3V工艺的器件，一般电源电压VDD>1.7V。
PMOS管M5、M6源极接电源VDD，PMOS管M1、M2源极接1.2V电源VR12，PMOS管M1、M2、M10栅极接预充电控制电压PREB12，PMOS管M5栅极接基准电流产生器输出，其漏极与比较器80之一输入端、PMOS管M1漏极、PMOS管M3源极、PMOS管M8源极以及PMOS管M10源漏之一端相连组成节点SO，MOS管M6栅极连接其源极即电源VDD，其漏极与比较器80之另一输入端、PMOS管M2漏极、PMOS管M4源极、PMOS管M7源极以及PMOS管M10源漏之另一端相连组成节点REF，PMOS管M3漏极接选中单元之输出端即位线BL，ICELL为流过选中单元的电流，IREF为参考电流模块输出的电流，PMOS管M4漏极接参考单元之输出端即假位线DBL，PMOS管M3、M4栅极接列译码控制信号Y，PMOS管M7、M8栅极接偏置电压VBIAS，设定VBIAS＝VR12-VIP+0.28，VIP为PMOS管的M7、M8阈值电压，常数0.28为经验值，其范围(0.05-0.5V)根据设计需要确定，PMOS管M7、M8漏极接NMOS管M9的漏极，NMOS管M9的栅极接控制电压ENB，NMOS管M9的源极接地，VREF为节点REF电压，VSO为节点SO电压，为保护1.2V工艺的器件，设置VSO<VR12+0.28，常数0.28为经验值，其范围(0.05-0.5V)根据设计需要确定，比较器输出端OUT为高速感应放大器输出端。
可见，本发明直接使用以VR12(1.2V电源)为电源的预充电电路预充位线BL电压到VR12电压级，取代了传统位线嵌位电路的使用，减少了位线预充时间，同时增强了读操作时的位线电压，进而增加感应时的电流差，提高感应速度。PREB12信号触发预充操作，对选定位线和假位线的电容进行预充(CBL和CDBL)。同等晶体管确保节点SO和REF电压在预充结束时相等，提高读取精度和速度。位线选择器使用1.2V工艺的PMOS管，避免了列译码器中电压级移位器的使用，减少了列译码时间，进而增强位线有效预充时间。基准嵌位保护电路主要用来保护1.2V器件免受应力效应。当节点SO或者REF被充电高于VR12+0.28V时，嵌位PMOS开始放电，拉低SO和REF节点电压。基于假位线结构的基准电压产生器，在预充结束时，通过位线电容保持预充电压不变，然后与节点SO感应后的结果进行比较。
图6为本发明较佳实施例之高速感应放大器的读取波形图。当选中某单元时，列译码输出Y置低，同时预充电控制电压PREB12置低开始给节点REF和SO预充电，节点电压开始时由于选通存储单元而下降，一段时间后开始上升并逐渐趋于等于电源电压VR12，关闭预充电控制电压(置高)，节点SO电压随着选通单元的不同出现上升或下降，比较器随之输出0或1，从而实现读出存储单元信息。
综上所述，本发明一种高速感应放大器直接使用1.2V电源供电的预充电电路预充存储单元的位线电压到1.2V电压级，取代了位线嵌位电路的使用，不仅节省了嵌位电路的稳定时间，而且增强了读取单元的电流窗口，进而减少感应延迟，提高感应速度。
与现有技术相比，本发明具有如下优点：
(1)直接使用1.2V电源供电的预充电路预充位线到1.2V电压级，避免了传统位线嵌位电路的使用，不仅节省了位线预充期间的电压稳定时间，而且直接使用VR12(1.2V电源)作为读操作时存储单元的漏端电源，增强了读取单元的感应电流，从而提高感应速度。
(2)基准电压产生器使用不带下拉电流的假位线结构产生基准电压VREF。
(3)使用同等晶体管连接VREF和VSO，使得预充结束时，VREF＝VSO。
(4)本发明使用双电源。
(5)使用了基准电压嵌位电路以保护1.2V工艺的PMOS器件免于应力效应。
(6)位线选择器使用1.2V工艺的PMOS管代替传统的NMOS管，删除了列译码器中电压级移位器，增强了位线有效预充时间。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种高速感应放大器，包括参考电流模块、存储单元、比较器，其特征在于，该高速感应放大器还包括：
预充电电路，用于读操作开始时对位线进行预先充电至参考电压；
列译码器，用于完成选中单元的列译码；
基准电压产生电路，用于产生读出时该比较器所需的参考电压；
基准嵌位保护电路，用于在预充电和读出过程中限制比较器两输入端的电压以保护预充电电路、列译码器和等电位电路的器件免于损坏；
等电位电路，用于在预充电结束时控制该比较器两输入端电压相等或电压差尽量小。
2.如权利要求1所述的一种高速感应放大器，其特征在于：该参考电流模块的输出端连接至该比较器的另一输入端。
3.如权利要求2所述的一种高速感应放大器，其特征在于：该预充电电路包括第一PMOS管，该第一PMOS管栅极接预充电控制电压，漏极接该参考电流模块，源极接电源。
4.如权利要求3所述的一种高速感应放大器，其特征在于：该列译码器包括第三PMOS管，该第三PMOS管漏极接选中单元的输出端，源极接该参考电流模块，栅极接列译码控制信号。
5.如权利要求4所述的一种高速感应放大器，其特征在于：该基准电压产生电路包括恒流源负载、第二预充电电路、第二列译码器以及参考单元。
6.如权利要求5所述的一种高速感应放大器，其特征在于：该恒流源包括第六PMOS管，该第二预充电电路包括第二PMOS管，该第二列译码器包括第四PMOS管，该第六PMOS管栅源互连，并连接电源，漏极接该比较器输入端及该第二PMOS管漏极、第四PMOS管源极，该第二PMOS管栅极接预充电控制电压，源极接电源，该第四PMOS管漏极接接该参考单元的输出端，栅极接列译码控制信号。
7.如权利要求6所述的一种高速感应放大器，其特征在于：该基准嵌位保护电路包括第七PMOS管、第八PMOS管以及第九NMOS管，该第七PMOS管与该第八PMOS管栅极接偏置电压，该第八PMOS管源极接该参考电流模块，漏极接该第九NMOS管的漏极，该第七PMOS管源极接该第六PMOS管漏极，漏极连接该第九NMOS管漏极，该第九NMOS管栅极接控制电压ENB，源极接地。
8.如权利要求7所述的一种高速感应放大器，其特征在于：该等电位电路包括第十PMOS管，该第十PMOS管栅极接预充电控制电压，其源漏之一端与该参考电流模块的输出、该比较器的一输入端、该第一PMOS管漏极、该第三PMOS管源极、该第八PMOS管源极相连组成节点SO，其源漏之另一端与第六PMOS管漏极、该比较器80的另一输入端、该第二PMOS管漏极、该第四PMOS管源极、该第七PMOS管源极相连组成节点REF。
9.如权利要求8所述的一种高速感应放大器，其特征在于：该第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管以及第十PMOS管为1.2V工艺的器件，该第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管为3.3V工艺的器件。
10.如权利要求8所述的一种高速感应放大器，其特征在于：该第一PMOS管、第二PMOS管源极接1.2V电源。
CN201610496675.9A 2016-06-29 2016-06-29 一种高速感应放大器 Active CN106205713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610496675.9A CN106205713B (zh) 2016-06-29 2016-06-29 一种高速感应放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610496675.9A CN106205713B (zh) 2016-06-29 2016-06-29 一种高速感应放大器

Publications (2)

Publication Number Publication Date
CN106205713A true CN106205713A (zh) 2016-12-07
CN106205713B CN106205713B (zh) 2019-11-26

Family

ID=57462828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610496675.9A Active CN106205713B (zh) 2016-06-29 2016-06-29 一种高速感应放大器

Country Status (1)

Country Link
CN (1) CN106205713B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952664A (zh) * 2017-03-28 2017-07-14 佛山中科芯蔚科技有限公司 一种闪存灵敏放大器
CN109584936A (zh) * 2018-12-17 2019-04-05 珠海博雅科技有限公司 一种提高漏极电压稳定性的电路、存储芯片及存储器
CN110610738A (zh) * 2018-06-15 2019-12-24 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
CN111383696A (zh) * 2020-03-24 2020-07-07 上海华虹宏力半导体制造有限公司 嵌入式快闪存储单元数据读取电路
CN111383674A (zh) * 2020-03-05 2020-07-07 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器
CN111916124A (zh) * 2019-05-08 2020-11-10 中芯国际集成电路制造(上海)有限公司 数据读取电路及存储单元

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656097A (zh) * 2009-08-28 2010-02-24 苏州东微半导体有限公司 应用于半导体存储器的灵敏放大器电路及其工作方法
CN103971718A (zh) * 2014-05-12 2014-08-06 北京兆易创新科技股份有限公司 一种存储器中位线的预充电系统及预充电的判断方法
CN104318195A (zh) * 2014-10-24 2015-01-28 广州市贺氏办公设备有限公司 一种可以自动调节灰度的高速条码扫描仪
CN104505121A (zh) * 2014-11-20 2015-04-08 上海华虹宏力半导体制造有限公司 一种运用于闪存的高速敏感放大器
CN105469828A (zh) * 2015-10-22 2016-04-06 上海华虹宏力半导体制造有限公司 一种高速敏感放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656097A (zh) * 2009-08-28 2010-02-24 苏州东微半导体有限公司 应用于半导体存储器的灵敏放大器电路及其工作方法
CN103971718A (zh) * 2014-05-12 2014-08-06 北京兆易创新科技股份有限公司 一种存储器中位线的预充电系统及预充电的判断方法
CN104318195A (zh) * 2014-10-24 2015-01-28 广州市贺氏办公设备有限公司 一种可以自动调节灰度的高速条码扫描仪
CN104505121A (zh) * 2014-11-20 2015-04-08 上海华虹宏力半导体制造有限公司 一种运用于闪存的高速敏感放大器
CN105469828A (zh) * 2015-10-22 2016-04-06 上海华虹宏力半导体制造有限公司 一种高速敏感放大器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106952664A (zh) * 2017-03-28 2017-07-14 佛山中科芯蔚科技有限公司 一种闪存灵敏放大器
CN106952664B (zh) * 2017-03-28 2019-11-01 佛山中科芯蔚科技有限公司 一种闪存灵敏放大器
CN110610738A (zh) * 2018-06-15 2019-12-24 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
CN109584936A (zh) * 2018-12-17 2019-04-05 珠海博雅科技有限公司 一种提高漏极电压稳定性的电路、存储芯片及存储器
CN111916124A (zh) * 2019-05-08 2020-11-10 中芯国际集成电路制造(上海)有限公司 数据读取电路及存储单元
CN111916124B (zh) * 2019-05-08 2022-05-13 中芯国际集成电路制造(上海)有限公司 数据读取电路及存储单元
CN111383674A (zh) * 2020-03-05 2020-07-07 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器
CN111383674B (zh) * 2020-03-05 2023-08-22 上海华虹宏力半导体制造有限公司 用于补偿sonos存储器的灵敏放大器
CN111383696A (zh) * 2020-03-24 2020-07-07 上海华虹宏力半导体制造有限公司 嵌入式快闪存储单元数据读取电路
CN111383696B (zh) * 2020-03-24 2023-10-20 上海华虹宏力半导体制造有限公司 嵌入式快闪存储单元数据读取电路

Also Published As

Publication number Publication date
CN106205713B (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
CN106205713A (zh) 一种高速感应放大器
TWI634558B (zh) 用於快閃記憶體裝置的非對稱感測放大器及相關方法
CN107464581A (zh) 灵敏放大器电路
US4460985A (en) Sense amplifier for MOS static memory array
US20150170741A1 (en) Write buffer for resistive random access memory
CN107195319A (zh) 灵敏放大器电路
CN104505121A (zh) 一种运用于闪存的高速敏感放大器
CN105185404B (zh) 电荷转移型灵敏放大器
KR0159183B1 (ko) 반도체 장치
KR20150056845A (ko) 메모리 셀을 감지하기 위한 셀프 바이어싱 멀티-기준
CN105741871A (zh) 灵敏放大电路及存储器
TWI651725B (zh) 用於讀取陣列中快閃記憶體單元之帶位元線預充電電路的改良感測放大器
CN102184745B (zh) 闪存及其编程方法
CN104979000A (zh) 感测装置及其数据感测方法
CN103208304A (zh) 一种读电路的电流比较电路
CN102183989B (zh) 电流自适应控制装置
CN108847265A (zh) 灵敏放大器电路
JP4286085B2 (ja) 増幅器及びそれを用いた半導体記憶装置
JP6282124B2 (ja) レベルシフト回路及び半導体装置
CN1321375C (zh) 存储器读取装置及读取方法
CN102354520A (zh) 低功耗读出放大器
CN106875964B (zh) 具有反馈功能的灵敏放大器钳位电路
CN103854698A (zh) 闪存存储器的感测放大器
US6442069B1 (en) Differential signal path for high speed data transmission in flash memory
TWI539459B (zh) 快閃記憶體裝置及其資料讀取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant