CN103971718A - 一种存储器中位线的预充电系统及预充电的判断方法 - Google Patents
一种存储器中位线的预充电系统及预充电的判断方法 Download PDFInfo
- Publication number
- CN103971718A CN103971718A CN201410198056.2A CN201410198056A CN103971718A CN 103971718 A CN103971718 A CN 103971718A CN 201410198056 A CN201410198056 A CN 201410198056A CN 103971718 A CN103971718 A CN 103971718A
- Authority
- CN
- China
- Prior art keywords
- sense amplifier
- precharge
- bit line
- nmos pipe
- pmos pipe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dram (AREA)
Abstract
本发明公开了一种存储器中位线的预充电系统及预充电的判断方法,其中,所述预充电系统包括:灵敏放大器和与其电路结构匹配且与其连接的虚拟灵敏放大器。本发明通过在虚拟灵敏放大器中设置两级判据,用于产生输出给灵敏放大器且控制灵敏放大器结束对位线进行预充电的预充控制信号,其中,两级判据包括第一级判据和第二级判据,第一级判据用于判断灵敏放大器对位线是否进行正常预充电,第二级判据用于在通过第一级判据的基础上判断灵敏放大器对位线是否完成预充电,通过这两级判据可以避免灵敏放大器提前结束对位线的预充电,从而可以保证对位线进行预充电的准确性和精确度。
Description
技术领域
本发明涉及存储技术领域,尤其涉及一种存储器中位线的预充电系统及预充电的判断方法。
背景技术
在存储器正常工作之前,需要对存储器中的位线进行预充电,该预充电可以通过灵敏放大器来实现。为了更好地完成预充电以及判断预充电的时间,通常会设置与灵敏放大器的电路结构相似且与其连接的虚拟灵敏放大器,通过虚拟灵敏放大器输出的预充控制信号来控制灵敏放大器对位线的预充电。
图1a是现有技术的对虚拟位线进行预充电的虚拟灵敏放大器的电路图;图1b是现有技术的与图1a中的虚拟灵敏放大器连接的且对位线进行预充电的灵敏放大器的电路图。参见图1a,现有技术的虚拟灵敏放大器包括:三个PMOS管(P1-P3)、四个NMOS管(N1-N4)和一个反相器INV0,且虚拟灵敏放大器通过虚拟位线DBL对虚拟存储单元进行预充电;参见图1b,现有技术的灵敏放大器包括:两个PMOS管(P4和P5)以及三个NMOS管(N5-N7),且灵敏放大器通过位线BL对存储单元进行预充电。此外,在虚拟灵敏放大器和灵敏放大器工作时,通过电源VS为它们同时提供工作电压,通过三个信号端(NBIAS、SAEN和SAIN)为它们同时提供工作所需的信号,并且虚拟灵敏放大器可以产生输出给灵敏放大器的预充控制信号PREC,用于控制灵敏放大器对位线BL的预充电。
参见图1a和图1b,在现有技术中,将节点SP0处的电压与反相器INV0的输出端从高电平到低电平的翻转电压的比较作为一级判据,用于判断灵敏放大器对位线BL是否结束预充电。在对位线BL进行预充电的过程中,且在信号端NBIAS接收的信号完成建立之前,由于此时与虚拟位线DBL连接的两个NMOS管(N1和N2)无法导通,因此,很容易引起节点SP0处出现毛刺,该毛刺会引起反相器INV0出现错误的翻转并通过一级判据,使预充控制信号PREC变成高电平,这样会使灵敏放大器提前结束对位线BL的预充电,从而降低了对位线BL进行预充电的准确性和精确度。
发明内容
有鉴于此,本发明实施例提供一种存储器中位线的预充电系统及预充电的判断方法,以解决现有技术中的虚拟灵敏放大器采用一级判据而容易导致灵敏放大器提前结束对位线的预充电,从而降低对位线进行预充电的准确性和精确度的技术问题。
第一方面,本发明实施例提供了一种存储器中位线的预充电系统,包括:灵敏放大器和与其电路结构匹配且与其连接的虚拟灵敏放大器,其中,所述虚拟灵敏放大器通过虚拟位线与多个虚拟存储单元连接,用于对所述虚拟位线进行预充电并产生输出给所述灵敏放大器的预充控制信号;
所述灵敏放大器通过位线与多个存储单元连接,用于根据所述预充控制信号对所述位线进行预充电;
其中,所述虚拟灵敏放大器对所述虚拟位线的预充电与所述灵敏放大器对所述位线的预充电同步进行,且控制所述灵敏放大器结束对所述位线进行预充电的所述预充控制信号根据所述虚拟位线的预充电情况经两级判据产生。
进一步地,所述两级判据包括第一级判据和第二级判据,其中,所述第一级判据用于判断所述灵敏放大器对所述位线是否进行正常预充电,所述第二级判据用于在通过所述第一级判据的基础上判断所述灵敏放大器对所述位线是否完成预充电。
进一步地,所述虚拟灵敏放大器包括第一预充电单元、第一判断单元、第二判断单元和信号产生单元,其中,所述第一预充电单元用于根据第一信号对所述虚拟位线进行预充电;
所述第一判断单元用于根据所述虚拟位线的预充电情况进行第一级判据并产生输出给所述信号产生单元的第一控制信号;
所述第二判断单元用于根据所述虚拟位线的预充电情况进行第二级判据并产生输出给所述信号产生单元的第二控制信号;
所述信号产生单元用于根据第二信号、所述第一控制信号和所述第二控制信号产生输出给所述灵敏放大器的预充控制信号。
进一步地,所述灵敏放大器包括控制单元和第二预充电单元,其中,所述控制单元用于根据所述虚拟灵敏放大器的信号产生单元输出的预充控制信号和所述第二信号产生输出给所述第二预充电单元的第三控制信号;
所述第二预充电单元根据所述第三控制信号和所述第一信号对所述位线进行预充电。
进一步地,所述虚拟灵敏放大器的第一预充电单元包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、节点、用于接收所述第一信号的第一信号端和用于接收第三信号的第三信号端,其中,所述第一PMOS管的源极接电源,所述第一PMOS管的栅极接地,所述第一PMOS管的漏极与所述第一NMOS管的漏极连接,所述第一NMOS管的栅极与所述第一信号端和所述第二NMOS管的栅极连接,所述第一NMOS管的源极与所述虚拟位线连接,所述第二NMOS管的源极与所述虚拟位线连接,所述第二NMOS管的漏极通过所述节点与所述第二PMOS管的漏极连接,所述第二PMOS管的栅极接所述第三信号端,所述第二PMOS管的源极接所述电源;
所述虚拟灵敏放大器的第一判断单元包括:第一反相器,其中,所述第一反相器的输入端与所述虚拟位线连接,所述第一反相器的输出端与所述信号产生单元连接;
所述虚拟灵敏放大器的第二判断单元包括:第二反相器,其中,所述第二反相器的输入端与所述第一预充电单元的节点连接,所述第二反相器的输出端与所述信号产生单元连接;
所述虚拟灵敏放大器的信号产生单元包括:第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第三反相器和用于接收所述第二信号的第二信号端,其中,所述第三PMOS管的栅极与所述第二判断单元的第二反相器的输出端连接,所述第三PMOS管的源极接所述电源,所述第三PMOS管的漏极与所述第四PMOS管的源极连接,所述第四PMOS管的栅极与所述第一判断单元的第一反相器的输出端连接,所述第四PMOS管的漏极与所述第三反相器的输入端和所述第四NMOS管的漏极连接,所述第四NMOS管的源极接地,所述第四NMOS管的栅极与所述第二信号端和所述第三NMOS管的栅极连接,所述第三NMOS管的漏极与所述第二判断单元的第二反相器的输入端连接,所述第三NMOS管的源极接地,所述第三反相器的输出端与用于输出所述预充控制信号的所述虚拟灵敏放大器的输出端连接。
进一步地,所述灵敏放大器的控制单元包括:第五PMOS管和第五NMOS管,其中,所述第五PMOS管的源极接所述电源,所述第五PMOS管的栅极与所述虚拟灵敏放大器的输出端连接,所述第五PMOS管的漏极与所述第五NMOS管的漏极连接,所述第五NMOS管的栅极接所述第二信号端,所述第五NMOS管的源极接地;
所述灵敏放大器的第二预充电单元包括:第六PMOS管、第七PMOS管、第六NMOS管、第七NMOS管和第八NMOS管,其中,所述第六PMOS管的栅极与所述控制单元的第五PMOS管的漏极连接,所述第六PMOS管的源极接所述电源,所述第六PMOS管的漏极与所述第六NMOS管的漏极连接,所述第六NMOS管的栅极与所述第一信号端和所述第七NMOS管的栅极连接,所述第六NMOS管的源极与所述位线和所述第七NMOS管的源极连接,所述第七NMOS管的漏极与所述第七PMOS管的漏极和所述第八NMOS管的漏极连接,所述第七PMOS管的源极接所述电源,所述第七PMOS管的栅极接第三信号端,所述第八NMOS管的栅极与所述第二信号端连接,所述第八NMOS管的源极接地。
进一步地,所述第一级判据为所述虚拟位线的预充电电压与所述第一反相器的输出端从高电平到低电平的第一翻转电压的比较;
当所述虚拟位线的预充电电压小于所述第一翻转电压时,未通过所述第一级判据,所述第一反相器输出高电平,所述灵敏放大器对所述位线未进行正常预充电;
当所述虚拟位线的预充电电压等于或者大于所述第一翻转电压时,通过所述第一级判据,所述第一反相器输出低电平,所述灵敏放大器对所述位线进行正常预充电。
进一步地,所述第一反相器的第一翻转电压大于0且小于所述虚拟位线的预充电电压的终值。
进一步地,所述第二级判据为所述节点的电压与所述第二反相器的输出端从高电平到低电平的第二翻转电压的比较;
在通过所述第一级判据的基础上,当所述节点的电压小于所述第二翻转电压时,未通过所述第二级判据,所述第二反相器输出高电平,所述灵敏放大器对所述位线未完成预充电;
在通过所述第一级判据的基础上,当所述节点的电压等于或者大于所述第二翻转电压时,通过所述第二级判据,所述第二反相器输出低电平,所述灵敏放大器对所述位线完成预充电。
进一步地,所述第二反相器的第二翻转电压大于所述虚拟位线的预充电电压的终值且小于电源电压。
进一步地,所述虚拟位线的预充电电压的终值为所述第一信号的高电平的电平值与所述第一NMOS管的阈值电压的差值。
进一步地,当所述第一信号为低电平、所述第二信号为高电平和所述第三信号为高电平时,所述虚拟灵敏放大器的输出端输出的所述预充控制信号为高电平,使得所述第三控制信号为低电平,并使所述第六PMOS管导通;
当所述第一信号变为高电平、所述第二信号变为低电平和所述第三信号变为低电平时,所述第一NMOS管、所述第二NMOS管、所述第二PMOS管、所述第六NMOS管、所述第七NMOS管和所述第七PMOS管导通,所述虚拟灵敏放大器对所述虚拟位线进行预充电和所述灵敏放大器对所述位线进行预充电。
进一步地,在所述位线进行预充电的过程中,当通过所述第一级判据时,所述第一反相器输出低电平,使得所述第四PMOS管导通;
在通过所述第一级判据的基础上,当通过所述第二级判据时,所述第二反相器输出低电平,使得所述第三PMOS管导通,所述虚拟灵敏放大器的输出端输出的所述预充控制信号为低电平,使得所述第五PMOS管导通,所述第三控制信号变为高电平,使得所述第六PMOS管截止,所述灵敏放大器结束对所述位线的预充电。
第二方面,本发明实施例还提供了一种存储器中位线的预充电的判断方法,所述判断方法包括:
设置一通过位线与多个存储单元连接的灵敏放大器和一通过虚拟位线与多个虚拟存储单元连接且与所述灵敏放大器的电路结构匹配的虚拟灵敏放大器,其中,所述虚拟灵敏放大器向所述灵敏放大器输出预充控制信号,且所述虚拟灵敏放大器对所述虚拟位线的预充电与所述灵敏放大器对所述位线的预充电同步进行;
在对所述位线进行预充电的过程中,根据所述虚拟位线的预充电情况经两级判据产生控制所述灵敏放大器结束对所述位线进行预充电的所述预充控制信号,其中,所述两级判据包括第一级判据和第二级判据,所述第一级判据用于判断所述灵敏放大器对所述位线是否进行正常预充电,所述第二级判据用于在通过所述第一级判据的基础上判断所述灵敏放大器对所述位线是否完成预充电。
本发明实施例提供的存储器中位线的预充电系统及预充电的判断方法,通过在虚拟灵敏放大器中设置两级判据,用于产生输出给灵敏放大器且控制灵敏放大器结束对位线进行预充电的预充控制信号,其中,两级判据包括第一级判据和第二级判据,第一级判据用于判断灵敏放大器对位线是否进行正常预充电,第二级判据用于在通过第一级判据的基础上判断灵敏放大器对位线是否完成预充电,通过这两级判据可以避免灵敏放大器提前结束对位线的预充电,从而可以保证对位线进行预充电的准确性和精确度。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1a是现有技术的对虚拟位线进行预充电的虚拟灵敏放大器的电路图;
图1b是现有技术的与图1a中的虚拟灵敏放大器连接的且对位线进行预充电的灵敏放大器的电路图;
图2是本发明实施例提供的一种存储器中位线的预充电系统;
图3是本发明实施例提供的另一种存储器中位线的预充电系统;
图4a是本发明实施例提供的一种对虚拟位线进行预充电的虚拟灵敏放大器的电路图;
图4b是本发明实施例提供的一种与图4a中的虚拟灵敏放大器连接的且对位线进行预充电的灵敏放大器的电路图;
图5是图4a和图4b中各信号的时序图;
图6是本发明实施例提供的一种存储器中位线的预充电的判断方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种存储器中位线的预充电系统。图2是本发明实施例提供的一种存储器中位线的预充电系统。如图2所示,所述预充电系统包括:灵敏放大器12和与其电路结构匹配且与其连接的虚拟灵敏放大器11,其中,所述虚拟灵敏放大器11通过虚拟位线DBL与多个虚拟存储单元21连接,用于对所述虚拟位线DBL进行预充电并产生输出给所述灵敏放大器12的预充控制信号PREC;所述灵敏放大器12通过位线BL与多个存储单元22连接,用于根据所述预充控制信号PREC对所述位线BL进行预充电;其中,所述虚拟灵敏放大器11对所述虚拟位线DBL的预充电与所述灵敏放大器11对所述位线BL的预充电同步进行,且控制所述灵敏放大器12结束对所述位线BL进行预充电的所述预充控制信号PREC根据所述虚拟位线DBL的预充电情况经两级判据产生。
具体地,虚拟灵敏放大器11的电路结构与灵敏放大器12的电路结构相匹配,可以使虚拟灵敏放大器11对虚拟位线DBL的预充电过程与灵敏放大器12对位线BL的预充电过程相似,这样可以根据虚拟灵敏放大器11对虚拟位线DBL的预充电情况来判断灵敏放大器12对位线BL的预充电情况,并实现从虚拟灵敏放大器11向灵敏放大器12输出用于控制对位线BL进行预充电的预充控制信号PREC。通过虚拟灵敏放大器11对虚拟位线DBL的预充电与灵敏放大器12对位线BL的预充电同步进行(可以将虚拟灵敏放大器11对虚拟位线DBL进行预充电过程与灵敏放大器12对位线BL进行预充电过程施加相同的工作信号来实现),可以使虚拟位线DBL的预充电情况能够更好地跟踪位线BL的预充电情况,从而可以使虚拟灵敏放大器11输出更加精确的用于控制灵敏放大器12对位线BL进行预充电的预充控制信号PREC。此外,对于灵敏放大器12结束对位线BL的预充电所需的预充控制信号PREC,根据虚拟位线DBL的预充电情况经两级判据产生,与现有技术中经一级判据产生相比,可以避免灵敏放大器12提前结束对位线BL的预充电,从而可以保证对位线BL进行预充电的准确性和精确度。
进一步地,所述两级判据包括第一级判据和第二级判据,其中,所述第一级判据用于判断所述灵敏放大器12对所述位线BL是否进行正常预充电,所述第二级判据用于在通过所述第一级判据的基础上判断所述灵敏放大器12对所述位线BL是否完成预充电。与现有技术的一级判据相比,本发明实施例通过第一级判据以判断灵敏放大器12对位线BL是否进行正常预充电,再在第一级判据的基础上进行第二级判据以判断灵敏放大器12对位线BL是否完成预充电,这样可以避免灵敏放大器12提前结束对位线BL的预充电,从而可以保证对位线BL进行预充电的准确性和精确度。
图3是本发明实施例提供的另一种存储器中位线的预充电系统。可选地,参见图3,所述虚拟灵敏放大器11包括第一预充电单元111、第一判断单元112、第二判断单元113和信号产生单元114,其中,所述第一预充电单元111用于根据第一信号SNS1对所述虚拟位线DBL进行预充电;所述第一判断单元112用于根据所述虚拟位线DBL的预充电情况进行第一级判据并产生输出给所述信号产生单元114的第一控制信号CTS1;所述第二判断单元113用于根据所述虚拟位线DBL的预充电情况进行第二级判据并产生输出给所述信号产生单元114的第二控制信号CTS2;所述信号产生单元114用于根据第二信号SNS2、所述第一控制信号CTS1和所述第二控制信号CTS2产生输出给所述灵敏放大器12的预充控制信号PREC。
可选地,参见图3,所述灵敏放大器12包括控制单元121和第二预充电单元122,其中,所述控制单元121用于根据所述虚拟灵敏放大器11的信号产生单元114输出的预充控制信号PREC和所述第二信号SNS2产生输出给所述第二预充电单元122的第三控制信号CTS3;所述第二预充电单元122根据所述第三控制信号CTS3和所述第一信号SNS1对所述位线BL进行预充电。
需要说明的是,上述图3中的第一信号SNS1和SNS2是虚拟灵敏放大器11和灵敏放大器12进行工作时,由外部施加的工作信号,以维持它们的正常工作。而在上述虚拟灵敏放大器11和灵敏放大器12正常工作时,即第一信号SNS1和SNS2给定的情况下,灵敏放大器12对位线BL的预充电由虚拟灵敏放大器11产生的预充控制信号PREC来控制。
图4a是本发明实施例提供的一种对虚拟位线进行预充电的虚拟灵敏放大器的电路图。可选地,参见图4a,所述虚拟灵敏放大器11的第一预充电单元111包括:第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、节点PT、用于接收所述第一信号SNS1的第一信号端SN1和用于接收第三信号SNS3的第三信号端SN3,其中,所述第一PMOS管MP1的源极接电源VS,所述第一PMOS管MP1的栅极接地,所述第一PMOS管MP1的漏极与所述第一NMOS管MN1的漏极连接,所述第一NMOS管MN1的栅极与所述第一信号端SN1和所述第二NMOS管MN2的栅极连接,所述第一NMOS管MN1的源极与所述虚拟位线DBL连接,所述第二NMOS管MN2的源极与所述虚拟位线DBL连接,所述第二NMOS管MN2的漏极通过所述节点PT与所述第二PMOS管MP2的漏极连接,所述第二PMOS管MP2的栅极接所述第三信号端SN3,所述第二PMOS管MP2的源极接所述电源VS。
可选地,参见图4a,所述虚拟灵敏放大器11的第一判断单元112包括:第一反相器INV1,其中,所述第一反相器INV1的输入端与所述虚拟位线DBL连接,所述第一反相器INV1的输出端与所述信号产生单元114连接。
可选地,参见图4a,所述虚拟灵敏放大器11的第二判断单元113包括:第二反相器INV2,其中,所述第二反相器INV2的输入端与所述第一预充电单元111的节点PT连接,所述第二反相器INV2的输出端与所述信号产生单元114连接。
可选地,参见图4a,所述虚拟灵敏放大器11的信号产生单元114包括:第三PMOS管MP3、第四PMOS管MP4、第三NMOS管MN3、第四NMOS管MN4、第三反相器INV3和用于接收所述第二信号SNS2的第二信号端SN2,其中,所述第三PMOS管MP3的栅极与所述第二判断单元113的第二反相器INV2的输出端连接,所述第三PMOS管MP3的源极接所述电源VS,所述第三PMOS管MP3的漏极与所述第四PMOS管MP4的源极连接,所述第四PMOS管MP4的栅极与所述第一判断单元112的第一反相器INV1的输出端连接,所述第四PMOS管MP4的漏极与所述第三反相器INV3的输入端和所述第四NMOS管MN4的漏极连接,所述第四NMOS管MN4的源极接地,所述第四NMOS管MN4的栅极与所述第二信号端SN2和所述第三NMOS管MN3的栅极连接,所述第三NMOS管MN3的漏极与所述第二判断单元113的第二反相器INV2的输入端连接,所述第三NMOS管MN3的源极接地,所述第三反相器INV3的输出端与用于输出所述预充控制信号PREC的所述虚拟灵敏放大器11的输出端OUT连接。
图4b是本发明实施例提供的一种与图4a中的虚拟灵敏放大器连接的且对位线进行预充电的灵敏放大器的电路图。可选地,参见图4b,所述灵敏放大器12的控制单元121包括:第五PMOS管MP5和第五NMOS管MN5,其中,所述第五PMOS管MP5的源极接所述电源VS,所述第五PMOS管MP5的栅极与所述虚拟灵敏放大器11的输出端OUT连接,所述第五PMOS管MP5的漏极与所述第五NMOS管MN5的漏极连接,所述第五NMOS管MN5的栅极接所述第二信号端SN2,所述第五NMOS管MN5的源极接地。
可选地,参见图4b,所述灵敏放大器12的第二预充电单元122包括:第六PMOS管MP6、第七PMOS管MP7、第六NMOS管MN6、第七NMOS管MN7和第八NMOS管MN8,其中,所述第六PMOS管MP6的栅极与所述控制单元121的第五PMOS管MP5的漏极连接,所述第六PMOS管MP6的源极接所述电源VS,所述第六PMOS管MP6的漏极与所述第六NMOS管MN6的漏极连接,所述第六NMOS管MN6的栅极与所述第一信号端SN1和所述第七NMOS管MN7的栅极连接,所述第六NMOS管MN6的源极与所述位线BL和所述第七NMOS管MN7的源极连接,所述第七NMOS管MN7的漏极与所述第七PMOS管MP7的漏极和所述第八NMOS管MN8的漏极连接,所述第七PMOS管MP7的源极接所述电源VS,所述第七PMOS管MP7的栅极接所述第三信号端SN3,所述第八NMOS管MN8的栅极与所述第二信号端SN2连接,所述第八NMOS管MN8的源极接地。
需要说明的是,上述的第一信号SNS1、第二信号SNS2和第三信号SNS3同时施加在虚拟灵敏放大器11和灵敏放大器12中的相应的信号端,以实现虚拟灵敏放大器11对虚拟位线DBL的预充电与灵敏放大器12对位线BL的预充电同步进行。此外,上述的第一信号SNS1的低电平可以为地电位,其高电平可以由相应的偏置电压源或者带隙基准电压源来提供;上述的第二信号SNS2的低电平可以为地电位,其高电平可以为电源电压VDD;上述的第三信号SNS3高电平可以为电源电压VDD,而其低电平要大于地电位,这样可以使虚拟灵敏放大器11的第二PMOS管MP2和灵敏放大器12的第七PMOS管MP7导通程度较弱,在进行预充电的过程中,需要通过第一PMOS管MP1和第一NMOS管MN1的导通来实现对虚拟位线DBL的预充电以及通过第六PMOS管MP6和第六NMOS管MN6的导通来实现对位线BL的预充电。
可选地,参加图4a,所述第一级判据为所述虚拟位线DBL的预充电电压VDBL与所述第一反相器INV1的输出端从高电平到低电平的第一翻转电压VT1的比较。当所述虚拟位线的预充电电压VDBL小于所述第一翻转电压VT1时,未通过所述第一级判据,所述第一反相器INV1输出高电平,所述灵敏放大器12对所述位线BL未进行正常预充电;当所述虚拟位线DBL的预充电电压VDBL等于或者大于所述第一翻转电压VT1时,通过所述第一级判据,所述第一反相器INV1输出低电平,所述灵敏放大器12对所述位线BL进行正常预充电。
进一步地,所述第一反相器INV1的第一翻转电压VT1大于0且小于所述虚拟位线DBL的预充电电压的终值VE。
可选地,参见图4a,所述第二级判据为所述节点PT的电压VPT与所述第二反相器INV2的输出端从高电平到低电平的第二翻转电压VT2的比较。在通过所述第一级判据的基础上,当所述节点的电压VPT小于所述第二翻转电压VT2时,未通过所述第二级判据,所述第二反相器INV2输出高电平,所述灵敏放大器12对所述位线BL未完成预充电;在通过所述第一级判据的基础上,当所述节点的电压VPT等于或者大于所述第二翻转电压VT2时,通过所述第二级判据,所述第二反相器INV2输出低电平,所述灵敏放大器12对所述位线BL完成预充电。
进一步地,所述第二反相器INV2的第二翻转电压VT2大于所述虚拟位线DBL的预充电电压的终值VE且小于电源电压VDD。
进一步地,所述虚拟位线DBL的预充电电压的终值VE为所述第一信号SNS1的高电平的电平值与所述第一NMOS管MN1的阈值电压的差值。
进一步地,参见图4a和图4b,当所述第一信号SNS1为低电平、所述第二信号SNS2为高电平和所述第三信号SNS3为高电平时,所述虚拟灵敏放大器11的输出端OUT输出的所述预充控制信号PREC为高电平,使得所述第三控制信号CTS3为低电平,并使所述第六PMOS管MP6导通;当所述第一信号SNS1变为高电平、所述第二信号SNS2变为低电平和所述第三信号SNS3变为低电平时,所述第一NMOS管MN1、所述第二NMOS管MN2、所述第二PMOS管MP2、所述第六NMOS管MN6、所述第七NMOS管MN7和所述第七PMOS管MP7导通,所述虚拟灵敏放大器11对所述虚拟位线DBL进行预充电和所述灵敏放大器12对所述位线BL进行预充电。
更进一步地,参见图4a和图4b,在所述位线BL进行预充电的过程中,当通过所述第一级判据时,所述第一反相器INV1输出低电平,使得所述第四PMOS管MP4导通;在通过所述第一级判据的基础上,当通过所述第二级判据时,所述第二反相器INV2输出低电平,使得所述第三PMOS管MP3导通,所述虚拟灵敏放大器11的输出端OUT输出的所述预充控制信号PREC为低电平,使得所述第五PMOS管MP5导通,所述第三控制信号CTS3变为高电平,使得所述第六PMOS管MP6截止,所述灵敏放大器12结束对所述位线BL的预充电。
图5是图4a和图4b中各信号的时序图。为了更好地理解本发明实施例的存储器中位线的预充电系统的工作原理,下面结合图4a和图4b以及图5对该工作原理作进一步的说明。
在T1时间段内,第一信号SNS1为低电平和第三信号SNS3为高电平,使得第一NMOS管MN1、第二NMOS管MN2、第二PMOS管MP2、第六NMOS管MN6、第七NMOS管MN7和第七PMOS管MP7截止,表明虚拟灵敏放大器11和灵敏放大器12没有分别对虚拟位线DBL和位线BL进行预充电,虚拟位线DBL的预充电电压VDBL为0,相应地,第一反相器INV1输出高电平,使得第四PMOS管MP4截止。在此时间段内,第二信号SNS2为高电平,第三NMOS管MN3导通,使得节点PT的电压VPT为地电位,相应地,第二反相器INV2输出高电平,使得第三PMOS管MP3截止;第四NMOS管MN4导通,使得虚拟灵敏放大器11的输出端OUT输出高电平的预充控制信号PREC,该信号使得第五PMOS管MP5截止,于是第三控制信号CTS3由第五NMOS管MN5的导通情况决定;此时,第五NMOS管MN5导通,使得第三控制信号CTS3为低电平(地电位),第六PMOS管MP6导通,为接下来对位线BL进行预充电做好准备。
在T2时间段内,第一信号SNS1从低电平开始建立到高电平,第二信号SNS2为低电平,第三信号SNS3为低电平,此时,预充电系统已经进入对位线BL的预充电过程,但是由于第一信号SNS1没有建立完成,不能够使第一NMOS管MN1、第二NMOS管MN2、第六NMOS管MN6和第七NMOS管MN7导通,因此,预充电系统对位线BL还没有进行正常预充电。由于T2时间段较短,即第一信号SNS1建立的速度较快,并且第三信号SNS3的低电平大于地电位,使得第二PMOS管MP2导通的程度较弱,因此,在此时间段,可以认为节点PT的电压VPT仍然为地电位。此外,在此时间段内,虚拟位线DBL的预充电电压VDBL为0,预充控制信号PREC为高电平,第三控制信号CTS3为低电平,与在T1时间段内的相应信号保持不变。如果在此时间段内,节点PT处产生毛刺,并且该毛刺使第二反相器INV2发生翻转,即第二反相器INV2输出低电平,第三PMOS管MP3导通,但是由于此时虚拟位线DBL的预充电电压VDBL仍为0,即第一反相器INV1没有翻转(或者没有通过第一级判据),使得第一反相器INV1仍输出高电平,第四PMOS管MP4仍截止,虚拟灵敏放大器11的输出端OUT输出的预充控制信号PREC仍为高电平,第三控制信号CTS3仍为低电平,因此,避免了灵敏放大器12由于虚拟灵敏放大器11中的节点PT处的毛刺提前结束对位线BL的预充电,从而保证了对位线BL进行预充电的准确性和精确度。
在T3时间段内,第一信号SNS1为高电平,第二信号SNS2仍为低电平,第三信号SNS3仍为低电平,此时第一NMOS管MN1、第二NMOS管MN2、第二PMOS管MP2、第六NMOS管MN6、第七NMOS管MN7和第七PMOS管MP7导通,预充电系统开始对虚拟位线DBL和位线BL同时进行预充电,并且节点PT处也开始进行充电。当对虚拟位线DBL的预充电电压达到第一反相器INV1的第一翻转电压VT1时,第一反相器INV1发生翻转(或通过第一级判据)并输出低电平,使得第四PMOS管MP4导通,这表明灵敏放大器12对位线BL进行正常预充电;对虚拟位线DBL和位线BL继续进行预充电,当对虚拟位线DBL的预充电电压达到其终值VE时(VE为第一信号SNS1的高电平的电平值与第一NMOS管MN1的阈值电压的差值),第一NMOS管MN1和第二NMOS管MN2截止,结束对虚拟位线DBL的预充电。由于第二反相器INV2没有发生翻转或者没有通过第二级判据,第三PMOS管MP3仍处于截止状态,此时预充控制信号PREC仍保持高电平,第三控制信号CTS3仍保持低电平,这表明灵敏放大器12对位线BL继续进行预充电。
在T4时间段内,第一信号SNS1仍为高电平,第二信号SNS2仍为低电平,第三信号SNS3仍为低电平。在此时间段内,第一NMOS管MN1和第二NMOS管MN2仍处于截止状态,电源VS通过第二PMOS管MP2继续对节点PT进行充电,当节点的电压VPT达到第二反相器INV2的第二翻转电压VT2时,第二反相器INV2发生翻转(或者通过第二级判据)并输出低电平,使得第三PMOS管MP3导通,由于此时第四PMOS管MP4也处于导通状态(已通过第一级判据),所以预充控制信号PREC变为低电平,使得第五PMOS管MP5导通。由于此时第五NMOS管MN5处于截止状态,因此第三控制信号CTS3变为高电平(电源电压VDD),使得第六PMOS管MP6截止,灵敏放大器12结束对位线BL的预充电。根据虚拟位线DBL的预充电情况,通过上述的第一级判据和第二级判据这两级判据对位线BL的预充电情况的判断,可以保证灵敏放大器12对位线BL进行预充电的准确性和精确度。
在T5时间段内,第一信号SNS1仍为高电平,第二信号SNS2仍为低电平,第三信号SNS3仍为低电平,电源VS通过第二PMOS管MP2继续对节点PT进行充电,直至使节点的电压VPT达到电源电压VDD。由于在此时间段内,预充控制信号PREC为低电平,第三控制信号CTS3为高电平,灵敏放大器12已结束对位线BL的预充电。
本发明实施例还提供一种存储器中位线的预充电的判断方法。图6是本发明实施例提供的一种存储器中位线的预充电的判断方法的流程图。参见图6,所述判断方法包括:
S31、设置一通过位线与多个存储单元连接的灵敏放大器和一通过虚拟位线与多个虚拟存储单元连接且与所述灵敏放大器的电路结构匹配的虚拟灵敏放大器,其中,所述虚拟灵敏放大器向所述灵敏放大器输出预充控制信号,且所述虚拟灵敏放大器对所述虚拟位线的预充电与所述灵敏放大器对所述位线的预充电同步进行。
具体地,虚拟灵敏放大器的电路结构与灵敏放大器的电路结构相匹配,可以使虚拟灵敏放大器对虚拟位线的预充电过程与灵敏放大器对位线的预充电过程相似,这样可以根据虚拟灵敏放大器对虚拟位线的预充电情况来判断灵敏放大器对位线的预充电情况,并实现从虚拟灵敏放大器向灵敏放大器输出用于控制对位线进行预充电的预充控制信号。通过虚拟灵敏放大器对虚拟位线的预充电与灵敏放大器对位线的预充电同步进行,可以使虚拟位线的预充电情况能够更好地跟踪位线的预充电情况,从而可以使虚拟灵敏放大器输出更加精确的用于控制灵敏放大器对位线进行预充电的预充控制信号。
S32、在对所述位线进行预充电的过程中,根据所述虚拟位线的预充电情况经两级判据产生控制所述灵敏放大器结束对所述位线进行预充电的所述预充控制信号,其中,所述两级判据包括第一级判据和第二级判据,所述第一级判据用于判断所述灵敏放大器对所述位线是否进行正常预充电,所述第二级判据用于在通过所述第一级判据的基础上判断所述灵敏放大器对所述位线是否完成预充电。
通过第一级判据以判断灵敏放大器对位线是否进行正常预充电,再在第一级判据的基础上进行第二级判据以判断灵敏放大器对位线是否完成预充电,这样可以避免灵敏放大器提前结束对位线的预充电,从而可以保证对位线进行预充电的准确性和精确度。
本发明实施例提供的存储器中位线的预充电系统及预充电的判断方法,通过在虚拟灵敏放大器中设置两级判据,用于产生输出给灵敏放大器且控制灵敏放大器结束对位线进行预充电的预充控制信号,其中,两级判据包括第一级判据和第二级判据,第一级判据用于判断灵敏放大器对位线是否进行正常预充电,第二级判据用于在通过第一级判据的基础上判断灵敏放大器对位线是否完成预充电,通过这两级判据可以避免灵敏放大器提前结束对位线的预充电,从而可以保证对位线进行预充电的准确性和精确度。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (14)
1.一种存储器中位线的预充电系统,其特征在于,包括:灵敏放大器和与其电路结构匹配且与其连接的虚拟灵敏放大器,其中,所述虚拟灵敏放大器通过虚拟位线与多个虚拟存储单元连接,用于对所述虚拟位线进行预充电并产生输出给所述灵敏放大器的预充控制信号;
所述灵敏放大器通过位线与多个存储单元连接,用于根据所述预充控制信号对所述位线进行预充电;
其中,所述虚拟灵敏放大器对所述虚拟位线的预充电与所述灵敏放大器对所述位线的预充电同步进行,且控制所述灵敏放大器结束对所述位线进行预充电的所述预充控制信号根据所述虚拟位线的预充电情况经两级判据产生。
2.根据权利要求1所述的预充电系统,其特征在于,所述两级判据包括第一级判据和第二级判据,其中,所述第一级判据用于判断所述灵敏放大器对所述位线是否进行正常预充电,所述第二级判据用于在通过所述第一级判据的基础上判断所述灵敏放大器对所述位线是否完成预充电。
3.根据权利要求2所述的预充电系统,其特征在于,所述虚拟灵敏放大器包括第一预充电单元、第一判断单元、第二判断单元和信号产生单元,其中,所述第一预充电单元用于根据第一信号对所述虚拟位线进行预充电;
所述第一判断单元用于根据所述虚拟位线的预充电情况进行第一级判据并产生输出给所述信号产生单元的第一控制信号;
所述第二判断单元用于根据所述虚拟位线的预充电情况进行第二级判据并产生输出给所述信号产生单元的第二控制信号;
所述信号产生单元用于根据第二信号、所述第一控制信号和所述第二控制信号产生输出给所述灵敏放大器的预充控制信号。
4.根据权利要求3所述的预充电系统,其特征在于,所述灵敏放大器包括控制单元和第二预充电单元,其中,所述控制单元用于根据所述虚拟灵敏放大器的信号产生单元输出的预充控制信号和所述第二信号产生输出给所述第二预充电单元的第三控制信号;
所述第二预充电单元根据所述第三控制信号和所述第一信号对所述位线进行预充电。
5.根据权利要求4所述的预充电系统,其特征在于,所述虚拟灵敏放大器的第一预充电单元包括:第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、节点、用于接收所述第一信号的第一信号端和用于接收第三信号的第三信号端,其中,所述第一PMOS管的源极接电源,所述第一PMOS管的栅极接地,所述第一PMOS管的漏极与所述第一NMOS管的漏极连接,所述第一NMOS管的栅极与所述第一信号端和所述第二NMOS管的栅极连接,所述第一NMOS管的源极与所述虚拟位线连接,所述第二NMOS管的源极与所述虚拟位线连接,所述第二NMOS管的漏极通过所述节点与所述第二PMOS管的漏极连接,所述第二PMOS管的栅极接所述第三信号端,所述第二PMOS管的源极接所述电源;
所述虚拟灵敏放大器的第一判断单元包括:第一反相器,其中,所述第一反相器的输入端与所述虚拟位线连接,所述第一反相器的输出端与所述信号产生单元连接;
所述虚拟灵敏放大器的第二判断单元包括:第二反相器,其中,所述第二反相器的输入端与所述第一预充电单元的节点连接,所述第二反相器的输出端与所述信号产生单元连接;
所述虚拟灵敏放大器的信号产生单元包括:第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第三反相器和用于接收所述第二信号的第二信号端,其中,所述第三PMOS管的栅极与所述第二判断单元的第二反相器的输出端连接,所述第三PMOS管的源极接所述电源,所述第三PMOS管的漏极与所述第四PMOS管的源极连接,所述第四PMOS管的栅极与所述第一判断单元的第一反相器的输出端连接,所述第四PMOS管的漏极与所述第三反相器的输入端和所述第四NMOS管的漏极连接,所述第四NMOS管的源极接地,所述第四NMOS管的栅极与所述第二信号端和所述第三NMOS管的栅极连接,所述第三NMOS管的漏极与所述第二判断单元的第二反相器的输入端连接,所述第三NMOS管的源极接地,所述第三反相器的输出端与用于输出所述预充控制信号的所述虚拟灵敏放大器的输出端连接。
6.根据权利要求5所述的预充电系统,其特征在于,所述灵敏放大器的控制单元包括:第五PMOS管和第五NMOS管,其中,所述第五PMOS管的源极接所述电源,所述第五PMOS管的栅极与所述虚拟灵敏放大器的输出端连接,所述第五PMOS管的漏极与所述第五NMOS管的漏极连接,所述第五NMOS管的栅极接所述第二信号端,所述第五NMOS管的源极接地;
所述灵敏放大器的第二预充电单元包括:第六PMOS管、第七PMOS管、第六NMOS管、第七NMOS管和第八NMOS管,其中,所述第六PMOS管的栅极与所述控制单元的第五PMOS管的漏极连接,所述第六PMOS管的源极接所述电源,所述第六PMOS管的漏极与所述第六NMOS管的漏极连接,所述第六NMOS管的栅极与所述第一信号端和所述第七NMOS管的栅极连接,所述第六NMOS管的源极与所述位线和所述第七NMOS管的源极连接,所述第七NMOS管的漏极与所述第七PMOS管的漏极和所述第八NMOS管的漏极连接,所述第七PMOS管的源极接所述电源,所述第七PMOS管的栅极接第三信号端,所述第八NMOS管的栅极与所述第二信号端连接,所述第八NMOS管的源极接地。
7.根据权利要求6所述的预充电系统,其特征在于,所述第一级判据为所述虚拟位线的预充电电压与所述第一反相器的输出端从高电平到低电平的第一翻转电压的比较;
当所述虚拟位线的预充电电压小于所述第一翻转电压时,未通过所述第一级判据,所述第一反相器输出高电平,所述灵敏放大器对所述位线未进行正常预充电;
当所述虚拟位线的预充电电压等于或者大于所述第一翻转电压时,通过所述第一级判据,所述第一反相器输出低电平,所述灵敏放大器对所述位线进行正常预充电。
8.根据权利要求7所述的预充电系统,其特征在于,所述第一反相器的第一翻转电压大于0且小于所述虚拟位线的预充电电压的终值。
9.根据权利要求7所述的预充电系统,其特征在于,所述第二级判据为所述节点的电压与所述第二反相器的输出端从高电平到低电平的第二翻转电压的比较;
在通过所述第一级判据的基础上,当所述节点的电压小于所述第二翻转电压时,未通过所述第二级判据,所述第二反相器输出高电平,所述灵敏放大器对所述位线未完成预充电;
在通过所述第一级判据的基础上,当所述节点的电压等于或者大于所述第二翻转电压时,通过所述第二级判据,所述第二反相器输出低电平,所述灵敏放大器对所述位线完成预充电。
10.根据权利要求9所述的预充电系统,其特征在于,所述第二反相器的第二翻转电压大于所述虚拟位线的预充电电压的终值且小于电源电压。
11.根据权利要求8或10所述的预充电系统,其特征在于,所述虚拟位线的预充电电压的终值为所述第一信号的高电平的电平值与所述第一NMOS管的阈值电压的差值。
12.根据权利要求9所述的预充电系统,其特征在于,当所述第一信号为低电平、所述第二信号为高电平和所述第三信号为高电平时,所述虚拟灵敏放大器的输出端输出的所述预充控制信号为高电平,使得所述第三控制信号为低电平,并使所述第六PMOS管导通;
当所述第一信号变为高电平、所述第二信号变为低电平和所述第三信号变为低电平时,所述第一NMOS管、所述第二NMOS管、所述第二PMOS管、所述第六NMOS管、所述第七NMOS管和所述第七PMOS管导通,所述虚拟灵敏放大器对所述虚拟位线进行预充电和所述灵敏放大器对所述位线进行预充电。
13.根据权利要求12所述的预充电系统,其特征在于,在所述位线进行预充电的过程中,当通过所述第一级判据时,所述第一反相器输出低电平,使得所述第四PMOS管导通;
在通过所述第一级判据的基础上,当通过所述第二级判据时,所述第二反相器输出低电平,使得所述第三PMOS管导通,所述虚拟灵敏放大器的输出端输出的所述预充控制信号为低电平,使得所述第五PMOS管导通,所述第三控制信号变为高电平,使得所述第六PMOS管截止,所述灵敏放大器结束对所述位线的预充电。
14.一种存储器中位线的预充电的判断方法,其特征在于,所述判断方法包括:
设置一通过位线与多个存储单元连接的灵敏放大器和一通过虚拟位线与多个虚拟存储单元连接且与所述灵敏放大器的电路结构匹配的虚拟灵敏放大器,其中,所述虚拟灵敏放大器向所述灵敏放大器输出预充控制信号,且所述虚拟灵敏放大器对所述虚拟位线的预充电与所述灵敏放大器对所述位线的预充电同步进行;
在对所述位线进行预充电的过程中,根据所述虚拟位线的预充电情况经两级判据产生控制所述灵敏放大器结束对所述位线进行预充电的所述预充控制信号,其中,所述两级判据包括第一级判据和第二级判据,所述第一级判据用于判断所述灵敏放大器对所述位线是否进行正常预充电,所述第二级判据用于在通过所述第一级判据的基础上判断所述灵敏放大器对所述位线是否完成预充电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410198056.2A CN103971718B (zh) | 2014-05-12 | 2014-05-12 | 一种存储器中位线的预充电系统及预充电的判断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410198056.2A CN103971718B (zh) | 2014-05-12 | 2014-05-12 | 一种存储器中位线的预充电系统及预充电的判断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103971718A true CN103971718A (zh) | 2014-08-06 |
CN103971718B CN103971718B (zh) | 2017-05-31 |
Family
ID=51241124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410198056.2A Active CN103971718B (zh) | 2014-05-12 | 2014-05-12 | 一种存储器中位线的预充电系统及预充电的判断方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103971718B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104751891A (zh) * | 2015-04-17 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 读操作时间控制电路 |
CN106205713A (zh) * | 2016-06-29 | 2016-12-07 | 上海电机学院 | 一种高速感应放大器 |
CN112102863A (zh) * | 2020-09-07 | 2020-12-18 | 海光信息技术有限公司 | 静态随机存取存储器控制电路、方法、存储器和处理器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6345006B1 (en) * | 2000-08-21 | 2002-02-05 | Micron Technology, Inc. | Memory circuit with local isolation and pre-charge circuits |
US20030090950A1 (en) * | 2001-11-15 | 2003-05-15 | Kyu-Nam Lim | Semiconductor memory device and bit line sensing method thereof |
CN101719378A (zh) * | 2009-12-07 | 2010-06-02 | 钰创科技股份有限公司 | 数据感测装置与方法 |
CN203858864U (zh) * | 2014-05-12 | 2014-10-01 | 北京兆易创新科技股份有限公司 | 一种存储器中位线的预充电系统 |
-
2014
- 2014-05-12 CN CN201410198056.2A patent/CN103971718B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6345006B1 (en) * | 2000-08-21 | 2002-02-05 | Micron Technology, Inc. | Memory circuit with local isolation and pre-charge circuits |
US20030090950A1 (en) * | 2001-11-15 | 2003-05-15 | Kyu-Nam Lim | Semiconductor memory device and bit line sensing method thereof |
CN101719378A (zh) * | 2009-12-07 | 2010-06-02 | 钰创科技股份有限公司 | 数据感测装置与方法 |
CN203858864U (zh) * | 2014-05-12 | 2014-10-01 | 北京兆易创新科技股份有限公司 | 一种存储器中位线的预充电系统 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104751891A (zh) * | 2015-04-17 | 2015-07-01 | 上海华虹宏力半导体制造有限公司 | 读操作时间控制电路 |
CN104751891B (zh) * | 2015-04-17 | 2017-12-22 | 上海华虹宏力半导体制造有限公司 | 读操作时间控制电路 |
CN106205713A (zh) * | 2016-06-29 | 2016-12-07 | 上海电机学院 | 一种高速感应放大器 |
CN106205713B (zh) * | 2016-06-29 | 2019-11-26 | 上海电机学院 | 一种高速感应放大器 |
CN112102863A (zh) * | 2020-09-07 | 2020-12-18 | 海光信息技术有限公司 | 静态随机存取存储器控制电路、方法、存储器和处理器 |
CN112102863B (zh) * | 2020-09-07 | 2023-04-25 | 海光信息技术股份有限公司 | 静态随机存取存储器控制电路、方法、存储器和处理器 |
Also Published As
Publication number | Publication date |
---|---|
CN103971718B (zh) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9437275B2 (en) | Memory system and method for operating the same | |
US8531229B2 (en) | Level shifting circuit | |
CN100440377C (zh) | 一种应用于快闪存储器的读出放大器电路 | |
CN103971718A (zh) | 一种存储器中位线的预充电系统及预充电的判断方法 | |
CN108766493B (zh) | 一种应用于sram的可调节wlud读写辅助电路 | |
CN103456346A (zh) | 一种存储器及其时序追踪方法 | |
CN203858864U (zh) | 一种存储器中位线的预充电系统 | |
CN100423421C (zh) | 半导体集成电路装置 | |
CN102394109A (zh) | 闪存 | |
CN101635170A (zh) | 电流灵敏放大器 | |
CN100472666C (zh) | 测试半导体存储设备的装置与方法 | |
CN106328182B (zh) | 一种存储器读取电路 | |
KR102087439B1 (ko) | 반도체 장치 및 이를 이용한 집적회로 | |
CN101763887A (zh) | 一种存储器单元读取装置及读取方法 | |
JP2007048436A (ja) | 半導体メモリ装置及びそのビットライン制御方法 | |
KR20110096616A (ko) | 비트라인 센스 앰프 및 이를 포함하는 메모리 코어 | |
CN102890955A (zh) | 一种用于大规模快闪存储器的灵敏放大器 | |
CN103077740A (zh) | 带补偿电路的电流模式灵敏放大器及使用方法 | |
CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
CN102122526B (zh) | 半导体存储装置的位线预充电电压发生电路 | |
CN106325813B (zh) | 一种随机数生成器及方法 | |
CN102456386B (zh) | 存储器单端读出电路 | |
ITTO980839A1 (it) | Circuito di lettura di dati in celle di memoria non volatile. | |
CN101027730A (zh) | 产生感测信号的半导体装置及方法 | |
KR20180057771A (ko) | 센스 앰프 구동 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |