CN101027730A - 产生感测信号的半导体装置及方法 - Google Patents

产生感测信号的半导体装置及方法 Download PDF

Info

Publication number
CN101027730A
CN101027730A CNA2004800440773A CN200480044077A CN101027730A CN 101027730 A CN101027730 A CN 101027730A CN A2004800440773 A CNA2004800440773 A CN A2004800440773A CN 200480044077 A CN200480044077 A CN 200480044077A CN 101027730 A CN101027730 A CN 101027730A
Authority
CN
China
Prior art keywords
current
aforementioned
semiconductor device
circuit
core cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800440773A
Other languages
English (en)
Other versions
CN100555463C (zh
Inventor
中井努
赤荻隆男
黑崎一秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sbanson Japan Co Ltd
Spansion LLC
Original Assignee
Sbanson Japan Co Ltd
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sbanson Japan Co Ltd, Spansion LLC filed Critical Sbanson Japan Co Ltd
Publication of CN101027730A publication Critical patent/CN101027730A/zh
Application granted granted Critical
Publication of CN100555463C publication Critical patent/CN100555463C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5645—Multilevel memory with current-mirror arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体装置，包含有：第一串叠电路，包含有放大流经参考单元的数据线的参考电流的第一电流镜，以及通过该参考电流产生第一电位的第二电流镜；以及第二串叠电路，包含有放大流经核心单元的数据线的核心单元电流的第三电流镜，以及接收来自上述第二电流镜的参考电流以作为栅极电压，并根据该核心单元电流与该参考电流间的差值产生第二电位的晶体管。由于第二电位由核心单元电流与参考单元电流间的差值所产生，故可在电源电位与接地电位的全区域内产生第二电位。能有效地使用电源电压振幅的范围。亦可感测微弱的电流界限。

Description

产生感测信号的半导体装置及方法
技术领域
本发明有关一种半导体装置及产生感测信号的方法，尤其有关一种具有高精度的串叠电路(cascode circuit)的半导体装置及产生感测信号的方法。
背景技术
半导体存储器分类成因关闭电源而遗失信息的挥发性类型以及即使关闭电源仍保留信息的非挥发性类型。后者的非挥发性存储器已知有快闪存储器，同时进行数据抹除，藉此减少覆写的时间。串叠电路用来实行在该快闪存储器中的电流电压的转换。
第1图习知串叠电路的图。如第1图所示，习知的串叠电路1包含有：晶体管2、3，串叠连接参考单元及核心单元的数据线；用于放大的电阻4；以及晶体管5。通过串叠连接的晶体管2、3以及串叠提升元件的电阻4来决定成为读出时单元的汲极电压的数据线电压DATAB，并供给与字元线所选择的单元的电流对应的感测放大器输入电压Sain。
第2图说明习知的串叠电路中的感测放大器输入电压振幅的图。第2图(a)显示连接第1图中的串叠电路以及被读出的存储器单元的图，第2图(b)简略显示第2图(a)的图。在第2图(a)中，符号6与7表示晶体管，符号8表示存储器单元。
专利文献1：日本特开平第9-171697号公报
专利文献2：日本特开平第11-120777号公报
专利文献3：日本特开第2001-250391号公报
发明内容
发明所欲解决的课题
然而，如第2图所示，在习知串叠电路1中，感测放大器输入电压Sain以定量的(VCC-I×RL)来决定。因此，感测放大器输入电压Sain的振幅被限制在数据线电压DATAB至电源电压VCC的范围的(VCC-DATAB)。亦即，为了使用串叠电路1获得大的感测放大器输入电压Sain的振幅，故考虑提高电源电压VCC，或降低数据线电压DATAB这两种方法。
然而，就低消耗电力的观点来看，有降低电源电压VCC的倾向。因此，升高电源电压VCC会有困难。此外，降低数据线电压DATAB虽可获得大的感测放大器输入电压Sain的振幅，但单元的位元线的电压亦会降低，故为了在感测期间取得能充分响应的电流，数据线电压DATAB亦有其界限。
此外，由于要求非挥发性存储器装置的大容量化，故采用多位元单元。由于使用多位元数据作为储存于多位元核心单元中的数据，故可使每个单元存储多位元的信息。因此，可降低每位元的成本。然而，为了表现多位元的复数个位准，故与习知的SLC(Single Lever Cell；单层单元)相比，核心单元的读出电流与成为参考电流基准的电流的差(亦即电流界限)变小。未来，当多位元的位准越多，电流界限将变的越少。此外，当电源电压越低，电流界限就越小。
此外，专利文献1所揭示的电路虽为将基准电压作为核心单元侧的晶体管的栅极电压来供给的电路，但由于该基准电压受到核心单元的晶体管的栅极与配线的影响，故有难以取得参考侧电路与核心侧电路的匹配的问题。此外，专利文献2所揭示的电路虽为针对多位元核心单元的比较电路的提案，但由于未有效利用电源电压振幅的范围，故有无法提供可在低电源动作的电路的问题。
此外，在专利文献3所揭示的电路中，虽将基准电压作为核心单元侧的晶体管的栅极电压来供给，但由于将施加至差动放大器的基准电位与栅极电压短路，故基准电压受到核心单元的晶体管的栅极与配线的影响。故有难以取得参考侧与核心侧的匹配的问题。
因此，本发明的目的是解决习知技术中的课题，并提供具有能轻易取得电路匹配与可用低电压电源动作的高精度的串叠电路的半导体装置及感测信号的产生方法。
解决课题的手段
为解决上述课题，本发明的半导体装置包含有：第一串叠电路，包含有放大流经参考单元的数据线的参考电流的第一电流镜，以及通过放大后的参考电流产生第一电位的第二电流镜；以及第二串叠电路，包含有放大流经核心单元的数据线的核心单元电流的第三电流镜，以及接收与前述第二电流镜所放大的前述参考电流对应的电压以作为栅极电压，并根据该第三电流镜所放大的该核心单元电流与放大的该参考电流间的差值来产生第二电位的晶体管。
依据本发明，由于使用第一电位，及通过核心单元电流与参考电流间的差值所产生的第二电位，故能使用电源电位与接地电位的全区域的电压。因此，能有效地使用电源电压振幅的范围。藉此，能提高实际的感测的精确度。亦即，即使是微弱的电流亦可感测。此外，由于产生第一电位时不受第二串叠电路的影响，故容易取得第一串叠电路与第二串叠电路的匹配。因此，能提供具备有轻易取得电路的匹配，且可以低电压动作的高精度串叠电路的半导体装置。
本发明于上述的构成中，前述第一或第二串叠电路包含有预充电电路，于构成前述第一或第三电流镜的晶体管路径以外的路径，将前述数据线予以预充电。依据本发明，由于将数据线予以预充电，故能使数据线快速到达稳定点。因此，能抑制因数据线充电电流所导致的感测界限的劣化。因此可快速地读出。
本发明于上述构成中，前述预充电电路接收预定的信号，并在感测期间前或感测期间初期的预充电期间，将前述数据线予以预充电。依据本发明，能避免于感测期间流通因数据线充电所产生的电流，或降低该电流。
本发明于上述构成中，还包含有存储器，存储有关于前述感测期间或前述预充电期间的信息。依据本发明，由于在封装后覆写存储器中所存储的感测期间或预充电期间的信息，故能于封装后设定感测期间及预充电期间。
本发明于上述构成中，还包含有感测放大器电路，根据前述第一电位与前述第二电位来输出信号。依据本发明，能对复数个电流位准判断微弱电流值的大小。此外，本发明与习知技术的差异在于未将第一电位(Saref)与栅极电压(NG)短路，故成为基准电位的第一电位(Saref)仅受感测放大器电路的输入栅极的影响。因此，参考侧电路能使用与核心侧相同的电路构成。因此，比习知的电路容易取得匹配。
本发明于上述构成中还包含有：感测放大器电路，根据前述第一电位与前述第二电位来输出信号；以及转换电路，将前述感测放大器电路所输出的信号转换成与前述核心单元的存储状态对应的信息。藉此能产生IO数据。
本发明于上述构成中，前述第一或第二串叠电路还包含有一对晶体管，与前述数据线串叠连接。本发明于上述构成中，前述核心单元具有复数个不同临界值的存储器单元。依据本发明，由于针对参考单元的电流位准来产生参考电压，故于各种电流位准中，亦能对应进行微弱电流界限的感测所需的多位元单元数据的读出。
本发明于上述构成中，前述核心单元具有复数个不同临界值的存储器单元，前述第二串叠电路包含有晶体管，该晶体管产生与前述核心单元所具有的临界值对应的前述第二电位。依据本发明，可分别对参考单元的电流值放大与核心单元电流值间的差值，并能产生与多位元对应的第二电位。
本发明于上述构成中，构成前述第三电流镜的晶体管数目与构成第一电流镜的晶体管数目相同。依据本发明，容易取得电路的匹配。此外，能高速驱动用以产生第二电位的晶体管的栅极电压。
本发明的半导体装置包含有：电流镜，放大流经单元的数据线的单元电流；通过前述单元电流产生第一电位的电路；以及预充电电路，于构成前述电流镜的晶体管路径以外的路径，将前述数据线予以预充电。依据本发明，由于在例如感测期间前的一定期间中将数据线予以预充电，故能使数据线快速到达稳定点。藉此，能避免于感测期间流通因数据线充电所产生的电流，或降低该电流。因此，能抑制因数据线充电电流导致感测界限的劣化。因此，可快速地读出。前述半导体装置由半导体存储装置所构成。
本发明是一种感测信号的产生方法，具有：通过流经参考单元的数据线的参考电流的映射电流来产生第一电位的步骤；以及通过流经核心单元的核心单元电流的映射电流来产生第二电位的步骤，且前述核心单元电流的映射电流是通过前述参考电流的映射电流所控制。依据本发明，能使用电源电位与接地电位的全区域的电压。因此，能有效地使用电源电压振幅的范围。藉此，能提高实际的感测精度。亦即，即使是微弱的电流界限亦可感测。此外，容易取得电路的匹配。
本发明是一种半导体装置，具备有：第一电路，是通过流经参考单元的数据线的参考电流的映射电流来产生第一电位；以及第二电路，是通过流经核心单元的核心单元电流的映射电流来产生第二电位，并且，前述核心单元电流的映射电流是通过前述参考电流的映射电流所控制。
发明的效果
依据本发明，能提供具有轻易完成电路匹配及以低电压电源动作的高精度的串叠电路的半导体装置及感测信号的产生方法。
附图说明
第1图显示习知的串叠电路的图。
第2图说明习知的串叠电路中的感测放大器输入电压振幅的图。
第3图显示第一实施例的半导体装置的图。
第4图说明第一实施例的串叠电路的概略图。
第5图显示感测放大器电路的图。
第6图显示MLC中的核心单元电流与参考电流在读出时的关系。
第7图显示第二实施例的半导体装置的图。
第8图显示第二实施例的串叠电路的概略图。
第9图显示第三实施例的核心单元用串叠电路的图。
第10图显示单元数据读出时的时序图。
具体实施方式
以下，参照图式说明本发明的实施例。
第一实施例
第3图显示第一实施例的半导体装置。如第3图所示，半导体装置10包含有：参考单元用的串叠电路(SAR)20、复数个核心单元用的串叠电路(CAS)30、以及复数个感测放大器(S/A)40。半导体装置10可为单独封装的快闪存储器等的半导体存储装置，亦可如同系统LSI(large-scale integration；大型积体电路)，整合至半导体装置作为其中一部份。
第3图显示用以读出SLC(Single Level Cell；单层单元)的电路构成。在SLC中，对一个参考单元执行单元数据的读出。因此，具备有参考单元用的串叠电路20。经由数据线DATABref连接至参考单元的汲极端子。参考单元用的串叠电路20产生参考电压Saref及NMOS栅极电压NG。
此外，具备有16个核心单元用的串叠电路30，并经由数据线DATAB(15:0)连接至通过相同的字元线所选择的16个核心单元的汲极端子。各核心单元用的串叠电路30接收参考单元用的串叠电路20所供给的NMOS栅极电压NG做为输入，并产生感测放大器输入电压Sain(15:0)，该放大器输入电压Sain(15:0)从核心单元的读出电流减去参考单元的读出电流，并放大其差值的电压。16个感测放大器电路40接收参考电压Saref以及对应的感测放大器输入电压Sain(n)(n＝0-15)，并输出对应电压大小的值的「0」或「1」至DSI(n)(n＝0-15)。
接着，具体说明各串叠电路。第4图用以说明第一实施例的串叠电路的概略图。符号20表示参考单元用的串叠电路，符号30表示核心单元用的串叠电路，符号40表示感测放大器电路。参考单元用的串叠电路20包含有：晶体管21、22，串叠连接至参考单元12的数据线28；PMOS电流镜，由PMOS晶体管23至25所构成；NMOS电流镜，是通过参考电流iref产生参考电位(第一电位)Saref，并由NMOS晶体管26、27所构成；以及电阻29。
参考单元用的串叠电路20将通过PMOS电流镜所放大的参考电流iref供给至NMOS电流镜的NMOS晶体管27，藉此产生节点NG的电位，并将该节点NG的电位作为NMOS晶体管35的栅极电压NG供给至核心单元用的串叠电路30，并将放大的参考电流iref供给至NMOS晶体管26，且产生参考电压Saref。节点NG的电位不通过产生参考电压Saref的晶体管24来产生，而是通过晶体管25来产生。藉此，该节点NG与Saref可分别快速充电。
核心单元用的串叠电路30包含有：晶体管31、32，串叠连接至核心单元11的数据线36；PMOS电流镜，由PMOS晶体管33、34所构成；NMOS晶体管35，接收参考单元用的串叠电路20所输出的NMOS栅极电压NG以作为输入电压；以及电阻37。核心单元用的串叠电路30是通过接收NMOS栅极电压NG以作为输入电压的NMOS晶体管35，以及用以放大核心单元电流的PMOS电流镜，产生将核心单元电流Icore与参考电流iref的差值经过放大的感测放大器输入电压(第二电位)Sain。
在习知的串叠电路中，感测放大器输入电压的振幅受(VCC-DATAB)限制。在本实施例的核心单元用的串叠电路30中，节点b不作为感测放大器输入电压来使用，而是连接至PMOS电流镜的栅极。亦即，由晶体管33、34所构成的PMOS电流镜来构成串叠电路30的输出段。藉此，可直接放大单元电流icore并予以传送。
接着，说明感测放大器电路40。第5图显示感测放大器电路40的图。如第5图所示，感测放大器电路40包含有：PMOS晶体管41至49、NMOS晶体管50至55、以及反相器56至58。感测放大器电路40是通过两级的PMOS晶体管构成的差动对与放大段来放大感测放大器输入电位Sain与参考电位Saref的差值，且输入控制信号EQ至晶体管53，输入控制信号LT至PMOS晶体管49的栅极及连接NMOS晶体管54的栅极的反相器56。
于反相器57、58所构成的DSI闩锁部闩锁有两个输入电压大小的判断结果。并且，输入至PMOS晶体管41至43的栅极的Vr1为类比基准电压。符号300表示CMA(非挥发性的内容可定址存储器；ContentAddressable Memory)。CAM 300是通过控制电路(未图示)执行写入或读出的动作。CAM 300储存有关时脉脉波(clock pulse)EQC与用以规定感测期间的脉波EQ的信息。
依据上述构成，感测放大器电路40比较参考电压Saref与感测放大器输入电压Sain，且依据这些电压的大小来输出「0」或「1」的DSI。例如，感测放大器电路40于感测放大器输入电压Sain大于参考电压Saref时，输出DSI＝「0」，当感测放大器输入电压Sain大于参考电压Saref时，输出DSI＝「1」。由于(Icore-Iref)＞0时输出「0」，因此Icore＞Iref时输出「0」，Icore＜Iref时输出「1」。因此，可确认单元电流的比较是正确地执行。
在此，电压Sain与Saref为感测放大器电路40的输入电压，并对感测放大器输入栅极供给经过放大的电流，故可获得VSS至VCC间全区域的电压。亦即，在本发明的串叠电路30中，不会产生在习知的串叠电路中因只能在(VCC-DATAB)范围中供给感测放大器输入电压，而被数据线电压DATAB限制的问题。能以(VCC-VSS)的全区域来供给感测放大器输入电压。因此，能有效地使用电源电压振幅的范围作为感测放大器输入电压。因此，能提高实际的感测放大器的精度。亦即，即使是微弱的电流界限亦能感测。在此，于第4图所示的串叠电路20、30中，亦可分别配合用以驱动节点b的负载。藉此可在串叠电路20、30中通过调整晶体管24、25、34的数目或尺寸而取得两个电路的匹配。此时，同样调整晶体管26、27、35的数目或尺寸。
依据上述第一实施例，能在SLC的读出中，以低电源电压状态或微弱的电流界限感测来读出单元数据。
第二实施例
接着，说明第二实施例。第6图显示于MLC(二位元/单元(cell))中的读出时，核心单元电流与参考电流间的关系的图。在MLC中，构成为存储器单元具有复数个不同的临界值。在第6图中，横轴表示栅极电压(作为临界值分布的临界值)，纵轴表示汲极电流(作为临界值分布的分布程度)。由于单元的临界值分布以二位元来表现，故为“0”、“1”、“2”、“3”四个状态中的任一种状态。
例如，考虑选取及读出具有第一层(LEVEL 1)的临界值的核心单元。施加读出时的字元线WL电压至三个参考单元ref(2:0)及所选取的核心单元的栅极电极。并且，字元线电压设定为第三层(LEVEL 3)的单元几乎不会流通电流的值。因此，参考单元ref(2:0)及所选择的核心单元core的单元电流分别为lref(2:0)及icore。
在此，由于核心单元具有LEVEL 1的临界值，故电流具有icore≤Iref0、icore≥Iref1、以及icore≥Iref2的关系。通过判断单元电流的大小关系，可读出核心单元的临界值中四个状态中的任一种状态的信息。亦即，获得二位元的信息。
第7图显示第二实施例的半导体装置100的图。如第7图所示，半导体装置100包含有：复数个参考单元用的串叠电路(SAR)120、复数个核心单元用的串叠电路(CAS)140、复数个感测放大器(S/A)40、以及复数个反相器160。并且，与第一实施例相同的部份附上相同的符号。
串叠电路120经由数据线DATABref(2:0)连接至三个参考单元的汲极端子，并分别输出参考电压Saref(2:0)及NMOS栅极电压NG(2:0)。8个核心单元用的串叠电路140经由数据线DATAB(7:0)连接至8个同步选取的核心单元的汲极端子，且分别接收NMOS栅极电压NG(2:0)做为输入电压，并根据所对应的一个核心单元的读出电流来供给三个感测放大器输入电压Sain(2:0)。
所读出的3位元数据是通过3位元-2位元转换器160转换成与单元状态对应的2位元数据，并成为两份输出数据。在二元(binary)四层的MLC(Multiple Level Cell；多层单元)中，具有四个状态来作为一个单元的状态。因此，将三个参考单元与一个核心单元进行比较以判定所选择的单元为何种状态。
接着，说明第二实施例的串叠电路。第8图第二实施例的串叠电路的概略图。分别显示参考单元用的串叠电路120以及核心单元用的串叠电路140。
参考单元用的串叠电路120包含有：晶体管121、122，串叠连接至参考单元112的数据线131；PMOS电流镜，由PMOS晶体管123至126所构成；NMOS电流镜，是通过参考电流iref产生参考电位Saref(n)，且由NOMS晶体管127至129所构成；以及电阻130。
将PMOS电流镜所放大的参考电流iref供给至NMOS电流镜的NMOS晶体管128、129，藉此产生节点NG(n)的电位并作为NMOS晶体管147至149中任一者的栅极电压NG(n)来供给，同时，将放大的参考电流iref供给至NMOS晶体管127，并产生参考电压Saref(n)。节点NG(n)的电位不通过产生参考电压Saref(n)的晶体管127来产生，而是通过晶体管125与126来产生。藉此，该节点NG(n)与Saref(n)可分别快速充电。核心单元用的串叠电路140包含有：晶体管141、142，串叠连接于核心单元111的数据线151；PMOS电流镜，由PMOS晶体管143至146所构成；NMOS晶体管147至149，接收参考单元用的串叠电路120所输出的NMOS栅极电压NG(2:0)以作为输入电压；以及电阻150。
第8图与第4图所显示的串叠电路原理上虽相同，但有一些差异。首先，核心单元用的串叠电路140接收来自第7图所示的三个参考单元用的串叠电路120的NMOS栅极电压NG(2:0)以做为输入电压。因此，设置有三个晶体管147至149以作为产生电压Sain的晶体管。此为了与三个参考单元数据进行比较的故。藉此，能分别对参考单元的电流值放大与核心单元的电流值的差值，并供给三个感测放大器的输入电压Sain(2:0)以作为输出电压。
由于使用三个电流镜，故于核心单元用的串叠电路140中仅有一个串叠部份。此外，参考单元用的串叠电路120分别设有三个参考单元。
第二实施例的参考单元用的串叠电路120与第一实施例的参考单元用的串叠电路20的差异点在于，将节点b所看到的电流镜用的PMOS晶体管123至126的栅极数目设成与核心单元用的串叠电路140的电流镜用的PMOS晶体管143至146的栅极数目相同。藉此，由于参考单元用的串叠电路120与核心单元用的串叠电路140的节点b的负载相近，故容易取得电路的匹配。此外，核心单元用的串叠电路140中用以驱动栅极电压NG(n)的PMOS晶体管143至146数目第一实施例中的两倍。藉此，快速驱动NMOS栅极电压NG(n)的效果可达到两倍。
依据第二实施例，能在MLC的读出中，以低电源电压状态或微弱的电流界限感测来读出单元数据。
第三实施例
接着，说明第三实施例。当数据线的充电缓慢时，除了在感测期间所选择的单元的电流外，用来将数据线充电的电流作为PMOS电流镜的PMOS晶体管的电流而流通。因此，未流通电流的单元，其感测的界限变小。为了避免此问题，发明有第9图所示的第三实施例的串叠电路。
第9图显示第三实施例的核心单元用的串叠电路。核心单元用的串叠电路230包含有：晶体管233、234，串叠连接至核心单元的数据线231；PMOS电流镜，由PMOS晶体管235与236所构成；电阻237至239；PMOS晶体管240；NMOS晶体管241；以及反相器242。PMOS晶体管240、NMOS晶体管241以及反相器242构成用以将数据线DATAB预充电的预充电电路。用以驱动接收有信号EQC的反相器242的PMOS晶体管240，经由NMOS晶体管241连接至数据线DATAB。NMOS晶体管241的栅极连接至电阻239及NMOS晶体管233间的节点aa。
预充电电路设置在构成电流镜的PMOS晶体管235、236的路经以外的路经，并在感测期间(EQ)前的一定期间(EQC)驱动数据线DATAB。通过在感测期间的初期或在感测期间开始的前成为HIGH的时脉脉波EQC，来驱动PMOS晶体管240，使得数据线DATAB可预充电。藉此，能避免于感测期间流通因数据线充电所产生的电流，或降低该电流。因此，能抑制由于数据线充电电流所导致的感测界限的降低。此电路配置可应用在参考单元用的串叠电路，亦可应用于第一与第二实施例。
第10图显示单元数据读出时的时序图。参照第5图的感测放大器电路40来加以说明。从通过检测位址Address变化的电路所产生的脉波ATD开始读出单元数据。在字元线电压施加到所选取单元的栅极时，脉波ATD切换成LOW，信号EQ与EQC切换成HIGH。时脉脉波EQC与规定感测期间的脉波EQ在感测期间初期或在感测期间前切换成HIGH的脉波。当信号EQC为HIGH时，核心单元及参考单元的数据线电压DATAB预充电。
的后，信号EQ变成LOW，感测放大器电路40放大感测放大器输入电位Sain与感测放大器输入电压Saref的比较结果，同时信号LT变成LOW。在信号LT上升时，将比较结果闩锁在由反相器57与58所构成的闩锁器中，并输出读出数据。
在此，由于脉波EQC的时脉脉波宽度Ta与脉波EQC的下降至脉波EQ的下降为止的宽度Tb可分别通过CAM 300来调整，故能设定每个晶片最适合的时脉宽度及感测期间。CAM 300以可覆写的方式将脉波EQC的下降至脉波EQ的下降为止的宽度Tb作为关于感测期间(EQ)的信息来存储，以及将脉波EQC的时脉脉波宽度Ta作为关于预充电期间(EQC)的信息来存储。
依据第三实施例，由于具备有放大流经单元的数据线的单元电流的电流镜、通过单元电流来产生第一电位的电路、以及在感测期间前的一定期间中于构成电流镜PMOS晶体管路径以外的路径驱动数据线DATAB的预充电电路，因此能将数据线DATAB预充电并能高速度读出。此外，由于具有能独立调整感测期间(EQ)与预充电期间(EQC)的机构，故于封装后能设定最适合的预充电期间及感测期间。
参考单元用的串叠电路、核心单元用的串叠电路、电压Saref、电压Sain、CAM 300、转换器160系分别对应申请专利范围中的第一串叠电路、第二串叠电路第一电位、第二电位、存储器、转换电路。此外，时脉脉波EQC对应申请专利范围中的预定信号。
以上虽针对本发明的最佳实施例加以说明，但本发明并未限定于上述实施例，只要在本发明的申请专利范围的范畴内，亦可作各种变化及修改。

Claims (14)

1.一种半导体装置，包含有：
第一串叠电路，包含有放大流经参考单元的数据线的参考电流的第一电流镜，以及通过放大后的该参考电流来产生第一电位的第二电流镜；以及
第二串叠电路，包含有放大流经核心单元的数据线的核心单元电流的第三电流镜，以及接收与前述第二电流镜所放大的前述参考电流相对应的电压作为栅极电压，并根据该第三电流镜所放大的该核心单元电流与放大的该参考电流间的差值来产生第二电位的晶体管。
2.如权利要求1所述的半导体装置，其中，前述第一或第二串叠电路包含有预充电电路，该预充电电路于构成前述第一或第三电流镜的晶体管路径以外的路径对前述数据线进行预充电。
3.如权利要求2所述的半导体装置，其中，前述预充电电路接受预定的信号，并于感测期间前或感测期间初期的预充电期间对前述数据线进行预充电。
4.如权利要求3所述的半导体装置，其中，前述半导体装置还包含有存储器，用于存储有关前述感测期间或前述预充电期间的信息。
5.如权利要求1至4中任一项所述的半导体装置，其中，前述半导体装置还包含有感测放大器电路，根据前述第一电位及前述第二电位来输出信号。
6.如权利要求1至4中任一项所述的半导体装置，其中，前述半导体装置还包含有：
感测放大器电路，根据前述第一电位及前述第二电位来输出信号；以及
转换电路，将前述感测放大器电路所输出的信号转换成与前述核心单元的存储状态所对应的信息。
7.如权利要求1至6中任一项所述的半导体装置，其中，前述第一或第二串叠电路还包含有一对晶体管，串叠连接至前述数据线。
8.如权利要求1至7中任一项所述的半导体装置，其中，前述核心单元具有数个不同临界值的存储器单元。
9.如权利要求1至7中任一项所述的半导体装置，其中，前述核心单元具有数个不同临界值的存储器单元；
前述第二串叠电路包含有晶体管，用以产生与前述核心单元具有的临界值数目所对应的数目的前述第二电位。
10.如权利要求1至9中任一项所述的半导体装置，其中，构成前述第三电流镜的晶体管数目与构成第一电流镜的晶体管数目相同。
11.一种半导体装置，包含有：
电流镜，用以放大流经单元的数据线的单元电流；
电路，是通过前述单元电流来产生第一电位；以及
预充电电路，于构成前述电流镜的晶体管路径以外的路径，将前述数据线予以预充电。
12.如权利要求1至11中任一项所述的半导体装置，其中，前述半导体装置是半导体存储装置。
13.一种感测信号的产生方法，具有：
从流经参考单元的数据线的参考电流的映射电流来产生第一电位的步骤；以及
从流经核心单元的核心单元电流的映射电流来产生第二电位的步骤，并且，
前述核心单元电流的映射电流是通过前述参考电流的映射电流所控制。
14.一种半导体装置，具备有：
第一电路，从流经参考单元的数据线的参考电流的映射电流来产生第一电位；以及
第二电路，从流经核心单元的核心单元电流的映射电流来产生第二电位，并且，
前述核心单元电流的映射电流是通过前述参考电流的映射电流所控制。
CNB2004800440773A 2004-07-30 2004-07-30 产生感测信号的半导体装置及方法 Expired - Fee Related CN100555463C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/010915 WO2006011223A1 (ja) 2004-07-30 2004-07-30 半導体装置およびセンス信号の生成方法

Publications (2)

Publication Number Publication Date
CN101027730A true CN101027730A (zh) 2007-08-29
CN100555463C CN100555463C (zh) 2009-10-28

Family

ID=35785983

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800440773A Expired - Fee Related CN100555463C (zh) 2004-07-30 2004-07-30 产生感测信号的半导体装置及方法

Country Status (7)

Country Link
US (1) US7221595B2 (zh)
JP (1) JP4618688B2 (zh)
KR (1) KR101176219B1 (zh)
CN (1) CN100555463C (zh)
DE (1) DE112004002930B4 (zh)
GB (1) GB2432024B (zh)
WO (1) WO2006011223A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807422A (zh) * 2010-03-26 2010-08-18 上海宏力半导体制造有限公司 读出放大电路
CN103886903A (zh) * 2012-12-21 2014-06-25 华邦电子股份有限公司 用以产生参考电流的参考单元电路以及方法
CN107068180A (zh) * 2015-11-30 2017-08-18 华邦电子股份有限公司 电阻式随机存取存储器装置以及感测电路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852671B2 (en) * 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US8693260B2 (en) * 2011-04-19 2014-04-08 Macronix International Co., Ltd. Memory array with two-phase bit line precharge
TWI489481B (zh) * 2011-05-20 2015-06-21 Macronix Int Co Ltd 具有二階段位元線預充電的記憶體陣列
US9268899B2 (en) * 2013-03-14 2016-02-23 Silicon Storage Technology, Inc. Transistor design for use in advanced nanometer flash memory devices
US11488669B2 (en) * 2020-12-29 2022-11-01 Sandisk Technologies Llc Three-valued programming mechanism for non-volatile memory structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163021A (en) 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
JPH04362597A (ja) * 1991-06-10 1992-12-15 Nec Ic Microcomput Syst Ltd 電流センスアンプ回路
JP2985526B2 (ja) * 1992-09-03 1999-12-06 日本電気株式会社 センスアンプ回路
DE4233824A1 (de) * 1992-10-08 1994-04-14 Hoechst Ag Verfahren zur Aufarbeitung wäßriger Dispersionen von Fluorthermoplasten
US5390147A (en) * 1994-03-02 1995-02-14 Atmel Corporation Core organization and sense amplifier having lubricating current, active clamping and buffered sense node for speed enhancement for non-volatile memory
US5671181A (en) * 1994-12-16 1997-09-23 Matsushita Electric Industrial Co., Ltd. Data read circuit used in semiconductor storage device
JP3478917B2 (ja) * 1995-12-20 2003-12-15 株式会社日立製作所 センスアンプ回路
JPH11120777A (ja) * 1997-10-07 1999-04-30 Sony Corp 不揮発性半導体記憶装置
DE69827109D1 (de) * 1998-02-13 2004-11-25 St Microelectronics Srl Abfühlverstärker für nichtflüchtigen Speicher mit niedriger Spannung
US5909394A (en) * 1998-08-24 1999-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Precharge circuit for preventing invalid output pulses caused by current sensing circuits in flash memory devices
US6044019A (en) 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
EP1031991B1 (en) 1999-02-26 2004-04-28 STMicroelectronics S.r.l. Method for reading a multilevel nonvolatile memory and multilevel nonvolatile memory
JP3258637B2 (ja) * 1999-03-08 2002-02-18 マクロニクス インターナショナル カンパニー リミテッド メモリセルのマルチレベルプログラミングのための方法及び装置
JP3611497B2 (ja) * 2000-03-02 2005-01-19 松下電器産業株式会社 電流センスアンプ
JP2002230989A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2002237193A (ja) 2001-02-13 2002-08-23 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2002251890A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 信号増幅回路およびそれを備える半導体記憶装置
TW516267B (en) * 2002-01-16 2003-01-01 Winbond Electronics Corp Dynamic pre-charging current sensing amplifier
AU2003201101A1 (en) * 2002-02-06 2003-09-02 Koninklijke Philips Electronics N.V. Reading circuit for reading a memory cell
US6813189B2 (en) * 2002-07-16 2004-11-02 Fujitsu Limited System for using a dynamic reference in a double-bit cell memory

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807422A (zh) * 2010-03-26 2010-08-18 上海宏力半导体制造有限公司 读出放大电路
CN101807422B (zh) * 2010-03-26 2013-03-20 上海宏力半导体制造有限公司 读出放大电路
CN103886903A (zh) * 2012-12-21 2014-06-25 华邦电子股份有限公司 用以产生参考电流的参考单元电路以及方法
CN103886903B (zh) * 2012-12-21 2017-11-03 华邦电子股份有限公司 用以产生参考电流的参考单元电路以及方法
CN107068180A (zh) * 2015-11-30 2017-08-18 华邦电子股份有限公司 电阻式随机存取存储器装置以及感测电路
CN107068180B (zh) * 2015-11-30 2020-04-10 华邦电子股份有限公司 电阻式随机存取存储器装置以及感测电路

Also Published As

Publication number Publication date
US7221595B2 (en) 2007-05-22
KR101176219B1 (ko) 2012-08-23
CN100555463C (zh) 2009-10-28
KR20070042539A (ko) 2007-04-23
JP4618688B2 (ja) 2011-01-26
GB0703342D0 (en) 2007-03-28
GB2432024B (en) 2008-05-07
US20060023539A1 (en) 2006-02-02
GB2432024A (en) 2007-05-09
WO2006011223A1 (ja) 2006-02-02
DE112004002930T5 (de) 2007-08-30
JPWO2006011223A1 (ja) 2008-07-31
DE112004002930B4 (de) 2011-06-01

Similar Documents

Publication Publication Date Title
US7088620B2 (en) Nonvolatile semiconductor memory device
US6747892B2 (en) Sense amplifier for multilevel non-volatile integrated memory devices
US6504761B2 (en) Non-volatile semiconductor memory device improved sense amplification configuration
US8339884B2 (en) Low power and high speed sense amplifier
CN100538901C (zh) 半导体读出电路
US8213234B2 (en) Current sink system for source-side sensing
TWI673717B (zh) 用於讀取快閃記憶體單元中的資料的經改善感測放大器電路
CN106062877A (zh) 用在低功率纳米闪存装置中的改进的感测电路
US7221595B2 (en) Semiconductor device and method of generating sense signal
KR19990053220A (ko) 강유전체 메모리 장치 및 그 동작 방법
CN101436429A (zh) 半导体存储装置
CN104979009B (zh) 存储器及其读取电路
KR101171254B1 (ko) 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
CN100369154C (zh) 存储器单元电路及其数据写入与读取的方法
CN100401421C (zh) 具有为读写放大器产生电压的电压产生电路的集成存储器
JP2010049772A (ja) 不揮発性記憶装置及び不揮発性記憶装置からのデータ読み出し方法
KR20230056198A (ko) 메모리 셀 독출 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091028

CF01 Termination of patent right due to non-payment of annual fee