CN103886903B - 用以产生参考电流的参考单元电路以及方法 - Google Patents

Abstract

本发明提供一种用以产生参考电流的参考单元电路以及方法，适用于一非易失性存储器。参考单元电路包括一参考单元阵列、一第一电流镜电路以及一第二电流镜电路。参考单元阵列包括至少一列浮栅晶体管，用以产生一参考电流。第一电流镜电路用以根据上述参考单元阵列所产生的上述参考电流，产生一镜射电流。第二电流镜电路用以接收上述镜射电流，并根据上述镜射电流以及复数使能信号中之一被选取者，产生一已调整参考电流，其中上述使能信号分别相应于上述非易失性存储器的复数操作，并且上述已调整参考电流系用以决定上述非易失性存储器的复数存储器单元的逻辑状态。本发明缩小电路布局的面积，具有较好的稳定性的数据保存能力。

Description

用以产生参考电流的参考单元电路以及方法

技术领域

本发明系关于一种参考单元电路，特别系关于一种包括复数具有紫外线阈值电压的浮栅晶体管的参考单元电路。

背景技术

可电性抹除以及编程的非易失性存储器(non-volatile memory device)系将电荷储存在浮栅晶体管(floating-gate transistor)中，以储存数据。浮栅晶体管具有一浮置栅极，电荷可藉由既定的方式注入(injected into)以及抽离(evacuates from)浮栅晶体管的浮置栅极，其中浮栅中的电荷会影响场效晶体管的阈值大小。举例而言，当电子注入浮栅时，所注入的电子会提高场效晶体管的阈值。

此外，非易失性存储器需要具有优异的数据保留(data retention)能力。随着制程技术的进步，非易失性存储器越来越难以实现优异的数据保留能力。有鉴于此，本发明提供一种装置和方法，以在制程技术的进步中，达成非易失性存储器对优异的数据保留能力的需求。

发明内容

本发明提供一种参考单元电路，适用于一非易失性存储器。参考单元电路包括一参考单元阵列、一第一电流镜电路以及一第二电流镜电路。参考单元阵列包括至少一列浮栅晶体管，用以产生一参考电流。第一电流镜电路用以根据上述参考单元阵列所产生的上述参考电流，产生一镜射电流。第二电流镜电路用以接收上述镜射电流，并根据上述镜射电流以及复数使能信号中之一被选取者，产生一已调整参考电流，其中上述使能信号分别相应于上述非易失性存储器的复数操作，并且上述已调整参考电流系用以决定上述非易失性存储器的复数存储器单元的逻辑状态。

本发明另提供一种用以产生参考电流的方法，适用于一参考单元电路。用以产生参考电流的方法包括藉由一参考单元阵列产生一参考电流，其中上述参考单元阵列包括至少一列浮栅晶体管；镜射上述参考电流，并藉以产生一镜射电流；以及根据复数使能信号中之一被选取者，镜射上述镜射电流，并藉以产生一已调整参考电流，其中每一上述使能信号分别相应于一非易失性存储器的复数操作，并且上述已调整参考电流系用以决定上述非易失性存储器的复数存储器单元的逻辑状态。

本发明所揭露的参考单元电路以及产生参考电流的方法，可提供已调整参考电流至存储器单元，并且缩小电路布局的面积，使得栅极在紫外线抹除阈值状态中不具有自由电子，参考单元电路具有较好的稳定性的数据保存能力。

附图说明

图1为本发明所提供的一参考单元电路的方块图；

图2为本发明所提供的另一参考单元电路的方块图；

图3为本发明所提供的一产生参考电流方法的流程图；以及

图4为本发明所提供的另一产生参考电流方法的流程图。

主要元件符号说明:

100、200～参考单元电路； 105～第一电流镜电路；

1051、1052、1082～P型晶体管；

1061、1063、1064、1084～N型晶体管；

1041-104N～感测晶体管； 102～参考单元阵列；

1021-102N～列；

1031-103N～浮栅晶体管； 106～第二电流镜电路；

10621-1062N～控制电路； 110～选择装置；

108～电流电压转换器； 1086～反相器；

VDD1、VDD2～电压； Varc～已调整参考电压；

GND～接地； Irc～参考电流；

Imc～镜射电流； I1-IN～支电流；

Iarc～已调整参考电流； REFWL～参考字元线；

YSEN～选择使能线； EN1-ENN～使能信号；

OUT～输出节点。

具体实施方式

以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。

图1为本发明所提供的一参考单元电路的方块图，其中参考单元电路100适用于一非易失性存储器(未图示)，并且非易失性存储器具有复数存储器单元。参考单元电路100包括一参考单元阵列102，复数感测晶体管1041~104N，一第一电流镜电路(currentmirrorcircuit)105，一第二电流镜电路106，以及一选择装置110。

参考单元阵列102系用以产生一参考电流Irc。参考单元阵列102包括至少一列1021-102N的浮栅晶体管，其中每一列1021-102N中的浮栅晶体管具有复数浮栅晶体管1031-103N。每一浮栅晶体管1031-103N具有一第一端分别耦接至感测晶体管1041~104N，一第二端耦接至接地GND，以及一栅极耦接至一参考字元线REFWL。值得注意的是参考单元阵列102系为紫外线阈值基础的参考单元。换言之，参考单元阵列102的浮栅晶体管1031-103N具有一阈值电压，并且该阈值电压系为一紫外线阈值电压。由于参考单元阵列102系为紫外线基础的，故参考单元阵列102不需要相应于程式化以及抹除功能的相关电路，使得本实施例的电路布局的面积小于传统电路的布局，并且所需的测试时间亦小于传统电路的测试时间。在另一实施例中，在从半导体制造厂制造为用于半导体制造的硅晶片(forsemiconductor manufacture，FBA)后，参考单元阵列102中的浮栅晶体管1031-103N的阈值电压，已被抹除或者程式化至一既定紫外线阈值电压，以决定参考电压。在另一实施例中，参考单元阵列102已经由紫外线，被抹除至一既定紫外线阈值电压。另外，浮栅晶体管1031-103N亦经由程式化或者抹除，使得其电压位准接近平均紫外线阈值电压，其中该平均紫外线阈值电压系为既定紫外线阈值电压。有鉴于此，浮栅晶体管1031-103N的数量可被缩减。举例而言，参考单元阵列102可仅包括四个浮栅晶体管1031-1034，但本发明不限于此。

感测晶体管1041~104N耦接于参考单元阵列102以及第一电流镜电路105之间。每一感测晶体管1041~104N具有一第一端分别耦接至每一列1021-102N的每一浮栅晶体管1031-103N的第一端，一第二端耦接至第一P型晶体管1051，以及一栅极耦接至一选择使能线YSEN。值得注意的是，本发明中的P型晶体管以及N型晶体管可为P型以及N型的双极性晶体管，或者P型以及N型的场效晶体管。

第一电流镜电路105系用以根据参考电流Irc，产生一镜射电流Imc。第一电流镜电路105包括一第一P型晶体管1051以及一第二P型晶体管1052。第一P型晶体管1051具有一源极耦接至一电压VDD1，一漏极耦接至感测晶体管1041~104N，以及一栅极耦接至漏极。第二P型晶体管1052具有一源极耦接至电压VDD1，一漏极耦接至第二电流镜电路106中的第一N型晶体管1061的漏极，以及一栅极耦接至第一P型晶体管1051的栅极。

值得注意的是第一P型晶体管1051具有一长宽比(W/L)，以及第一P型晶体管1051的长宽比系为浮栅晶体管1031-103N的长宽比的X倍，其中X系为浮栅晶体管1031-103N的数量。举例而言，当参考单元阵列102包括30个浮栅晶体管1031-10330并且浮栅晶体管1031-103N的长宽比系为1时，第一P型晶体管1051的长宽比系为30。当参考单元阵列102包括60个浮栅晶体管1031-10360并且浮栅晶体管1031-103N的长宽比系为2时，第一P型晶体管1051的长宽比系为120，依此类推。另外，第二P型晶体管1052具有与浮栅晶体管1031-103N相同的长宽比(W/L)，但本发明不限于此。

第二电流镜电路106系用以接收镜射电流Imc，并根据镜射电流Imc以及使能信号EN1~ENN中之一者，产生一已调整参考电流Iarc，其中使能信号EN1~ENN分别相应于非易失性存储器的复数操作，并且已调整参考电流Iarc系用以决定非易失性存储器的复数存储器单元的逻辑状态。第二电流镜电路106包括第一N型晶体管1061以及复数控制电路10621~1062N。第一N型晶体管1061具有一漏极耦接至第一电流镜电路105的第二P型晶体管1052的漏极，一源极耦接至接地GND，以及一栅极耦接至源极。控制电路10621~1062N系用以根据使能信号EN1~ENN，镜射镜射电流Imc以分别产生至少一支电流I1~IN，其中已调整参考电流Iarc系为所产生的支电流的总合。换言之，使能信号EN1~ENN系用以分别使能控制电路10621~1062N，以分别产生支电流I1~IN。每一控制电路10621~1062N包括一第二N型晶体管1063以及一第三N型晶体管1064。第二N型晶体管1063具有一漏极耦接至第三N型晶体管1064，一源极耦接至接地GND，以及一栅极耦接至第一N型晶体管1061的栅极。第三N型晶体管1064具有一漏极耦接至电压VDD2，一源极耦接至第二N型晶体管1063的漏极，以及一栅极用以接收使能信号EN1~ENN中之一者。值得注意的是，电压VDD2与电压VDD1在本实施例中系不相同的。在另一实施例中，电压VDD2可相同于电压VDD1，但本发明不限于此。

值得注意的是，第一N型晶体管1061具有一长宽比(W/L)，该长宽比系第二电流镜电路106中的控制电路10621中的第二N型晶体管1063的长宽比的16倍。因此，已调整参考电流Iarc的精准度(accuracy)系为镜射电流Imc的1/16，但本发明不限于此。举例而言，当第一N型晶体管1061的长宽比为控制电路10621中的第二N型晶体管1063的长宽比的4倍时，已调整参考电流Iarc的精准度系镜射电流Imc的1/4。当第一N型晶体管1061的长宽比为控制电路10621中的第二N型晶体管1063的长宽比的8倍时，已调整参考电流Iarc的精准度系镜射电流Imc的1/8，依此类推。

另外，每一控制电路10621～1062N中的第二N型晶体管1063具有一长宽比(W/L)，其中每一第二N型晶体管1063的长宽比彼此不同并相差2的n次幂。举例而言，控制电路10621的第二N型晶体管1063的长宽比可为2⁰，控制电路10622的第二N型晶体管1063的长宽比可为2¹，控制电路10623的第二N型晶体管1063的长宽比可为2²，控制电路1062N的第二N型晶体管1063的长宽比可为2ⁿ，依此类推。值得注意的是，每一支电流I1~IN彼此不同，并由于控制电路10621～1062N中第二N型晶体管1063的长宽比的差异，每一支电流I1~IN亦彼此相差2的n次幂。

在本实施例中，每一使能信号EN1~ENN系为一二进制码，并且二进制码中的每一位元<n：0>系用以分别提供至第二电流镜电路106中的每一第三N型晶体管1064的栅极，以分别控制控制电路10621～1062N是否进行导通，但本发明不限于此。值得注意的是，非易失性存储器(未图示)的操作包括确认非易失性存储器的存储器单元的一低阈值电压(lowthreshold voltage)，正常读取(normal reading)非易失性存储器的存储器单元，确认非易失性存储器的存储器单元的一高阈值电压(high threshold voltage)，以及确认非易失性存储器的存储器单元的一后程式化阈值电压(post program threshold voltage)等等，本发明不加以限制。

选择装置110系用以根据非易失性存储器的操作，选择使能信号EN1~ENN中之一者，以及提供所选择的使能信号至第二电流镜电路106。换言之，选择装置110系用以根据非易失性存储器的操作，选择使能信号EN1~ENN中之一者，并提供被选择的使能信号至每一控制电路10621～1062N中的第三N型晶体管1064的栅极。举例而言，当参考单元电路100被使能以产生已调整参考电流Iarc时，选择装置110根据非易失性存储器的操作，选择使能信号EN1~ENN中的一者，选择使能线YSEN致使感测晶体管1041~104N导通，并且参考字元线REFWL致使每一列1021-102N的浮栅晶体管1031-103N导通。因此，参考单元阵列102在第一电流镜电路105的第一P型晶体管1051上产生参考电流Irc，并且第一电流镜电路105镜射参考电流Irc以在第二P型晶体管1052上产生镜射电流Imc，其中由于第一P型晶体管1051以及第二P型晶体管1052的长宽比的差异，镜射电流Imc系为参考电流Irc的1/X倍。值得注意的是，X系为参考单元阵列102中的浮栅晶体管的数量。接着，第二电流镜电路106中的第一N型晶体管1061接收镜射电流Imc，并且第二电流镜电路106将镜射电流Imc镜射至被使能信号所使能的控制电路上。最后，被使能的控制电路分别产生支电流，使得已调整参考电流Iarc产生于第二电流镜电路106上。

图2为本发明所提供的另一参考单元电路的方块图，其中参考单元电路200适用于一非易失性存储器(未图示)，非易失性存储器具有复数存储器单元。参考单元电路200相似于图1所示的参考单元电路100，不同之处在于参考单元电路200更包括一电流电压转换器108。

电流电压转换器108用以将已调整参考电流Iarc转换为一已调整参考电压Varc，其中已调整参考电压Varc用以提供至一输出节点OUT。电流电压转换器108包括一P型晶体管1082，一N型晶体管1084，以及一反相器1086。P型晶体管1082具有一源极耦接至电压VDD2，一漏极耦接至输出节点OUT，以及一栅极耦接至漏极。值得注意的是，在本实施例中，电压VDD2与电压VDD1系不相同的。在另一实施例中，电压VDD2相同于电压VDD1，但本发明不限于此。N型晶体管1084具有一漏极耦接至P型晶体管1082的漏极，一源极耦接至第二电流镜电路106，以及一栅极耦接至反相器1086。反相器1086具有一输入端耦接至N型晶体管1084的源极，以及一输出端耦接至N型晶体管1084的栅极。

在本实施例中，当参考单元电路200被使能并产生已调整参考电压Varc时，选择装置110根据非易失性存储器的操作，选择使能信号EN1~ENN中之一者，选择使能线YSEN致使感测晶体管1041～104N导通，并且参考字元线REFWL致使每一列1021-102N的浮栅晶体管1031-103N导通。因此，参考单元阵列102在第一电流镜电路105的第一P型晶体管1051上，产生一参考电流Irc，并且第一电流镜电路105镜射参考电流Irc并在第二P型晶体管1052上产生镜射电流Imc，其中由于第一P型晶体管1051以及第二P型晶体管1052的长宽比的差异，镜射电流Imc系为参考电流Irc的1/X倍。值得注意的是，X系为参考单元阵列102中的浮栅晶体管的数量。接着，第二电流镜电路106的第一N型晶体管1061接收镜射电流Imc，并且第二电流镜电路106将镜射电流Imc镜射至被使能信号所使能的控制电路上。被使能的控制电路分别产生支电流，使得已调整参考电流Iarc产生于电流电压转换器108上。最后，电流电压转换器108将已调整参考电流Iarc转换为已调整参考电压Varc，并将已调整参考电压Varc提供至输出节点OUT。

图3为本发明所提供的一产生参考电流方法的流程图，其中产生参考电流方法适用于图1所示的参考单元电路100。流程开始于步骤S300。

在步骤300中，选择装置110根据非易失性存储器的操作，选择使能信号EN1~ENN中之一者，并且当参考单元电路200被使能以产生已调整参考电流Iarc时，包括至少一列1021-102N的浮栅晶体管的参考单元阵列102被选择使能线YSEN以及参考字元线REFWL所使能，其中复数使能信号EN1~ENN分别相应于非易失性存储器的复数操作，并且非易失性存储器具有复数存储器单元。值得注意的是，非易失性存储器(未图示)的操作包括确认非易失性存储器的存储器单元的一低阈值电压(low threshold voltage)，正常读取(normalreading)非易失性存储器的存储器单元，确认非易失性存储器的存储器单元的一高阈值电压(high threshold voltage)，以及确认非易失性存储器的存储器单元的一后程式化阈值电压(post program threshold voltage)等等，本发明不加以限制。

接着，在步骤S302中，选择装置110提供被选择的使能信号至控制电路10621～1062N。值得注意的是，每一使能信号EN1~ENN系为一二进制码，并且二进制码中的每一位元<n：0>系用以分别提供至第二电流镜电路106中的控制电路10621-1062N，以分别控制控制电路10621～1062N是否进行导通，但本发明不限于此。另外，已使能的参考单元阵列102产生一参考电流Irc，其中参考单元阵列102中的浮栅晶体管1031-103N具有一阈值电压，该阈值电压系为一紫外线阈值电压。在另一实施例中，在从半导体制造厂制造为用于半导体制造的硅晶片(for semiconductor manufacture，FBA)后，参考单元阵列102中的浮栅晶体管1031-103N的阈值电压，已被抹除或者程式化至一既定紫外线阈值电压，以决定参考电压。另外，浮栅晶体管1031-103N亦经由程式化或者抹除，使得其电压位准接近平均紫外线阈值电压。因此，浮栅晶体管1031-103N的数量可被缩减。举例而言，参考单元阵列102可仅包括四个浮栅晶体管1031-1034，但本发明不限于此。

接着，在步骤S304中，第一电流镜电路105镜射参考电流Irc，并藉以产生一镜射电流Imc。值得注意的是，由于第一电流镜电路105的第一P型晶体管1051以及第二P型晶体管1052的长宽比的差异，镜射电流Imc系为参考电流Irc的1/X倍。X系为参考单元阵列102中的浮栅晶体管的数量。

接着，在步骤S306中，第二电流镜电路106根据被选择的使能信号EN1~ENN，镜射镜射电流Imc，并藉以产生一已调整参考电流Iarc，其中已调整参考电流Iarc系用以决定非易失性存储器的复数存储器单元的逻辑状态。镜射镜射电流Imc的步骤更包括根据使能信号EN1~ENN中之一被选择者，使能至少一复数控制电路10621~1062N，镜射镜射电流Imc以使能控制电路中之至少一者，以及藉由被使能的控制电路产生至少一支电流I1~IN。流程结束于步骤S306。值得注意的是，已调整参考电流Iarc系支电流I1~IN的加总，其中每一支电流I1~IN彼此不同，并由于控制电路10621~1062N中第二N型晶体管1063的长宽比的差异，每一支电流I1~IN亦彼此相差2的n次幂。举例而言，每一第二N型晶体管1063的长宽比彼此不同并相差2的n次幂。例如，控制电路10621的第二N型晶体管1063的长宽比可为2⁰，控制电路10622的第二N型晶体管1063的长宽比可为2¹，控制电路10623的第二N型晶体管1063的长宽比可为2²，控制电路1062N的第二N型晶体管1063的长宽比可为2ⁿ，依此类推。

图4为本发明所提供的另一产生参考电流方法的流程图，其中产生参考电流方法适用于图2所示的参考单元电路200。图4所示产生参考电流方法相似于图3所示的产生参考电流方法，其不同之处在于图4所示产生参考电流方法更包括步骤S308。

在步骤S308中，电流电压转换器108将已调整参考电流Iarc转换为一已调整参考电压Varc。流程结束于步骤S308。

本发明所揭露的参考单元电路100以及200与产生参考电流的方法，可提供已调整参考电流Iarc至存储器单元，并且缩小电路布局的面积。另外，参考单元电路100以及200系为一紫外线阈值基础的参考单元，使得栅极在紫外线抹除阈值状态中不具有自由电子。因此，参考单元电路100以及200具有较好的稳定性的数据保存能力。

惟以上所述者，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围，即大凡依本发明申请专利范围及发明说明内容所作的简单的等效变化与修饰，皆仍属本发明专利涵盖的范围内。另外本发明的任一实施例或申请专利范围不须达成本发明所揭露的全部目的或优点或特点。此外，摘要部分和标题仅是用来辅助专利文件搜寻之用，并非用来限制本发明的权利范围。

Claims (21)

1.一种参考单元电路，适用于一非易失性存储器，其特征在于，所述的参考单元电路包括：

一参考单元阵列，包括至少一列浮栅晶体管，用以产生一参考电流；

一第一电流镜电路，用以根据上述参考单元阵列所产生的上述参考电流，产生一镜射电流；以及

一第二电流镜电路，用以接收上述镜射电流，并根据上述镜射电流以及复数使能信号中之一被选取者，产生一已调整参考电流，其中上述复数使能信号分别相应于上述非易失性存储器的复数操作，并且上述已调整参考电流系用以决定上述非易失性存储器的复数存储器单元的逻辑状态。

2.如权利要求1所述的参考单元电路，其特征在于，所述的第二电流镜电路更包括：

一第一N型晶体管，具有一漏极耦接至上述第一电流镜电路，一源极耦接至一接地，以及一栅极耦接至上述漏极；以及

复数控制电路，用以根据上述被选取的使能信号，镜射上述镜射电流，其中每一控制电路包括：

一第二N型晶体管，具有一漏极，一源极耦接至上述接地，以及一栅极耦接至上述第一N型晶体管的栅极；以及

一第三N型晶体管，具有一漏极耦接至一第一电压，一源极耦接至上述第二N型晶体管的漏极，以及一栅极用以接收上述被选取的使能信号。

3.如权利要求2所述的参考单元电路，其特征在于，每一上述第二N型晶体管具有一长宽比，并且每一上述第二N型晶体管的长宽比彼此不同并相差2的n次幂。

4.如权利要求2所述的参考单元电路，其特征在于，所述的参考单元电路更包括复数感测晶体管耦接于上述参考单元阵列以及上述第一电流镜电路之间，其中每一上述感测晶体管分别耦接至每一列中的每一上述浮栅晶体管。

5.如权利要求4所述的参考单元电路，其特征在于，所述的第一电流镜电路更包括：

一第一P型晶体管，具有一源极耦接至一第二电压，一漏极耦接至每一上述感测晶体管，以及一栅极耦接至上述第一P型晶体管的漏极；以及

一第二P型晶体管，具有一源极耦接至上述第二电压，一漏极耦接至上述第二电流镜电路中的上述第一N型晶体管的漏极，以及一栅极耦接至上述第一P型晶体管的栅极。

6.如权利要求2所述的参考单元电路，其特征在于，所述的参考单元电路更包括一选择装置用以根据上述非易失性存储器的上述操作，选择上述使能信号中之一被选取者，以及提供上述使能信号中之一被选取者至上述第二电流镜电路。

7.如权利要求2或者6所述的参考单元电路，其特征在于，每一上述使能信号系为一二进制码，并且上述二进制码中的每一位元系分别用以提供至相应的第三N型晶体管的栅极，以分别控制每一上述控制电路是否进行导通。

8.如权利要求1所述的参考单元电路，其特征在于，所述的操作包括确认上述非易失性存储器的上述存储器单元的一低阈值电压，正常读取上述非易失性存储器的上述存储器单元，确认上述非易失性存储器的上述存储器单元的一高阈值电压，以及确认上述非易失性存储器的上述存储器单元的一后程式化阈值电压。

9.如权利要求1所述的参考单元电路，其特征在于，所述的参考单元阵列的上述浮栅晶体管具有一阈值电压，并且上述阈值电压系为一紫外线阈值电压。

10.如权利要求1所述的参考单元电路，其特征在于，所述的参考单元阵列的上述浮栅晶体管具有一阈值电压，并且上述参考单元阵列的上述浮栅晶体管的上述阈值电压已被抹除或者程式化至一既定紫外线阈值电压，或者经由紫外线被抹除至一紫外线阈值电压。

11.如权利要求1所述的参考单元电路，其特征在于，所述的参考单元电路更包括一电流电压转换器用以转换上述已调整参考电流为一已调整参考电压。

12.如权利要求11所述的参考单元电路，其特征在于，所述的电流电压转换器包括：

一P型晶体管，具有一源极耦接至一电压，一漏极耦接至一输出节点，以及一栅极耦接至上述P型晶体管的漏极；

一N型晶体管，具有一漏极耦接至上述P型晶体管的漏极，一源极耦接至上述第二电流镜电路，以及一栅极；以及

一反相器，具有一输入端耦接至上述N型晶体管的源极，以及一输出端耦接至上述N型晶体管的栅极。

13.一种用以产生参考电流的方法，适用于一参考单元电路，其特征在于，所述的产生参考电流的方法包括：

藉由一参考单元阵列产生一参考电流，其中上述参考单元阵列包括至少一列浮栅晶体管；

镜射上述参考电流，并藉以产生一镜射电流；以及

根据复数使能信号中之一被选取者，镜射上述镜射电流，并藉以产生一已调整参考电流，其中上述复数使能信号分别相应于一非易失性存储器的复数操作，并且上述已调整参考电流系用以决定上述非易失性存储器的复数存储器单元的逻辑状态。

14.如权利要求13所述的产生参考电流的方法，其特征在于，镜射上述镜射电流的步骤更包括：

根据上述复数使能信号中之一被选取者，使能复数控制电路中的至少一者；以及

镜射上述镜射电流至已使能的上述控制电路，并且藉由已使能的上述控制电路产生至少一支电流，其中上述已调整参考电流系为上述支电流的加总。

15.如权利要求14所述的产生参考电流的方法，其特征在于，每一上述支电流彼此不同并相差2的n次幂。

16.如权利要求14所述的产生参考电流的方法，其特征在于，所述的产生参考电流的方法更包括：

根据上述非易失性存储器的上述操作，选择上述使能信号中之一被选取者；以及

提供上述使能信号中之一被选取者至上述控制电路。

17.如权利要求14所述的产生参考电流的方法，其特征在于，每一上述使能信号系为一二进制码，并且上述二进制码中的每一位元系分别用以提供至上述控制电路，以分别控制每一上述控制电路是否进行导通。

18.如权利要求13所述的产生参考电流的方法，其特征在于，所述的操作包括确认上述非易失性存储器的上述存储器单元的一低阈值电压，正常读取上述非易失性存储器的上述存储器单元，确认上述非易失性存储器的上述存储器单元的一高阈值电压，以及确认上述非易失性存储器的上述存储器单元的一后程式化阈值电压。

19.如权利要求13所述的产生参考电流的方法，其特征在于，所述的参考单元阵列的上述浮栅晶体管具有一阈值电压，并且上述阈值电压系为一紫外线阈值电压。

20.如权利要求13所述的产生参考电流的方法，其特征在于，所述的参考单元阵列的上述浮栅晶体管具有一阈值电压，并且上述参考单元阵列的上述浮栅晶体管的上述阈值电压已被抹除或者程式化至一既定紫外线阈值电压，或者经由紫外线被抹除至上述紫外线阈值电压。

21.如权利要求13所述的产生参考电流的方法，其特征在于，所述的产生参考电流的方法更包括转换上述已调整参考电流为一已调整参考电压。