CN104091615B - 电荷泵系统及存储器 - Google Patents

Abstract

一种电荷泵系统及存储器。所述电荷泵系统适于提供存储器的操作电压，包括电荷泵、采样电路以及电压比较器，还包括电压补偿电路；所述电压补偿电路包括：补偿电流提供单元，适于提供补偿电流，所述补偿电流的电流值根据ic＝ir×(N0‑N1)确定，ic为所述补偿电流的电流值，ir为基准电流的电流值，N0为所述存储器执行编程操作时被选中的存储单元的数量，N1为所述被选中的存储单元中需要被写入二进制数据0的存储单元的数量；第一电流镜，适于对所述补偿电流进行镜像以输出镜像电流至所述采样电路的输出端。本发明提供的电荷泵系统通过对源线上的电压进行补偿，提高了存储器的编程效率。

Description

电荷泵系统及存储器

技术领域

本发明涉及半导体技术领域，特别涉及一种电荷泵系统及存储器。

背景技术

非易失性存储器(NVM,Nonvolatile memory)作为一种集成电路存储器件，由于其具有高速、高密度、可微缩、断电后仍然能够保持数据等诸多优点，被广泛应用于如便携式电脑、手机、数码音乐播放器等电子产品中。通常，依据构成存储单元的晶体管栅极结构的不同，非易失性存储器存储单元结构分为两种：堆叠栅极和分裂栅极结构，其中分裂栅极存储单元因为有效地避免了过擦除效应以及具有更高的编程效率而得到了广泛应用。

图1是现有的一种存储阵列的结构示意图。所述存储阵列包括m行、n列呈阵列排布的存储单元，所述存储单元为分裂栅极存储单元，每个存储单元包括控制栅极、浮栅、漏极以及源极。其中，第一行存储单元的控制栅极均连接字线WL1，第二行存储单元的控制栅极均连接字线WL2，…，第(m-1)行存储单元的控制栅极均连接字线WLm-1，第m行存储单元的控制栅极均连接字线WLm；第一行和第二行存储单元的源极均连接源线SL1，…，第(m-1)行和第m行存储单元的源极均连接源线SLk；第一列存储单元的漏极均连接位线BL1，第二列存储单元的漏极均连接位线BL2，…，第n列存储单元的漏极均连接位线BLn。

通过字线、位线以及源线对所述存储单元的各个电极施加不同的电压，实现对所述存储单元的读操作、编程操作以及擦除操作。为了实现存储信息的读写，通常需要电荷泵系统提供远高于电源电压的操作电压。对所述存储单元进行编程操作时，采用源极侧热载流子注入方式，需要将被选中的存储单元连接的源线偏置到高压。以选中第二行、第一列的存储单元M21进行编程为例，图2是对所述存储单元M21进行编程操作的示意图。

提供偏置电压HVP的电荷泵系统21包括电荷泵211、采样电路212以及电压比较器213，其中，所述电荷泵211适于在时钟CLK和比较信号Sc的控制下进行升压，以产生所述偏置电压HVP；所述采样电路212包括串联的第一电阻R1和第二电阻R2，通过所述第一电阻R1和所述第二电阻R2对所述偏置电压HVP进行分压，输出采样电压Vdet；所述电压比较器213适于对基准电压Vref和所述采样电压Vdet进行比较，根据比较结果输出所述比较信号Sc。通过所述采样电路212和所述电压比较器213的反馈作用，所述电荷泵系统21输出稳定的偏置电压HVP至译码电路22。

所述译码电路22适于对所述存储单元M21的地址信息进行译码，将所述偏置电压HVP施加至所述存储单元M21连接的源线SL1上。数据写入电路23适于将编程数据Din写入所述存储单元M21，所述编程数据Din为二进制数据0或二进制数据1。所述数据写入电路23包括电平移位电路231、反相器232、NMOS晶体管N0以及编程电流源233。由于分裂栅极存储单元在编程之前均存储二进制数据1，因此，当所述编程数据Din为二进制数据1时，所述反相器232输出低电平，控制所述NMOS管N0截止，断开所述编程电流源233与位线BL1的连接，所述电平移位电路231将编程禁止电压Vinh施加至位线BL1，控制所述存储单元M21截止；当所述编程数据Din为二进制数据0时，所述反相器232输出高电平，控制所述NMOS晶体管N0导通，所述编程电流源233提供的编程电流Ip由所述存储单元M21的源极流向漏极，所述编程电流Ip产生的电子注入所述存储单元M21的浮栅，从而将二进制数据0写入所述存储单元M21。

对所述存储阵列进行编程时，通常是选中同一行的多个存储单元。当写入的编程数据中二进制数据0较多，流过所述源线SL1的电流较大，所述译码电路22的IR Drop也较大，所述源线SL1上的电压低于所述偏置电压HVP，导致存储器的编程效率降低。

发明内容

本发明解决的是存储器编程效率低的问题。

为解决上述问题，本发明提供一种电荷泵系统，适于提供存储器的操作电压，包括电荷泵、采样电路以及电压比较器，还包括电压补偿电路；

所述电压补偿电路包括：

补偿电流提供单元，适于提供补偿电流，所述补偿电流的电流值根据ic＝ir×(N0-N1)确定，ic为所述补偿电流的电流值，ir为基准电流的电流值，N0为所述存储器执行编程操作时被选中的存储单元的数量，N1为所述被选中的存储单元中需要被写入二进制数据0的存储单元的数量；

第一电流镜，适于对所述补偿电流进行镜像以输出镜像电流至所述采样电路的输出端。

可选的，所述补偿电流提供单元包括N0个基准电流提供单元，所述基准电流提供单元包括第一NMOS晶体管和基准电流源；

所述第一NMOS晶体管的栅极对应接收一位编程数据，所述编程数据为所述被选中的存储单元需要被写入的N0位二进制数据，所述第一NMOS晶体管的漏极连接所述第一电流镜的输入端，所述第一NMOS晶体管的源极连接所述基准电流源的第一端；

所述基准电流源的第二端适于输入参考电位。

可选的，所述基准电流源为第二电流镜。

可选的，所述第二电流镜包括第二NMOS晶体管以及第三NMOS晶体管；

所述第二NMOS晶体管的漏极连接所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的栅极并适于输入带隙参考电流；

所述第二NMOS晶体管的源极适于输入所述参考电位；

所述第三NMOS晶体管的漏极作为所述基准电流源的第一端，所述第三NMOS晶体管的源极作为所述基准电流源的第二端。

可选的，所述参考电位为地电位。

可选的，所述第一电流镜包括第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的源极连接所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极并适于输入所述存储器的电源电压，所述第一PMOS晶体管的漏极作为所述第一电流镜的输入端；

所述第二PMOS晶体管的源极适于输入所述存储器的电源电压，所述第二PMOS晶体管的漏极适于输出所述镜像电流。

可选的，所述电压补偿电路还包括开关单元，所述第一电流镜通过所述开关单元输出所述镜像电流至所述采样电路的输出端；

所述开关单元的第一端适于接收所述镜像电流，所述开关单元的第二端连接所述采样电路的输出端，所述开关单元的控制端适于接收所述存储器的编程使能信号；

在所述存储器执行编程操作时，所述编程使能信号控制所述开关单元的第一端和所述开关单元的第二端导通，否则控制所述开关单元的第一端和所述开关单元的第二端断开。

可选的，所述开关单元包括第四NMOS晶体管；

所述第四NMOS晶体管的漏极作为所述开关单元的第一端，所述第四NMOS晶体管的源极作为所述开关单元的第二端，所述第四NMOS晶体管的栅极作为所述开关单元的控制端。

基于上述电荷泵系统，本发明还提供一种存储器，包括存储阵列、译码电路以及数据写入电路，还包括上述电荷泵系统，所述电荷泵系统适于输出偏置电压至所述译码电路。

可选的，所述存储阵列包括呈阵列排布的存储单元，所述存储单元为分裂栅极存储单元。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的电荷泵系统，还包括电压补偿电路，所述电压补偿电路输出镜像电流至采样电路的输出端，所述镜像电流与编程数据中二进制数据0的数量相关。通过设置所述电压补偿电路，在存储器执行编程操作时，被选中的存储单元中需要被写入二进制数据0的存储单元的数量越多，所述电荷泵系统提供的偏置电压越大，经过译码电路施加至源线上的电压得到补偿，提高了存储器的编程效率。

本发明的可选方案中，所述电压补偿电路还包括开关单元。在存储器进行编程操作时，所述开关单元的第一端和所述开关单元的第二端导通，所述电压补偿电路输出镜像电流至采样电路的输出端，对源线上的电压进行补偿；而在存储器进行其他操作(例如读操作或者擦除操作)时，所述开关单元的第一端和所述开关单元的第二端断开，所述电荷泵系统输出稳定的偏置电压。因此，所述电荷泵系统除能够提供存储器执行编程操作所需的偏置电压外，还可以在存储器执行其他操作时提供偏置电压，降低了存储器成本。

附图说明

图1是现有的一种存储阵列的结构示意图；

图2是对图1中的存储单元进行编程操作的示意图；

图3是图2中的电荷泵系统提供的偏置电压以及源线上的电压随编程数据中二进制数据0的数量变化的关系示意图；

图4是本发明实施例提供的一种电荷泵系统的结构示意图；

图5是本发明实施例的电荷泵系统提供的偏置电压以及源线上的电压随编程数据中二进制数据0的数量变化的关系示意图；

图6是本发明实施例的补偿电流提供单元的结构示意图；

图7是本发明实施例的第二电流镜的电路图；

图8是本发明实施例的第一电流镜的电路图；

图9是本发明实施例提供的另一种电荷泵系统的结构示意图。

具体实施方式

正如背景技术中所描述的，对图1所示的存储阵列进行编程时，通常是选中同一行的多个存储单元写入编程数据。由于用户对存储单元进行编程操作是随机的，所述编程数据中二进制数据0的数量也是不确定的。对图2所示的存储阵列进行编程时，选中第二行的32个存储单元，即写入32位编程数据，图3是所述电荷泵系统21提供的偏置电压HVP以及所述源线SL1上的电压随所述32位编程数据中二进制数据0的数量变化的关系示意图。横坐标表示所述32位编程数据中二进制数据0的数量，纵坐标表示电压(单位：V)，直线L31表示所述偏置电压HVP随所述32位编程数据中二进制数据0的数量变化的关系示意图，曲线L32表示所述源线SL1上的电压随所述32位编程数据中二进制数据0的数量变化的关系示意图。由于所述电荷泵系统21具有负反馈环路，所述偏置电压HVP保持稳定，不随所述32位编程数据中二进制数据0的数量改变；而由于所述译码电路22具有IR drop，所述32位编程数据中二进制数据0的数量越多，所述源线SL1上的电压越低，存储器的编程效率降低。

为了提高存储器的编程效率，现有技术中将所述偏置电压HVP设置得较高。然而，若所述偏置电压HVP设置得过高，当编程数据中二进制数据0的数量较少时，所述译码电路22的IR drop较小，导致源线上的电压过高，对未被选中的存储单元造成干扰。基于此，本发明提供一种电荷泵系统及存储器，通过在所述电荷泵系统中设置电压补偿电路，在存储器进行编程操作时补偿源线上的电压。

图4是本发明实施例提供的一种电荷泵系统的结构示意图，所述电荷泵系统适于提供存储器的操作电压。在本发明实施例中，以所述存储器包括图1所示的存储阵列、所述电荷泵系统提供所述存储器执行编程操作时源线所需的偏置电压为例进行说明。当然，本发明实施例的电荷泵系统也可以为其他结构的存储器提供操作电压，只要所述操作电压在存储器执行编程操作时需要进行补偿即可。所述电荷泵系统包括电荷泵41、采样电路42、电压比较器43以及电压补偿电路，所述电荷泵41、所述采样电路42以及所述电压比较器43的具体结构和功能与图2所示的电荷泵系统类似，在此不再赘述。

所述电压补偿电路包括补偿电流提供单元44和第一电流镜45。

所述补偿电流提供单元44适于提供补偿电流Ic。所述存储器执行编程操作时，通常是同一行的多个存储单元被选中，被选中的存储单元需要被写入编程数据，每个被选中的存储单元需要被写入一位编程数据，所述编程数据为二进制数据0或二进制数据1，所述补偿电流Ic的电流值随所述编程数据中二进制数据0的数量变化，亦即所述补偿电流Ic的电流值随所述被选中的存储单元中需要被写入二进制数据0的存储单元的数量变化。具体地，所述补偿电流Ic的电流值根据ic＝ir×(N0-N1)确定，其中，ic为所述补偿电流Ic的电流值，ir为基准电流的电流值，N0为所述存储器执行编程操作时被选中的存储单元的数量，N1为所述被选中的存储单元中需要被写入二进制数据0的存储单元的数量。

所述第一电流镜45适于对所述补偿电流Ic进行镜像以输出镜像电流Im至所述采样电路42的输出端。所述镜像电流Im的电流值im＝K×ic＝K×ir×(N0-N1)，其中，K为所述第一电流镜45的镜像比例。所述第一电流镜45的镜像比例K可根据实际需求进行设置，本领域技术人员知晓，通过调整所述第一电流镜45中的元器件参数可对所述第一电流镜45的镜像比例K进行设置。

在本实施例中，所述采样电路42通过串联的第一电阻R1和第二电阻R2进行分压获得采样电压Vdet，因此有：

i1＝vdet÷r2-im···(式1)，

其中，i1为流过所述第一电阻R1的电流的电流值，vdet为所述采样电压的电压值，r2为所述第二电阻R2的电阻值；又由于：

hvp＝vdet+i1×r1···(式2)，

其中，hvp为所述偏置电压HVP的电压值，r1为所述第一电阻R1的电阻值；将im＝K×ir×(N0-N1)代入式1和式2，获得：

hvp＝[(r1+r2)÷r2]×vdet-N0×K×r1×ir+K×r1×ir×N1···(式3)。

所述电荷泵系统具有负反馈环路，在稳定状态下，所述采样电压Vdet的电压值vdet等于基准电压Vref的电压值vref，因此：

hvp＝[(r1+r2)÷r2]×vref-N0×K×r1×ir+K×r1×ir×N1···(式4)。

由于所述第一电阻R1的电阻值r1、所述第二电阻R2的电阻值r2、所述基准电压Vref的电压值vref、所述第一电流镜45的镜像比例K以及所述基准电流的电流值ir均为固定的已知量，从式4可知，对被选中的N0个存储单元写入编程数据时，需要被写入二进制数据0的存储单元的数量N1越大，所述偏置电压HVP越高，有效地补偿源线上的电压。

仍以对图2所示的存储阵列进行编程、选中第二行的32个存储单元为例，即N0＝32，图5是本发明实施例的电荷泵系统提供的偏置电压HVP以及所述源线SL1上的电压随32位编程数据中二进制数据0的数量变化的关系示意图。横坐标表示所述32位编程数据中二进制数据0的数量，纵坐标表示电压(单位：V)，曲线L51表示所述偏置电压HVP随所述32位编程数据中二进制数据0的数量变化的关系示意图，曲线L52表示所述源线SL1上的电压随所述32位编程数据中二进制数据0的数量变化的关系示意图。由于所述电荷泵系统增加了所述电压补偿电路，随着所述32位编程数据中二进制数据0的数量增多，所述偏置电压HVP也不断升高，经过译码电路的IR drop，所述源线SL1上的电压降低幅度很小，提高了所述存储器的编程效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

所述补偿电流提供单元44具有多种实现方式，图6是本发明实施例的补偿电流提供单元的结构示意图。所述补偿电流提供单元包括N0个基准电流提供单元：基准电流提供单元61、基准电流提供单元62、···、基准电流提供单元6N0。由于每个基准电流提供单元的结构相同，仅以所述基准电流提供单元61为例说明进行说明。

所述基准电流提供单元61包括第一NMOS晶体管N61和基准电流源611。所述第一NMOS晶体管N61的栅极对应接收一位编程数据Din1，所述编程数据为所述被选中的存储单元需要被写入的N0位二进制数据，所述第一NMOS晶体管N61的漏极连接所述第一电流镜45的输入端，所述第一NMOS晶体管N61的源极连接所述基准电流源611的第一端；所述基准电流源611的第二端适于输入参考电位。通常，所述参考电位为地电位，即所述基准电流源611的第二端接地。

所述基准电流源611适于提供所述基准电流Ir。当所述基准电流提供单元61接收的一位编程数据Din1为二进制数据1时，所述第一NMOS晶体管N61导通，所述基准电流提供单元61提供所述基准电流Ir；当所述基准电流提供单元61接收的一位编程数据Din1为二进制数据0时，所述第一NMOS晶体管N61截止，所述基准电流提供单元61不提供电流。因此，所述补偿电流提供单元总共提供(N0-N1)个基准电流Ir，即所述补偿电流Ic的电流值ic＝ir×(N0-N1)。

所述基准电流源611可以采用现有的任意一种电流源实现，在本发明实施例中，所述基准电流源611为第二电流镜，所述第二电流镜的电路如图7所示。所述第二电流镜包括第二NMOS晶体管N71以及第三NMOS晶体管N72。所述第二NMOS晶体管N71的漏极连接所述第二NMOS晶体管N71的栅极和所述第三NMOS晶体管N72的栅极并适于输入带隙参考电流Ib，所述带隙参考电流Ib可由所述存储器外部或内部的带隙基准源提供。所述第二NMOS晶体管N71的源极适于输入所述参考电位，即所述第二NMOS晶体管N71的源极接地。所述第三NMOS晶体管N72的漏极作为所述基准电流源611的第一端，即所述第三NMOS晶体管N72的漏极连接所述第一NMOS晶体管N61的源极；所述第三NMOS晶体管N72的源极作为所述基准电流源611的第二端，即所述第三NMOS晶体管N72的源极接地。所述第二电流镜对所述带隙参考电流Ib进行镜像，流过所述第三NMOS晶体管N72的电流即为所述基准电流Ir。

图8是本发明实施例的第一电流镜45的电路图，所述第一电流镜45包括第一PMOS晶体管P81和第二PMOS晶体管P82。所述第一PMOS晶体管P81的源极连接所述第一PMOS晶体管P81的栅极和所述第二PMOS晶体管P82的栅极并适于输入所述存储器的电源电压Vdd，所述第一PMOS晶体管P81的漏极作为所述第一电流镜45的输入端，即所述第一PMOS晶体管P81的漏极适于接收所述补偿电流Ic。所述第二PMOS晶体管P82的源极适于输入所述存储器的电源电压Vdd，所述第二PMOS晶体管P82的漏极适于输出所述镜像电流Im。需要说明的是，在本实施例中，所述第一电流镜45为MOS电流镜。在其他实施例中，所述第一电流镜45也可以为BJT电流镜，本发明对此不作限定。

图9是本发明实施例提供的另一种电荷泵系统的结构示意图，所述电荷泵系统包括电荷泵91、采样电路92、电压比较器93以及电压补偿电路。所述电荷泵91、所述采样电路92以及所述电压比较器93可参考对图2的描述，在此不再赘述。所述电压补偿电路包括补偿电流提供单元94、第一电流镜95以及开关单元96，所述补偿电流提供单元94和所述第一电流镜95可参考对图4的描述，在此不再赘述。

所述第一电流镜95通过所述开关单元96输出镜像电流Im至所述采样电路92的输出端。所述开关单元96的第一端适于接收所述镜像电流Im，所述开关单元96的第二端连接所述采样电路92的输出端，所述开关单元96的控制端适于接收存储器的编程使能信号Progen。所述编程使能信号Progen由访问所述存储器的实体(例如CPU)提供，在所述编程使能信号Progen有效时，所述存储器执行编程操作，否则执行其他操作。

在所述存储器执行编程操作时，所述编程使能信号Progen控制所述开关单元96的第一端和所述开关单元96的第二端导通，所述第一电流镜95输出所述镜像电流Im至所述采样电路92的输出端；在所述存储器执行其他操作时，所述编程使能信号Progen控制所述开关单元96的第一端和所述开关单元96的第二端断开，所述采样电路92无法接收所述镜像电流Im。

当所述开关单元96导通时，所述电荷泵系统提供的偏置电压HVP可对源线上的电压进行补偿；当所述开关单元96断开时，所述电荷泵系统输出稳定的偏置电压HVP。因此，本实施例提供的电荷泵系统除能够提供存储器执行编程操作所需的偏置电压外，还可以在存储器执行其他操作时提供偏置电压，即实现电荷泵系统的复用，降低了存储器成本。

所述开关单元96可以采用开关晶体管实现。在本实施例中，所述开关单元96包括第四NMOS晶体管N91。所述第四NMOS晶体管N91的漏极作为所述开关单元96的第一端，所述第四NMOS晶体管N91的源极作为所述开关单元96的第二端，所述第四NMOS晶体管N91的栅极作为所述开关单元96的控制端。

本发明实施例还提供一种存储器，包括存储阵列、译码电路、数据写入电路以及电荷泵系统。所述存储阵列的结构可以如图1所示，包括呈阵列排布的存储单元，所述存储单元为分裂栅极存储单元；所述译码电路和所述数据写入电路的结构可以如图2所示；所述电荷泵系统适于输出偏置电压至所述译码电路，其具体电路结构可以如图4或者图9所示。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种电荷泵系统，适于提供存储器的操作电压，包括电荷泵、采样电路以及电压比较器，其特征在于，还包括电压补偿电路；

所述电压补偿电路包括：

补偿电流提供单元，适于提供补偿电流，所述补偿电流的电流值根据ic＝ir×(N0-N1)确定，ic为所述补偿电流的电流值，ir为基准电流电流值，N0为所述存储器执行编程操作时被选中的存储单元的数量，N1为所述被选中的存储单元中需要被写入二进制数据0的存储单元的数量；

第一电流镜，适于对所述补偿电流进行镜像以输出镜像电流至所述采样电路的输出端；

所述电压补偿电路还包括开关单元，所述第一电流镜通过所述开关单元输出所述镜像电流至所述采样电路的输出端；

所述开关单元的第一端适于接收所述镜像电流，所述开关单元的第二端连接所述采样电路的输出端，所述开关单元的控制端适于接收所述存储器的编程使能信号；

在所述存储器执行编程操作时，所述编程使能信号控制所述开关单元的第一端和所述开关单元的第二端导通，否则控制所述开关单元的第一端和所述开关单元的第二端断开。

2.如权利要求1所述的电荷泵系统，其特征在于，所述补偿电流提供单元包括N0个基准电流提供单元，所述基准电流提供单元包括第一NMOS晶体管和基准电流源；

所述第一NMOS晶体管的栅极对应接收一位编程数据，所述编程数据为所述被选中的存储单元需要被写入的N0位二进制数据，所述第一NMOS晶体管的漏极连接所述第一电流镜的输入端，所述第一NMOS晶体管的源极连接所述基准电流源的第一端；

所述基准电流源的第二端适于输入参考电位。

3.如权利要求2所述的电荷泵系统，其特征在于，所述基准电流源为第二电流镜。

4.如权利要求3所述的电荷泵系统，其特征在于，所述第二电流镜包括第二NMOS晶体管以及第三NMOS晶体管；

所述第二NMOS晶体管的漏极连接所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的栅极并适于输入带隙参考电流；

所述第二NMOS晶体管的源极适于输入所述参考电位；

所述第三NMOS晶体管的漏极作为所述基准电流源的第一端，所述第三NMOS晶体管的源极作为所述基准电流源的第二端。

5.如权利要求4所述的电荷泵系统，其特征在于，所述参考电位为地电位。

6.如权利要求1至5任一项所述的电荷泵系统，其特征在于，所述第一电流镜包括第一PMOS晶体管和第二PMOS晶体管；

所述第一PMOS晶体管的源极连接所述第一PMOS晶体管的栅极和所述第二PMOS晶体管的栅极并适于输入所述存储器的电源电压，所述第一PMOS晶体管的漏极作为所述第一电流镜的输入端；

所述第二PMOS晶体管的源极适于输入所述存储器的电源电压，所述第二PMOS晶体管的漏极适于输出所述镜像电流。

7.如权利要求1所述的电荷泵系统，其特征在于，所述开关单元包括第四NMOS晶体管；

所述第四NMOS晶体管的漏极作为所述开关单元的第一端，所述第四NMOS晶体管的源极作为所述开关单元的第二端，所述第四NMOS晶体管的栅极作为所述开关单元的控制端。

8.一种存储器，包括存储阵列、译码电路以及数据写入电路，其特征在于，还包括权利要求1至7任一项所述的电荷泵系统，所述电荷泵系统适于输出偏置电压至所述译码电路。

9.如权利要求8所述的存储器，其特征在于，所述存储阵列包括呈阵列排布的存储单元，所述存储单元为分裂栅极存储单元。