JP2009301087A - 電圧調整系 - Google Patents
電圧調整系 Download PDFInfo
- Publication number
- JP2009301087A JP2009301087A JP2008151491A JP2008151491A JP2009301087A JP 2009301087 A JP2009301087 A JP 2009301087A JP 2008151491 A JP2008151491 A JP 2008151491A JP 2008151491 A JP2008151491 A JP 2008151491A JP 2009301087 A JP2009301087 A JP 2009301087A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switch
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】電圧を調整するための回路、系、および方法が含まれる。電圧調整系に関する或る実施形態には、出力を有する電圧調整手段430と、その電圧調整手段の出力と並列に接続された複数のステージ442と、が含まれる。各ステージには、ソースフォロワー回路450と、電圧調整手段の出力とそのソースフォロワー回路の入力とのあいだに直列に接続されたサンプルアンドホールド回路446と、が含まれる。
【選択図】図4
Description
図3に示した回路の構成では、比較手段 331 が、NチャネルのMOSトランジスタ(M0)336 の駆動にあたり、「誤差信号」を最小化させるように機能する。言い換えれば、比較手段 331 が、第一の抵抗素子(R1) 337 と第二の抵抗素子(R2) 338 とのあいだのノード 334 での帰還電圧を、基準電位(Vref 333 )へと駆動させる、ということである。つまりは以下の式である。
上述した式のI1を代入すると、以下のようになる。
したがって、VregはVrefの幾倍(一倍よりも大きい)かになり、その倍率は分圧ネットワークが持つ抵抗素子の値によって決まる。
30マイクロアンペア + (5マイクロアンペア x 2ステージ) = 40マイクロアンペア
一方、もし二個の電圧調整手段( 530 など)が並列に電圧発生手段に接続されていて、等しい二通りの調整電圧出力を得るようにしていたとするなら、その場合では引き込まれる電流は以下のようになる。
30マイクロアンペア x 2ステージ = 60マイクロアンペア
読者にはもう、本発明の実施形態によって、上流の電圧発生手段からの電流引き込み量を大幅に減らせるのだということが理解できるだろう。上述した例では、33%の削減ができる。
30マイクロアンペア + (5マイクロアンペア x 10ステージ) = 80マイクロアンペア
同様に、例えば図2に示すように、もし十個の電圧調整手段が並列に電圧発生手段に接続されていて、等しい十通りの調整電圧出力を得るようにしていたとするなら、その場合では引き込まれる電流は以下のようになるだろう。
30マイクロアンペア x 10ステージ = 300マイクロアンペア
十通りの調整された電圧がある場合では、電流が約73%も節約できるわけである。複数通りの調整された電圧を有する構成(複数の後続ステージなど)において、調整された電圧を得るための本開示にかかる手法には、電流損失を減らす効果がある、ということが当業者には理解できるだろう。
Vref = Vstep x Q
ということであって、ここでQは、DACへ入力される十六進数コード(図6Aのcode_vref 688A など)である。
本開示には、電圧を調整するための回路、系、および方法が含まれる。電圧調整系に関する実施形態のひとつは、出力を有する電圧調整手段と、その電圧調整手段の出力と並列に接続された複数のステージとを有する。各ステージには、ソースフォロワー回路と、電圧調整手段の出力とそのソースフォロワー回路の入力とのあいだに直列に接続されたサンプルアンドホールド回路と、が含まれる。
Claims (21)
- 出力を有する、電圧調整手段と、
前記電圧調整手段の前記出力に並列に接続された、複数のステージと
を含む、電圧調整系であって、
各ステージが、
ソースフォロワー回路と、
前記電圧調整手段の前記出力と、前記ソースフォロワー回路の入力とのあいだに直列に接続された、サンプルアンドホールド回路と
を含む
ことを特徴とする、電圧調整系。 - 前記複数のステージの個数が、二つ以上である、請求項1記載の電圧調整系。
- 前記複数のステージの各々の持つ前記サンプルアンドホールド回路が、電圧調整手段の異なる出力電圧を、関連するソースフォロワー回路への入力として保持するように機能する
ことを特徴とする、請求項2記載の電圧調整系。 - 各サンプルアンドホールド回路が、前記電圧調整手段の前記出力と、共通電位とのあいだで、キャパシタに直列に接続されたスイッチを含み、
前記関連するソースフォロワー回路への前記入力が、前記スイッチと前記キャパシタとのあいだに在るノードに接続している
ことを特徴とする、請求項3記載の電圧調整系。 - 前記複数のステージのうちのひとつの持つスイッチが、前記複数のステージのうちの他のステージの持つスイッチとは異なる時間に開く、請求項4記載の電圧調整系。
- 前記電圧調整手段が、比較手段および電圧追従回路を含む、請求項1記載の電圧調整系。
- 前記電圧追従回路が、ソース電位と共通電位とのあいだで、第一の抵抗素子および第二の抵抗素子と直列に接続した、MOSトランジスタを有し、
前記比較手段の第一の入力端子が、基準電圧信号線に接続し、
前記比較手段の第二の入力端子が、前記第一の抵抗素子と前記第二の抵抗素子とのあいだのノードに接続しており、
前記比較手段の出力が、前記MOSトランジスタのゲートに接続する
ことを特徴とする、請求項6記載の電圧調整系。 - 前記複数のステージのうちのひとつの持つスイッチが、前記基準電圧信号線に在る第一の値に対応して開き、
前記複数のステージのうちの別のステージの持つスイッチが、前記基準電圧信号線に在る第二の値に対応して開く
ことを特徴とする、請求項6記載の電圧調整系。 - 前記基準電圧信号線が、入力デジタル信号を受けるデジタル/アナログ変換手段の出力に接続しており、
前記複数のステージのうちのひとつの持つスイッチが、第一のデジタル信号入力値に対応して開き、
前記複数のステージのうちの別のステージの持つスイッチが、第二のデジタル信号入力値に対応して開く
ことを特徴とする、請求項6記載の電圧調整系。 - 第二の抵抗素子が、設定可能な抵抗ネットワークである、請求項6記載の電圧調整系。
- 前記設定可能な抵抗ネットワークの特定の抵抗が、第一のデジタル信号入力に応じて選択され、
第一のステージの持つスイッチが、第一のデジタル信号入力に対応して開き、
第二のステージの持つスイッチが、第二のデジタル信号入力に対応して開く
ことを特徴とする、請求項10記載の電圧調整系。 - 電圧調整手段であって、
比較手段と、
電圧源に接続したドレインを有する、MOSトランジスタと、
前記MOSトランジスタのソースに接続した第一の端子を有する、第一の抵抗素子と、
前記第一の抵抗素子の第二の端子に接続した第一の端子、および共通電位面に接続した第二の端子を有する、第二の抵抗素子と
を含み、ここで、
前記比較手段の第一の入力端子は、基準電圧信号線に接続し、
前記比較手段の第二の入力端子は、前記第一の抵抗素子と前記第二の抵抗素子とのあいだのノードに接続し、
前記比較手段の出力が、前記MOSトランジスタのゲートに接続する
という、電圧調整手段と、
前記比較手段の前記出力に接続した入力を有する、第一のサンプルアンドホールド回路と、
前記第一のサンプルアンドホールド回路の出力に接続した入力を有する、第一のソースフォロワー回路と
を含む、電圧調整系。 - さらに
前記比較手段の前記出力に接続した入力を有する、第二のサンプルアンドホールド回路と、
前記第二のサンプルアンドホールド回路の出力に接続した入力を有する、第二のソースフォロワー回路と
を含む、請求項12記載の電圧調整系。 - 前記サンプルアンドホールド回路の各々が、前記比較手段の前記出力と前記共通電位面とのあいだにてキャパシタと直列に接続したスイッチを含み、
対応する前記ソースフォロワー回路への前記入力が、前記スイッチと前記キャパシタとのあいだのノードに接続する
ことを特徴とする、請求項13記載の電圧調整系。 - 前記ソースフォロワー回路の各々が、第二のMOSトランジスタを含み、
前記第二のMOSトランジスタが、
前記電圧源に接続したドレインと、
電流源に接続したソースと、
対応する前記サンプルアンドホールド回路の持つ前記スイッチと前記キャパシタとのあいだのノードに接続したゲートと
を有する
ことを特徴とする、請求項14記載の電圧調整系。 - 前記第二の抵抗素子が、設定可能な抵抗ネットワークである、請求項14記載の電圧調整系。
- 前記設定可能な抵抗ネットワークの構成、および、前記スイッチの各々の導通が、デジタル論理信号に基づいて選択される
ことを特徴とする、請求項16記載の電圧調整系。 - さらに
前記比較手段の前記出力に接続した入力を各々が有する、複数のサンプルアンドホールド回路と、
前記複数のサンプルアンドホールド回路の各々に対応するソースフォロワー回路と
を含み、ここで、
前記ソースフォロワー回路は、対応する前記サンプルアンドホールド回路の出力に接続した入力を有する
ことを特徴とする、請求項12記載の電圧調整系。 - 電圧調整をするための方法であって、
基準電圧信号と電圧源に比例する信号との差分に基づいて、ゲート電圧信号を生成するステップと、
前記基準電圧信号と前記電圧源に比例する前記信号とのうち少なくとも一方を変化させるステップと、
第一のゲート電圧信号値を格納するステップと、
変化させた後の第二のゲート電圧信号値を格納するステップと、
格納された前記第一のゲート電圧信号値を以って第一のソースフォロワー入力にバイアスをかけ、格納された前記第二のゲート電圧信号値を以って第二のソースフォロワー入力にバイアスをかけるステップと、
前記第一のソースフォロワーからの第一の電圧調整手段の出力と、前記第二のソースフォロワーからの第二の電圧調整手段の出力とを、同時に提供するステップと
を含む、方法。 - 前記第一のゲート電圧値を格納するステップが、
第一のキャパシタを前記第一のゲート電圧値にまで充電してから、前記第一のキャパシタを前記第一のゲート電圧値から分離するステップ
を含み、また、
前記第二のゲート電圧値を格納するステップが、
第二のキャパシタを前記第二のゲート電圧値にまで充電してから、前記第二のキャパシタを前記第二のゲート電圧値から分離するステップ
を含む
ことを特徴とする、請求項19記載の電圧調整系。 - 前記基準電圧信号を変化させるステップが、
基準電圧信号に、或るアナログ値から別のアナログ値への勾配をつけるステップ
を含み、また、
前記第一のキャパシタを分離するステップおよび前記第二のキャパシタを分離するステップが、
スイッチを開けるステップ
を含む
ことを特徴とする、請求項19記載の電圧調整系。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151491A JP4565283B2 (ja) | 2008-06-10 | 2008-06-10 | 電圧調整系 |
US12/200,457 US8026702B2 (en) | 2008-06-10 | 2008-08-28 | Voltage regulator system |
US13/243,495 US8253396B2 (en) | 2008-06-10 | 2011-09-23 | Voltage regulator system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008151491A JP4565283B2 (ja) | 2008-06-10 | 2008-06-10 | 電圧調整系 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009301087A true JP2009301087A (ja) | 2009-12-24 |
JP4565283B2 JP4565283B2 (ja) | 2010-10-20 |
Family
ID=41399709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008151491A Active JP4565283B2 (ja) | 2008-06-10 | 2008-06-10 | 電圧調整系 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8026702B2 (ja) |
JP (1) | JP4565283B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033164A (ja) * | 2010-07-30 | 2012-02-16 | Micron Technology Inc | 適応型電力供給を持つ管理ハイブリッドメモリ |
JP2013192338A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
US9251905B2 (en) | 2013-03-25 | 2016-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit including a voltage boosting or lowering circuit |
JP2017527940A (ja) * | 2014-07-22 | 2017-09-21 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 高速フラッシュメモリシステム用のビット線レギュレータ |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100109435A1 (en) * | 2008-09-26 | 2010-05-06 | Uti Limited Partnership | Linear Voltage Regulator with Multiple Outputs |
US8633682B2 (en) * | 2009-01-21 | 2014-01-21 | Analog Devices, Inc. | Switching power supply controller with selective feedback sampling and waveform approximation |
US8598854B2 (en) * | 2009-10-20 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDO regulators for integrated applications |
US8582374B2 (en) * | 2009-12-15 | 2013-11-12 | Intel Corporation | Method and apparatus for dynamically adjusting voltage reference to optimize an I/O system |
KR101153651B1 (ko) * | 2010-12-30 | 2012-06-18 | 삼성전기주식회사 | 멀티 전압 레귤레이터 |
US8315111B2 (en) * | 2011-01-21 | 2012-11-20 | Nxp B.V. | Voltage regulator with pre-charge circuit |
US8878513B2 (en) * | 2011-02-16 | 2014-11-04 | Mediatek Singapore Pte. Ltd. | Regulator providing multiple output voltages with different voltage levels |
US8710963B2 (en) | 2011-03-14 | 2014-04-29 | Infineon Technologies Ag | Receiver and transmitter receiver system |
DE102011106578A1 (de) * | 2011-06-16 | 2012-12-20 | Andreas Stihl Ag & Co. Kg | Akkubetriebener Elektromotor in einem Arbeitsgerät |
US8937464B2 (en) * | 2011-07-15 | 2015-01-20 | Synopsys Inc. | High voltage generation system and method employing a charge pump and producing discrete voltage values |
US8737120B2 (en) * | 2011-07-29 | 2014-05-27 | Micron Technology, Inc. | Reference voltage generators and sensing circuits |
US9148709B2 (en) * | 2011-08-03 | 2015-09-29 | Infineon Technologies Ag | Sensor interface with variable control coefficients |
US8975776B2 (en) * | 2011-08-04 | 2015-03-10 | Nxp B.V. | Fast start-up voltage regulator |
US8994526B2 (en) | 2011-08-18 | 2015-03-31 | Infineon Technologies Ag | Sensor interface making use of virtual resistor techniques |
US8922184B2 (en) * | 2012-03-22 | 2014-12-30 | Realtek Semiconductor Corp. | Integrated switch-capacitor DC-DC converter and method thereof |
US8849520B2 (en) | 2012-03-26 | 2014-09-30 | Infineon Technologies Ag | Sensor interface transceiver |
US9213382B2 (en) * | 2012-09-12 | 2015-12-15 | Intel Corporation | Linear voltage regulator based on-die grid |
DE102012222449A1 (de) * | 2012-12-06 | 2014-06-26 | Siemens Aktiengesellschaft | Dynamoelektrische Maschine mit segmentiertem Aufbau des Stators und/oder Rotors |
US9236136B2 (en) * | 2012-12-14 | 2016-01-12 | Intel Corporation | Lower page read for multi-level cell memory |
US20140354258A1 (en) * | 2013-05-30 | 2014-12-04 | Silicon Laboratories Inc. | Supply voltage circuit |
US9292409B2 (en) | 2013-06-03 | 2016-03-22 | Infineon Technologies Ag | Sensor interfaces |
KR20150047854A (ko) * | 2013-10-25 | 2015-05-06 | 삼성전자주식회사 | 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치 |
US9000837B1 (en) | 2013-11-05 | 2015-04-07 | International Business Machines Corporation | Adjustable reference voltage generator for single-ended DRAM sensing devices |
JP5976077B2 (ja) * | 2014-11-14 | 2016-08-23 | 力晶科技股▲ふん▼有限公司 | 内部電源電圧発生回路、半導体記憶装置及び半導体装置 |
US10614766B2 (en) * | 2016-05-19 | 2020-04-07 | Novatek Microelectronics Corp. | Voltage regulator and method applied thereto |
US10298123B2 (en) * | 2017-06-06 | 2019-05-21 | Infineon Technologies Austria Ag | Power supply control and use of generated ramp signal to control activation |
EP3435192B1 (en) | 2017-07-28 | 2022-08-24 | NXP USA, Inc. | Ultra low power linear voltage regulator |
CN110109501B (zh) * | 2019-05-05 | 2021-04-06 | 深圳市思远半导体有限公司 | 负载跳变快速响应电路及快速响应方法 |
EP3805898A1 (en) * | 2019-10-10 | 2021-04-14 | Thales Dis Design Services Sas | Electronic system for generating multiple power supply output voltages with one regulation loop |
US11348621B2 (en) * | 2020-08-21 | 2022-05-31 | Qualcomm Incorporated | Low-glitch switch control for mode switching of memory cells |
US11450373B2 (en) | 2020-08-26 | 2022-09-20 | Micron Technology, Inc. | Memory system capable of compensating for kickback noise |
CN113267990B (zh) * | 2021-05-21 | 2024-01-30 | 优利德科技(中国)股份有限公司 | 一种负压跟踪装置及负压跟踪方法 |
EP4181138A1 (en) * | 2021-11-11 | 2023-05-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device, storage device having the same, and operating method thereof |
CN114442729B (zh) * | 2022-01-17 | 2024-02-13 | 杭州深谙微电子科技有限公司 | 一种抑制过冲的分布式线性稳压器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5078942U (ja) * | 1973-11-20 | 1975-07-08 | ||
JPS5786917A (en) * | 1980-11-20 | 1982-05-31 | Nec Corp | Direct-current stabilized power source device |
JPS62122488U (ja) * | 1986-01-28 | 1987-08-04 | ||
JPS63115213A (ja) * | 1986-10-31 | 1988-05-19 | Texas Instr Japan Ltd | 定電圧電源回路 |
US5512814A (en) * | 1992-02-07 | 1996-04-30 | Crosspoint Solutions, Inc. | Voltage regulator incorporating configurable feedback and source follower outputs |
JP2000039926A (ja) * | 1998-07-24 | 2000-02-08 | Canon Inc | 電流出力回路 |
JP2000081920A (ja) * | 1998-09-07 | 2000-03-21 | Canon Inc | 電流出力回路 |
JP2006139405A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 定電流駆動装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5078942A (ja) | 1973-11-16 | 1975-06-27 | ||
JPS62122488A (ja) | 1985-11-22 | 1987-06-03 | Toshiba Corp | X線撮影装置 |
US5281906A (en) * | 1991-10-29 | 1994-01-25 | Lattice Semiconductor Corporation | Tunable voltage reference circuit to provide an output voltage with a predetermined temperature coefficient independent of variation in supply voltage |
US5739681A (en) * | 1992-02-07 | 1998-04-14 | Crosspoint Solutions, Inc. | Voltage regulator with high gain cascode current mirror |
US5497119A (en) | 1994-06-01 | 1996-03-05 | Intel Corporation | High precision voltage regulation circuit for programming multilevel flash memory |
JP2930110B2 (ja) * | 1996-11-14 | 1999-08-03 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
US5917311A (en) * | 1998-02-23 | 1999-06-29 | Analog Devices, Inc. | Trimmable voltage regulator feedback network |
US6140805A (en) | 1999-05-18 | 2000-10-31 | Kabushiki Kaisha Toshiba | Source follower NMOS voltage regulator with PMOS switching element |
IT1311441B1 (it) * | 1999-11-16 | 2002-03-12 | St Microelectronics Srl | Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello. |
US6979983B2 (en) | 2004-04-28 | 2005-12-27 | Faraday Technology Corp. | Voltage regulator |
US7176751B2 (en) | 2004-11-30 | 2007-02-13 | Intel Corporation | Voltage reference apparatus, method, and system |
JP2007207344A (ja) | 2006-02-01 | 2007-08-16 | Micron Technology Inc | 低電圧データ経路および電流センス増幅器 |
-
2008
- 2008-06-10 JP JP2008151491A patent/JP4565283B2/ja active Active
- 2008-08-28 US US12/200,457 patent/US8026702B2/en active Active
-
2011
- 2011-09-23 US US13/243,495 patent/US8253396B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5078942U (ja) * | 1973-11-20 | 1975-07-08 | ||
JPS5786917A (en) * | 1980-11-20 | 1982-05-31 | Nec Corp | Direct-current stabilized power source device |
JPS62122488U (ja) * | 1986-01-28 | 1987-08-04 | ||
JPS63115213A (ja) * | 1986-10-31 | 1988-05-19 | Texas Instr Japan Ltd | 定電圧電源回路 |
US5512814A (en) * | 1992-02-07 | 1996-04-30 | Crosspoint Solutions, Inc. | Voltage regulator incorporating configurable feedback and source follower outputs |
JP2000039926A (ja) * | 1998-07-24 | 2000-02-08 | Canon Inc | 電流出力回路 |
JP2000081920A (ja) * | 1998-09-07 | 2000-03-21 | Canon Inc | 電流出力回路 |
JP2006139405A (ja) * | 2004-11-10 | 2006-06-01 | Sony Corp | 定電流駆動装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033164A (ja) * | 2010-07-30 | 2012-02-16 | Micron Technology Inc | 適応型電力供給を持つ管理ハイブリッドメモリ |
JP2013192338A (ja) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | 半導体装置 |
US9201439B2 (en) | 2012-03-13 | 2015-12-01 | Renesas Electronics Corporation | Semiconductor device |
US9614439B2 (en) | 2012-03-13 | 2017-04-04 | Renesas Electronics Corporation | Semiconductor device |
US10192594B2 (en) | 2012-03-13 | 2019-01-29 | Renesas Electronics Corporation | Semiconductor device |
US9251905B2 (en) | 2013-03-25 | 2016-02-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit including a voltage boosting or lowering circuit |
JP2017527940A (ja) * | 2014-07-22 | 2017-09-21 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 高速フラッシュメモリシステム用のビット線レギュレータ |
Also Published As
Publication number | Publication date |
---|---|
JP4565283B2 (ja) | 2010-10-20 |
US8026702B2 (en) | 2011-09-27 |
US20090302815A1 (en) | 2009-12-10 |
US20120013314A1 (en) | 2012-01-19 |
US8253396B2 (en) | 2012-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4565283B2 (ja) | 電圧調整系 | |
US5835420A (en) | Node-precise voltage regulation for a MOS memory system | |
CN108399935B (zh) | 存储器装置及操作存储器装置的方法 | |
EP1729302B1 (en) | A circuit for retrieving data stored in semiconductor memory cells | |
JP4861047B2 (ja) | 電圧発生回路及びこれを備える半導体記憶装置 | |
JP2001229687A (ja) | 電圧レギュレータ回路および半導体メモリ装置 | |
JP2011211767A (ja) | 半導体集積回路装置 | |
US10957403B2 (en) | Semiconductor device including a voltage generation circuit configured with first and second current circuits for increasing voltages of first, second, and third output nodes | |
KR20150050880A (ko) | 전압 레귤레이터 및 바이어스 전류 조절 장치 | |
US8228711B2 (en) | Bi-directional resistive memory devices and related memory systems and methods of writing data | |
US8681567B2 (en) | Voltage regulator for biasing a NAND memory device | |
US7826284B2 (en) | Sense amplifier circuit and method for semiconductor memories with reduced current consumption | |
US7952935B2 (en) | Nonvolatile memory device and program or verification method using the same | |
TWI745254B (zh) | 斷電檢測電路及半導體儲存裝置 | |
CN110097911B (zh) | 半导体存储装置以及电压产生电路 | |
US20090303803A1 (en) | Independent Bi-Directional Margin Control Per Level and Independently Expandable Reference Cell Levels for Voltage Mode Sensing | |
JP2003272396A (ja) | 半導体装置 | |
JP2006065945A (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
KR101391928B1 (ko) | 고전압 생성 회로 | |
CN114167929A (zh) | 电压产生电路及电子装置 | |
CN217444073U (zh) | 集成电路 | |
KR101081874B1 (ko) | 불휘발성 메모리 소자의 전압 제공 방법 | |
CN111081304B (zh) | 存储器件及其编程方法 | |
KR20100091407A (ko) | 불휘발성 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4565283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |