CN111081304B

CN111081304B - 存储器件及其编程方法

Info

Publication number: CN111081304B
Application number: CN201911320545.XA
Authority: CN
Inventors: 张圣波
Original assignee: Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Current assignee: Wuhan Xinxin Integrated Circuit Co.,Ltd.
Priority date: 2019-12-19
Filing date: 2019-12-19
Publication date: 2022-02-22
Anticipated expiration: 2039-12-19
Also published as: CN111081304A

Abstract

本发明提供了一种存储器件及其编程方法，所述存储器件包括：存储阵列，包括若干行列分布的存储单元；若干驱动单元，用于向所述存储单元的位线施加驱动信号；驱动电路模块，用于控制所述驱动单元以设定方式进行驱动；其中，所述设定方式包括：需要编程的存储单元对应的驱动单元提供驱动信号；不需要编程的存储单元对应的驱动单元不提供驱动信号。本发明中的存储器件在编程时，若干所述驱动单元可以根据实际需要写入的数据合理分配驱动能力，只需要编程的存储单元对应的驱动单元才提供驱动信号，不需要编程的存储单元对应的驱动单元不提供驱动信号，相较于利用一个驱动单元输出大电流，本发明的中的驱动单元输出的纹波电压小且能耗较低。

Description

存储器件及其编程方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器件及其编程方法。

背景技术

近年来，在半导体存储器迅速发展的过程中，由于DRAM、EEPROM、快闪存储器等先进存储器具有高密度、低功耗和低价格的优点，其已经成为了计算机、移动通信终端中普遍采用的存储装置。

存储器(Memory)是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。近年来，在半导体存储器迅速发展的过程中，闪存(Flash Memory)由于具有高密度、低功耗和低价格的优点，其已经成为了计算机、移动通信终端中普遍采用的存储器。闪存中的存储单元通常以阵列的形式分布，每个存储单元通常包括四个引线：位线(BL，Bit-Line)、字线(WL，Word-Line)、源线(SL，Source-Line)和基线(SBL，Sub-Line)，分别对应耦接MOS晶体管的漏极、栅极、源极和基极。一般，在对存储器的存储单元进行编程(program)、擦除(Erase)或读取(Read)操作时，可能需要对存储单元的各引线施加不同的电压。

对于种NOR Flash来说，其可能具有一位编程模式或多位编程模式(例如8位编程模式、16位编程模式或32位编程模式等)。多位编程模式下，NOR Flash采用沟道热电子注入(Channel hot electron injection，CHE)的方式实现编程，也就是说，需要在多位存储单元的位线和字线上同时施加不同的高压。图1示出了一种NOR Flash在执行16位编程模式的局部示意图。如图1所示，NOR Flash中的存储单元呈阵列分布，每列存储单元共用位线，每行存储单元共用字线，源端接地。当NOR Flash对第一行的16位N0’、N1’…N15’进行编程时，首先在第一行字线WL0’上施加例如9V的高电压，然后利用位线选通电路选中第一列至第16列中需要编程的存储单元(所述位线选通电路会根据编程数据控制开关SW0’、SW1’…SW15’开启或关闭)，驱动单元(Pump)在位线BL0’、BL1’…BL15’上施加例如4V的电压，使得沟道中的热电子进入并存储在存储单元的浮栅中，实现将D0’、D1’…D15’写入的操作。CHE方式需要大电流，Pump在驱动一个位时大约需要提供200uA，由于Pump不知道具体需要写入的数据的位数，所以总是提供足以驱动16个位的驱动电流，因此Pump需要以至少200*16uA的驱动能力提供驱动电流。但是实际上，在编程时，16个位的某些位并不需要写入数据(不需要编程的位对应的开关是关闭的)，也就是说，有些存储单元不需要被编程，但是Pump的驱动能力始终保持不变，导致Pump提供的电流远大于或等于编程需要的电流，导致Pump输出的纹波电压很大，并且也增加了能耗。

发明内容

本发明的目的在于提供一种存储器件及其编程方法，能够合理分配驱动单元的驱动能力，减小输出的纹波电压，且减小在编程时的能耗。

为了达到上述目的，本发明提供了一种存储器件，包括：

存储阵列，包括若干行列分布的存储单元；

若干驱动单元，用于提供驱动信号，所述驱动单元提供的驱动信号叠加后施加在所述存储单元的位线上；

驱动电路模块，用于控制所述驱动单元以设定方式进行驱动；

其中，所述设定方式包括：需要编程的存储单元对应的驱动单元提供驱动信号；不需要编程的存储单元对应的驱动单元不提供驱动信号。

可选的，当所述存储单元需要写入的数据为“0”时，所述存储单元需要编程；当所述存储单元需要写入的数据为“1”时，所述存储单元不需要编程。

可选的，所述驱动电路模块包括若干逻辑处理单元，一个所述逻辑处理单元与一个所述驱动单元对应；

所述逻辑处理单元的两个输入端分别用于输入所述存储单元需要写入的数据对应的信号及一使能信号，所述逻辑处理单元的输出端与对应的所述驱动单元的选通端连接，所述逻辑处理单元为所述驱动单元提供选通信号从而控制所述驱动单元的选通。

可选的，所述逻辑处理单元包括或非门、第一非门和第二非门；

所述或非门的一个输入端用于输入所述使能信号，另一输入端用于通过所述第一非门输入所述存储单元需要写入的数据对应的信号，所述或非门的输出端通过所述第二非门与所述驱动单元的选通端连接。

可选的，所述逻辑处理单元包括与非门；

所述与非门的两个输入端分别用于输入所述使能信号及所述存储单元需要写入的数据对应的信号，所述与非门的输出端与所述驱动单元的选通端连接。

可选的，所述设定方式还包括：当所述驱动单元在启动时刻至输出的驱动信号的电压第一次大于或等于一设定值的时间内，所有所述驱动单元提供驱动信号。

可选的，所述驱动电路模块还包括电压检测单元，所述电压检测单元包括：

分压电路，输入端用于输入所述驱动信号叠加后的总驱动信号以对所述总驱动信号进行分压；

电压比较电路，与所述分压电路的输出端连接，通过比较所述分压电路输出的电压与一参考电压的电压大小而输出不同的比较控制信号，以控制所述驱动单元的开闭和/或选通。

可选的，所述驱动电路模块还包括边沿触发器，所述边沿触发器的输入端与所述电压比较电路的输出端连接，所述边沿触发器的输出端输出所述使能信号，以在所述比较控制信号第一次跳变时翻转所述使能信号。

可选的，所述驱动电路模块还包括时钟信号发生器，所述时钟信号发生器的输入端用于输入所述比较控制信号，所述时钟信号发生器的输出端与所述驱动单元的时钟端连接，所述时钟信号发生器为所述驱动单元提供时钟信号从而控制所述驱动单元的开闭。

本发明还提供了一种存储器件的编程方法，用于向包括若干行列分布的存储单元的存储阵列进行编程，包括：

控制若干驱动单元以设定方式提供驱动信号，所述驱动单元提供的驱动信号叠加后施加在所述存储单元的位线上；

可选的，所述驱动单元具有时钟端及选通端，通过所述选通端向所述驱动单元输入选通信号，从而控制所述驱动单元的选通，通过所述时钟端向所述驱动单元输入时钟信号，从而控制所述驱动单元的开闭。

在本发明提供的存储器件及其编程方法中，所述存储器件包括：存储阵列，包括若干行列分布的存储单元；若干驱动单元，用于向所述存储单元的位线施加驱动信号；驱动电路模块，用于控制所述驱动单元以设定方式进行驱动；其中，所述设定方式包括：需要编程的存储单元对应的驱动单元提供驱动信号；不需要编程的存储单元对应的驱动单元不提供驱动信号。本发明中的存储器件在编程时，若干所述驱动单元可以根据实际需要写入的数据合理分配驱动能力，只需要编程的存储单元对应的驱动单元才提供驱动信号，不需要编程的存储单元对应的驱动单元就不提供驱动信号，相较于只利用一个驱动单元输出大电流，本发明的中的驱动单元输出的纹波电压小，且能耗较低。

附图说明

图1为一种NOR Flash在执行16位编程模式的局部示意图；

图2为本发明实施例一提供的存储器件在执行16位编程模式的局部示意图；

图3为本发明实施例二提供的存储器件在执行16位编程模式的局部示意图；

其中，附图标记为：

Pump-驱动单元；D0’D1’…D15’-编程数据；N0’、N1’…N15’-存储单元；WL0’…WLn’-字线；BL0’、BL1’…BL15’-位线；SW0’、SW1’…SW15’-开关；

100-第一非门；110-或非门；120-第二非门；130-分压电路；140-电压比较电路；150-下降沿D触发器；160-与非门；

RAMP_EN-使能信号；Vdef-比较电压；Vref-参考电压；OSCEN-比较控制信号；OSC-时钟信号发生器；CLK-时钟信号；Vout-总驱动信号；

CP0、CP1…CP15-驱动单元；N0、N1…N15-存储单元；BL0、BL1…BL15-位线；WL0…WLn-字线；SW0、SW1…SW15-开关；D0D1…D15-编程数据。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

【实施例一】

图2示出了本实施例提供的一种存储器件在执行16位编程模式的局部示意图。如图2所示，所述存储器件包括：

存储阵列，包括若干行列分布的存储单元；

具体的，请参阅图2，本实施例中的存储器件例如是NorFlash，其存储阵列中包括若干存储单元，所述存储单元呈行列分布(图2中仅示意性的展示出了其中的n行和16列)，每行所述存储单元共用字线，每列所述存储单元共用位线，每个所述存储单元的源线接地，所述字线、位线及源线分别对应耦接MOS晶体管的栅极、漏极及源极。所述存储器件的每个存储单元作为一个存储位(bit)，可以被写入一个二进制数据。

本实施例中，所述存储器件具有16位编程模式，也就是说，所述存储器件的位宽为16位，每次写入的需要是16位的二进制数据(编程数据宽度为16位)，所述存储器件在编程时，是同时对同一行的16个位进行编程的，从而将16位的编程数据一一写入对应的16个存储单元中。但是对于闪存来说，在编程之前，必须要求需要编程的存储单元是已经被擦除了的，闪存的擦除操作，就是在所述存储单元中写入“1”，而编程操作则是在所述存储单元中写入“0”。可想而知，对于16位的编程数据来说，16个位上的二进制数往往不会全是“0”，所述编程数据二进制数是“1”的位则不需要进行编程。

进一步，本实施例中，所述存储器件具有16个驱动单元CP0、CP1…CP15，共同驱动16个所述存储单元。当所述存储器件进行编程时，例如需要对第一行的16个存储单元N0、N1…N15进行编程，首先在字线WL0上施加例如9V的高压，从而选中第一行的存储单元，同时，对于一次性进行编程的16个存储单元N0、N1…N15，根据所述编程数据通过另外的位线选通电路控制开关SW0、SW1…SW15的开启和关断(需要编程的存储单元对应的开关开启，不需要编程的存储单元对应的开关关闭，从而选中16个存储单元中需要编程的存储单元)。16个所述驱动单元CP0、CP1…CP15输出的驱动信号叠加后施加到位线BL0、BL1…BL15上，也就是说，驱动每个所述存储单元的总驱动信号Vout是16个所述驱动单元输出的驱动能力的叠加。

应理解，作为可选实施例，所述存储器件还可以是与NorFlash具有相似存储阵列的其它存储器件；所述存储器件也不限于是16位编程模式，还可以是8位编程模式、32编程模式或64位编程模式等，相应的，所述驱动单元也可以是8个、32个或64个，其数量与所述存储器件的位宽相等。

进一步，所述驱动电路模块可以控制每个所述驱动单元以设定方式进行驱动，使得所述存储器件在编程时，只有需要编程的存储单元对应的驱动单元才提供驱动信号，而不需要编程的存储单元对应的驱动单元则不提供驱动信号，从而降低能耗以及所述驱动单元输出的纹波电压。由于所述存储单元只有在需要写入“0”时才进行编程，需要写入“1”则不进行编程，所以可以通过编程数据来判定需要提供驱动信号的驱动单元。

本实施例中，由于若干所述驱动单元共同驱动所述存储单元，所以对单个驱动单元的驱动能力的要求更低，例如，现有技术中需要能够提供200*16uA驱动电流的驱动单元，而本实施例中的每个驱动单元能够提供200uA的驱动能力即可。本实施例中，所述驱动单元为电荷泵，在其他实施例中，所述驱动单元也可以是其他能够提供较大驱动能力的驱动器件。

进一步，所述驱动电路模块可以包括若干个逻辑处理单元，一个所述逻辑处理单元与一个所述驱动单元对应连接，所述逻辑处理单元的两个输入端分别用于输入所述存储单元中需要写入的数据对应的信号及一使能信号，所述逻辑处理单元的输出端与对应的所述驱动单元的选通端连接，所述逻辑处理单元为所述驱动单元提供选通信号从而控制所述驱动单元的选通。具体的，所述使能信号与所述存储单元需要写入的数据对应的信号进行逻辑运算，从而在所述存储单元需要写入的数据为“0”时选中所述驱动单元，在所述存储单元需要写入的数据为“1”时不选中所述驱动单元。

如图2所示，本实施例中，所述逻辑处理单元包括或非门110、第一非门100和第二非门120，使能信号RAMP_EN输入所述或非门110的一个输入端中，所述存储单元需要写入的数据对应的信号通过所述第一非门100输入所述或非门110的另一输入端中，所述或非门110的输出端通过所述第二非门120与所述驱动单元的选通端连接。编程数据为D0 D1…D15，所述编程数据中的每个位D0、D1…D15均是一个二进制数据，其中D0输入所述驱动单元CP0对应的所述逻辑处理单元中、D1输入所述驱动单元CP1对应的所述逻辑处理单元中、…、D15输入所述驱动单元CP15对应的所述逻辑处理单元中。

本实施例中，所述驱动单元在输入的选通信号是高电平信号时被选中，所述使能信号RAMP_EN保持低电平信号“0”，编程数据D0 D1…D15中是“0”的位对应低电平信号“0”，该存储单元需要进行编程，此时低电平信号“0”输入逻辑处理单元中后，在所述第一非门100处取反后输出高电平信号“1”，在所述或非门110处与所述使能信号RAMP_EN进行或非运算后输出低电平信号“0”，在所述第二非门120处取反后输出高电平信号“1”，此时所述选通信号为高电平信号“1”，从而选中所述驱动单元，所述驱动单元用于提供驱动信号。编程数据D0D1…D15中是“1”的位对应高电平信号“1”，该存储单元不需要进行编程，此时高电平信号“1”输入逻辑处理单元中后，在所述第一非门100处取反后输出低电平信号“0”，在所述或非门110处与所述使能信号RAMP_EN进行或非运算后输出高电平信号“1”，在所述第二非门120处取反后输出低电平信号“0”，从而不选中所述驱动单元，所述驱动单元不提供驱动信号。可见，利用本实施例提供的逻辑处理单元，可以根据所述存储单元需要写入的数据控制对应的驱动单元的开闭或关闭。

进一步，本实施例中，所述驱动电路模块还包括电压检测单元，用于检测所述驱动单元输出的驱动信号的电压，并将检测结果发送至所述驱动电路模块中，当所述驱动单元在启动时刻至输出的驱动信号的电压第一次大于或等于一设定值的时间内，所有所述驱动单元提供驱动信号。具体的，所述电压检测单元包括分压电路130及电压比较电路140，所述分压电路130与所述驱动单元的输出端连接，用于采集所述驱动单元的输出的总驱动信号Vout，并将所述总驱动信号Vout的电压分压为较小的比较电压Vdef。所述电压比较电路的一个输入端与所述分压电路连接，另一个输入端连接一参考电压Vref，可以用于比较所述比较电压Vdef与所述参考电压Vref的大小。当所述比较电压Vdef大于或等于所述参考电压Vref时，所述电压比较电路输出的比较控制信号OSCEN为低电平信号“0”；当所述比较电压Vdef小于所述参考电压Vref时，所述电压比较电路输出的比较控制信号OSCEN为高电平信号“1”。例如所述驱动单元输出的总驱动信号Vout的电压为4V，所述分压电路130可以将所述总驱动信号Vout的电压四分之一分，即Vout＝4Vdef，所以所述比较电压Vdef的在理想情况下应为1V。

本实施例中的驱动单元为电荷泵，电荷泵由开关电流源来驱动负载。电荷泵在刚开始工作时，输出电压会处于斜坡上升阶段(ramp up period)，所以所述驱动单元刚启动时，所述总驱动信号Vout的电压从0V逐渐上升，当所述总驱动信号Vout的电压到达所述设定值后，关闭所述驱动单元，此时当所述总驱动信号Vout的电压降低至小于所述设定值，此时再重新开启所述驱动单元。

本实施例中，将所述参考电压设置为1V，当所述驱动单元输出的电压处于斜坡上升期间时，输出的电压从0V-4V上升，此时，所述比较电压Vdef小于1V，所述电压比较电路140输出的比较控制信号OSCEN为高电平信号“1”，当所述驱动单元稳定的输出4V电压，此时所述比较电压Vdef等于1V，所述电压比较电路140输出的比较控制信号为低电平信号“0”。当然，所述参考电压还可以设置为小于1V，例如是0.8V或0.9V等，以防止由于所述驱动单元由于输出的电压不稳定导致所述比较控制信号OSCEN发生跳变。

作为可选实施例，在所述电压比较电路140允许的情况下，也可以省略分压电路130，并且所述分压电路130的分压比可以根据所述电压比较电路140进行调整。

进一步，所述比较控制信号OSCEN还连接一下降沿D触发器150，所述下降沿D触发器150的D端始终输入高电平，CK端输入所述比较控制信号OSCEN，

端输出的信号作为所述使能信号RAMP_EN，所述下降沿D触发器150的真值表如下：

表1

可见，由于所述下降沿D触发器150的D端始终输入高电平，当所述驱动单元输出的电压处于斜坡上升期间时，所述比较控制信号OSCEN始终为高电平信号“1”，此时所述使能信号RAMP_EN保持为高电平信号“1”，所述驱动单元全部选中，所有所述驱动单元均提供驱动信号，从而可以减少所述驱动单元的升压时间；当所述驱动单元度过所述斜坡上升期间后，所述比较控制信号OSCEN从“1”跳变为“0”，下降沿到来时，所述下降沿D触发器150被触发，所述使能信RAMP_EN跳变为低电平信号“0”，此时所述驱动单元是否被选中(是否需要提供信号)由对应的存储单元是否需要编程而定。

应理解，本发明中的所述下降沿D触发器150还可以替换为其他的触发器，例如上升沿D触发器、JK触发器等，只要能够实现相同的逻辑功能即可。作为可选实施例，所述下降沿D触发器150的

端也可以不作为所述使能信号RAMP_EN，还可以将所述下降沿D触发器150的

端和/或Q端与所述使能信号RAMP_EN作其他的逻辑运算后再输入所述驱动单元中。

本实施例中，每个所述驱动单元均共用一时钟信号CLK，所述时钟信号CLK由时钟信号发生器OSC产生，所述时钟信号发生器的输入端用于输入所述比较控制信号，所述时钟信号发生器的输出端与所述驱动单元的时钟端连接，所述时钟信号发生器为所述驱动单元提供时钟信号从而控制所述驱动单元的开闭。具体的，所述时钟信号发生器OSC例如是一环形振荡器，而所述比较控制信号OSCEN作为所述时钟信号发生器OSC的控制信号。当所述驱动单元处于斜坡上升期间时，所述比较控制信号OSCEN为高电平信号“1”，所述时钟信号发生器OSC向所有所述驱动单元提供时钟信号CLK，被选中的所述驱动单元开启；反之，当所述比较控制信号OSCEN为低电平信号“0”时，所述时钟信号发生器OSC停止工作，不再输出时钟信号CLK，此时，所有所述驱动单元都关闭。

本实施例中，所述比较控制信号OSCEN用于产生所述使能信号RAMP_EN和时钟信号CLK，从而控制所述驱动单元的开闭和选通，但应理解，作为可选实施例，所述比较控制信号OSCEN还可以仅用于产生时钟信号CLK，所述使能信号RAMP_EN采用另外的信号发生模块生成并输入所述逻辑处理单元中，本发明不作限制。

基于此，本实施例还提供了一种存储器件的编程方法，用于向包括若干行列分布的存储单元的存储阵列进行编程，包括：

进一步，所述设定方式还包括：当所述驱动单元在启动时刻至输出的驱动信号的电压第一次大于或等于一设定值的时间内，所有所述驱动单元提供驱动信号。也就是说，当所述驱动单元刚开启时，输出的电压处于斜坡上升期间，此时选中所有所述驱动单元，所有所述驱动单元均提供驱动信号，从而降低所述驱动单元的升压时间。当所述驱动单元升压完毕后，需要编程的存储单元对应的所述驱动单元才被选中从而提供驱动信号，不需要编程的存储单元对应的驱动单元不被选中从而不提供驱动信号，从而降低所述驱动单元输出的纹波电压，且减小能耗。

本实施例中，所述驱动单元为电荷泵，所述电荷泵至少具有时钟端及选通端两个输入端，输出端用于输出驱动电压及驱动电流(驱动信号)。所述选通端可以向所述驱动单元输入选通信号，例如，所述选通信号是高电平信号“1”时，所述驱动单元被选中；所述选通信号是低电平信号“0”时，所述驱动单元不选中。被选中的所述驱动单元会输出驱动信号，而不选中的所述驱动单元不会输出驱动信号，从而通过所述选通信号控制所述驱动单元的选通时，可以控制所述驱动单元是否提供驱动信号。所述时钟端可以向所述驱动单元输入时钟信号，例如，所述时钟信号存在时(驱动单元中有时钟信号输入)，所述驱动单元开启；所述时钟信号不存在时(驱动单元中没有时钟信号输入)，所述驱动单元关闭。优选的，可以在电荷泵输出端设置容性负载，由于电荷泵中容性负载的存在，存储器件在编程时，被选中的所述驱动单元无论是开启还是关闭均会输出驱动信号，而不选中的所述驱动单元无论是开启还是关闭均不会输出驱动信号，从而可以通过所述时钟信号控制所述驱动单元开启或关闭。

【实施例二】

图3示出了本实施例提供的存储器件在执行16位编程模式的局部示意图。如图3所示，与实施例一的区别在于，本实施例中，所述逻辑处理单元包括与非门160，所述与非门160的两个输入端分别用于输入所述使能信号RAMP_EN及所述存储单元需要写入的数据对应的信号，所述与非门160的输出端与所述驱动单元的选通端连接。

具体的，本实施例中，所述驱动单元在输入的选通信号是高电平信号时被选中，所述使能信号RAMP_EN保持高电平信号“1”，编程数据D0、D1…D15中是“0”的位输入逻辑处理单元中后，在所述与非门160处与所述使能信号RAMP_EN进行与非运算后输出高电平信号“1”，从而选中所述驱动单元，所述驱动单元用于提供驱动信号。编程数据D0、D1…D15中是“1”的位输入逻辑处理单元中后，在所述与非门160处与所述使能信号RAMP_EN进行与非运算后输出低电平信号“0”，从而不选中所述驱动单元，所述驱动单元不提供驱动信号。可见，利用本实施例提供的逻辑处理单元，也可以根据所述存储单元需要写入的数据控制对应的驱动单元的是否提供驱动信号。

进一步，本实施例中，所述下降沿D触发器150的D端始终输入高电平，CK端输入所述比较控制信号OSCEN，将Q端输出的信号作为所述使能信号RAMP_EN。参见表1所示的所述下降沿D触发器150的真值表，由于所述下降沿D触发器150的D端始终输入高电平，当所述驱动单元输出的电压处于斜坡上升期间时，所述比较控制信号OSCEN始终为高电平信号“1”，此时所述使能信号RAMP_EN保持低电平信号“0”，所述驱动单元全部选中，从而可以减少所述驱动单元的升压时间；当所述驱动单元度过斜坡上升期后，所述比较控制信号OSCEN从“1”跳变为“0”，下降沿到来时，所述下降沿D触发器150被触发，所述使能信号RAMP_EN跳变为高电平信号“1”，此时所述驱动单元是否被选中由对应的存储单元是否需要编程而定。

综上，在本发明实施例提供的存储器件及其编程方法中，所述存储器件包括：存储阵列，包括若干行列分布的存储单元；若干驱动单元，用于向所述存储单元的位线施加驱动信号；驱动电路模块，用于控制所述驱动单元以设定方式进行驱动；其中，所述设定方式包括：需要编程的存储单元对应的驱动单元提供驱动信号；不需要编程的存储单元对应的驱动单元不提供驱动信号。本发明中的存储器件在编程时，若干所述驱动单元可以根据实际需要写入的数据合理分配驱动能力，只有需要编程的存储单元对应的驱动单元才提供驱动信号，不需要编程的存储单元对应的驱动单元就不提供驱动信号，相较于只利用一个驱动单元输出大电流，本发明的中的驱动单元输出的纹波电压小，且能耗较低。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims

1.一种存储器件，其特征在于，包括：

存储阵列，包括若干行列分布的存储单元；

其中，所述设定方式包括：需要编程的存储单元对应的驱动单元提供驱动信号；不需要编程的存储单元对应的驱动单元不提供驱动信号；

所述驱动电路模块包括若干逻辑处理单元，一个所述逻辑处理单元与一个所述驱动单元对应；

所述逻辑处理单元的两个输入端分别用于输入所述存储单元需要写入的数据对应的信号及一使能信号，所述逻辑处理单元的输出端与对应的所述驱动单元的选通端连接，所述逻辑处理单元为所述驱动单元提供选通信号从而控制所述驱动单元的选通；

所述设定方式还包括：当所述驱动单元在启动时刻至输出的驱动信号的电压第一次大于或等于一设定值的时间内，所有所述驱动单元提供驱动信号。

2.如权利要求1所述的存储器件，其特征在于，当所述存储单元需要写入的数据为“0”时，所述存储单元需要编程；当所述存储单元需要写入的数据为“1”时，所述存储单元不需要编程。

3.如权利要求1所述的存储器件，其特征在于，所述逻辑处理单元包括或非门、第一非门和第二非门；

4.如权利要求1所述的存储器件，其特征在于，所述逻辑处理单元包括与非门；

5.如权利要求1所述的存储器件，其特征在于，所述驱动电路模块还包括电压检测单元，所述电压检测单元包括：

6.如权利要求5所述的存储器件，其特征在于，所述驱动电路模块还包括边沿触发器，所述边沿触发器的输入端与所述电压比较电路的输出端连接，所述边沿触发器的输出端输出所述使能信号，以在所述比较控制信号第一次跳变时翻转所述使能信号。

7.如权利要求5或6所述的存储器件，其特征在于，所述驱动电路模块还包括时钟信号发生器，所述时钟信号发生器的输入端用于输入所述比较控制信号，所述时钟信号发生器的输出端与所述驱动单元的时钟端连接，所述时钟信号发生器为所述驱动单元提供时钟信号从而控制所述驱动单元的开闭。

8.一种存储器件的编程方法，用于向包括若干行列分布的存储单元的存储阵列进行编程，其特征在于，包括：

9.如权利要求8所述的存储器件的编程方法，其特征在于，所述驱动单元具有时钟端及选通端，通过所述选通端向所述驱动单元输入选通信号，从而控制所述驱动单元的选通，通过所述时钟端向所述驱动单元输入时钟信号，从而控制所述驱动单元的开闭。