KR20080104838A - 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법 - Google Patents

플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법 Download PDF

Info

Publication number
KR20080104838A
KR20080104838A KR1020070052195A KR20070052195A KR20080104838A KR 20080104838 A KR20080104838 A KR 20080104838A KR 1020070052195 A KR1020070052195 A KR 1020070052195A KR 20070052195 A KR20070052195 A KR 20070052195A KR 20080104838 A KR20080104838 A KR 20080104838A
Authority
KR
South Korea
Prior art keywords
time
data
read
bit line
reading
Prior art date
Application number
KR1020070052195A
Other languages
English (en)
Other versions
KR100905717B1 (ko
Inventor
강상구
임영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070052195A priority Critical patent/KR100905717B1/ko
Priority to US12/052,922 priority patent/US7796441B2/en
Publication of KR20080104838A publication Critical patent/KR20080104838A/ko
Application granted granted Critical
Publication of KR100905717B1 publication Critical patent/KR100905717B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals

Abstract

플래시 메모리 장치에서의 E - F U S E 데이터 독출 방법이 개시된다. 본 발명의 실시예에 따른 설정 데이터 독출 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 독출 방법에 있어서, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계 및 상기 설정 데이터를 독출하는 단계를 구비한다. 본 발명에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 독출 방법은 낮은 레벨의 독출 전압을 이용하고, E-Fuse 데이터의 독출 시간을 증가시킴으로써, 보다 신뢰성있는 E-Fuse 데이터를 독출할 수 있는 장점이 있다.

Description

플래시 메모리 장치에서의 Ｅ - ＦＵＳＥ 데이터 독출 방법{Method for reading E-Fuse data in flash memory device}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다.
도 2a는 도 1의 메모리 셀들이 싱글레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이다.
도 2b는 도 1의 메모리 셀들이 멀티레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 플래시 메모리 장치를 개략적으로 나타내는 블럭도이다.
도 4는 도 3의 E-Fuse 데이터의 구조를 개략적으로 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법을 나타내는 순서도이다.
도 6은 도 5의 E-Fuse 데이터의 독출 시간을 노말 데이터의 독출 시간과 다르게 설정하는 방식을 개념적으로 나타내는 그래프이다.
도 7은 일반적인 노말 데이터의 독출 시간을 개념적으로 나타내는 도면이다.
도 8은 E-Fuse 데이터의 독출 시간을 조절하는 스킴을 개념적으로 나타내는 도면이다.
도 9는 E-Fuse 데이터의 독출 시간 중가에 따른 온 셀과 오프 셀과의 마진의 변화를 나타내는 그래프이다.
**도면의 주요부분에 대한 부호의 설명**
WL : 워드 라인 BL : 비트 라인
ST1, ST2 : 선택용 트랜지스터 M : 메모리 셀
VSS : 접지 전압 Vth : 문턱 전압
EDTA : E-Fuse 데이터 CMD : 제어 신호
ERT : E-Fuse 데이터의 독출 시간 NRT : 노말 데이터의 독출 시간
T_PB_Res: 페이지 버퍼 리셋 시간 T_Sen: 센싱 시간
T_BL_Pre: 비트라인 프리차아지 시간 T_BL_Dev:비트라인 디벨롭 시간
Vread : 독출 전압
본 발명은 플래시 메모리 장치에 관한 것으로서, 특히 E-Fuse(Electrical Fuse) 형태로 저장되는 플래시 메모리 장치의 설정 데이터의 신뢰성을 향상시킬 수 있는 E-Fuse 데이터 독출 방법에 관한 것이다.
불휘발성 메모리 중에서 주로 사용되는 플래시 메모리는, 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같이 액세스 타임(Access Time)이 빠른 특징을 갖는다.
플래시 메모리는 셀과 비트라인의 연결 상태에 따라 노어(NOR)형과 낸드(NAND)형으로 구분된다. 노어(NOR)형 플래시 메모리는 1개의 비트라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(channel hot electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 또한, 낸드(NAND)형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다.
일반적으로, 노어(NOR)형 플래시 메모리는 전류 소모가 크기 때문에 고집적화에는 불리하지만, 고속화에 용이하게 대처할 수 있는 장점이 있고, 낸드(NAND)형 플래시 메모리는 노어형 플래시 메모리에 비해 적은 셀 전류를 사용하기 때문에, 고집적화에 유리한 장점이 있다.
도 1a은 일반적인 낸드(NAND)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도 1에는, 다수의 워드라인(WL11 내지 WL14) 및 다수의 메모리 셀들(M11~M14)이 도시되며, 상기 다수의 메모리 셀들(M11~M14)은 선택용 트랜지 스터들(ST1, ST2)과 함께 스트링(string) 구조를 이루고, 비트라인(BL)과 접지전압(VSS) 사이에 직렬로 연결된다. 적은 셀 전류를 사용하므로, 낸드(NAND)형의 불휘발성 반도체 메모리 장치는, 1개의 워드라인에 연결된 모든 메모리셀에 대한 프로그램(program)을 1번의 프로그램 동작에서 수행한다.
도 1b는 일반적인 노어(NOR)형 플래시 메모리에 구비되는 메모리 셀 구조를 나타내는 회로도이다. 도시된 바와 같이, 노어(NOR)형의 불휘발성 반도체 메모리 장치의 경우에는, 각각의 메모리 셀들(M21 내지 M26)이 비트라인(BL1,BL2)과 소스 라인(CSL) 사이에 연결된다. 노어(NOR)형 플래시 메모리의 경우 프로그램 동작 수행시 전류 소모가 크게 발생하므로, 1 번의 프로그램 동작에서 일정한 개수의 메모리 셀에 대하여 프로그램 동작이 수행된다.
또한, 플래시 메모리는 하나의 메모리 셀에 몇 비트를 저장하는가에 따라 크게 싱글레벨 셀(Single-level cell, SLC) 플래시 메모리와 멀티레벨 셀(Multi-level cell, MLC) 플래시 메모리로 나뉜다. 싱글레벨 셀 플래시 메모리는 하나의 메모리 셀에 1 비트의 데이터를 저장하고자 하는 용도로 사용되는 플래시 메모리이다. 반면에 멀티레벨 셀 플래시 메모리는 집적도를 높이기 위해 하나의 메모리 셀에 2비트의 데이터를 저장하고자 하는 용도로 사용되는 플래시 메모리이다.
도 2a는 도 1의 메모리 셀들이 싱글레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이고, 도 2b은 도 1의 메모리 셀들이 멀티레벨 셀일 경우 저장 데이터에 대한 셀 문턱 전압을 나타내는 도면이다.
도 2a 및 도 2b를 참조하면, 도 2a에 도시된 바와 같이 싱글레벨 셀에서는 1 비트의 데이터는 메모리 셀에 프로그램된 2개의 서로 다른 문턱 전압으로서 저장된다. 예컨대 메모리 셀에 프로그램된 문턱 전압이 1 내지 3볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "1"이고 메모리 셀에 프로그램된 문턱 전압이 5 내지 7볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "0"이다.
멀티레벨 셀에서는 도 2b에 도시된 바와 같이 2비트의 데이터는 메모리 셀에 프로그램된 4개의 서로 다른 문턱 전압으로서 저장된다. 예컨대 메모리 셀에 프로그램된 문턱 전압이 1 내지 3볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "11"이고 메모리 셀에 프로그램된 문턱 전압이 3.8 내지 4.2볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "10"이다. 그리고 메모리 셀에 프로그램된 문턱 전압이 4.9 내지 5.4볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "01"이고 메모리 셀에 프로그램된 문턱 전압이 6.5 내지 7.0볼트일 때에는 메모리 셀에 저장된 데이터는 논리 "00"이다.
싱글레벨 셀 또는 멀티레벨 셀을 구비하는 플래시 메모리는 메모리 셀에 저장된 데이터는 독출 동작시 셀 전류의 차이에 의해 구분된다. 싱글레벨 셀(SLC) 플래시 메모리 및 멀티레벨 셀(MLC) 플래시 메모리의 동작은 당업자에게 용이한 것이므로 이에 대한 보다 상세한 설명은 생략한다.
일반적으로 메모리 동작에 필요한 각종 정보가 메모리 장치 내에 구비되어야 하는데, E-Fuse(Electrical Fuse)란 기존에 사용하던 레이저 퓨즈(laser fuse) 대신에 메모리 셀에 각종 정보를 저장해 놓고, 이 정보를 메모리 칩이 동작할 때에 읽어들여 해당하는 스위치를 온/오프 시켜서 정보를 전달하는 방식을 일컫는다. E- Fuse 형태로 저장하는 정보에는, 칩 동작을 위한 DC 트림(DC trim) 정보, 옵션(option) 정보, 리페어(repair) 및 배드 블록(bad block) 정보 등이 있는데, 이러한 칩 동작을 위해 필요한 정보는 사전에 메모리 셀의 특정 영역에 대한 테스트 단계에서 저장되게 된다.
상기와 같은 정보는 메모리 칩에 파워가 인가되면 데이터 리드(read) 과정을 거쳐서 칩 내의 래치(latch)에 저장되고, 상기 저장된 정보를 이용하여 해당 스위치를 온/오프 시키게 된다. 메모리 동작에 필요한 정보를 이용하여 각종 DC 레벨값을 셋팅하게 되고, 결함 칼럼(column defect) 및 결함 블록(block defect)을 리페어하게 된다.
그런데, 이러한 E-Fuse 형태로 저장되는 설정 데이터(이하 "E-Fuse 데이터"라 한다)의 신뢰성에 문제가 있다. 왜냐하면, E-Fuse 데이터는 DC 트림 정보를 이용할 수 없고, 디폴트(default)로 설정된 DC 레벨(level)을 이용하여 읽혀지기 때문이다. 리드 전압은 도 2의 각 상태의 사이의 임의의 DC 레벨을 갖는데, 그 DC 레벨보다 작은 레벨의 문턱 전압을 갖는 상태의 메모리 셀은 턴-온된다. 반대로, 그 DC 레벨보다 큰 레벨의 문턱 전압을 갖는 상태의 메모리 셀은 턴-오프된다. 따라서, 디폴트로 설정된 DC 레벨이 공정 등의 산포에 의해 변함에 따라, E-Fuse 데이터가 잘못 읽혀질 수 있다.
또한, 반복적으로 수행되는 E-Fuse 데이터의 리드에 의해 발생할 수 있는 리드 디스터브(read disturb) 현상 등에 의해, E-Fuse 데이터가 잘못 읽혀질 수 있다. 이때, 리드 디스터브 현상이란, 특정 데이터를 독출하고자 할 때, 비선택된 워 드 라인들에 인가되는 높은 전압에 의해 독출하고자 하는 데이터가 영향을 받는 현상을 말한다.
이렇듯, 메모리 동작에 관련된 E-Fuse 데이터를 리드하는 경우에, 메모리 장치의 동작 환경의 변화 등에 의해 에러가 발생할 수 있으므로, E-Fuse 데이터의 독출 동작의 신뢰성의 확보가 문제시 된다.
본 발명이 이루고자하는 기술적 과제는 메모리 셀 어레이에 저장된 E-Fuse 데이터를 독출함에 있어서 그 신뢰성을 향상시킬 수 있는 플래시 메모리 장치의 E-Fuse 데이터 저장 방법을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 메모리 셀 어레이에 저장된 E-Fuse 데이터를 독출함에 있어서 그 신뢰성을 향상시킬 수 있는 플래시 메모리 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 설정 데이터 독출 방법은, 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 독출 방법에 있어서, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계 및 상기 설정 데이터를 독출하는 단계를 구비한다.
바람직하게는, 상기 설정 데이터는 상기 플래시 메모리 장치의 동작을 위한 DC 트림(trim) 정보, 옵션(option) 정보, 리페어(repair) 정보 및 배드 블럭(bad block) 정보를 포함할 수 있다.
바람직하게는, 상기 설정 데이터의 독출 시간은 상기 노말 데이터의 독출 시간보다 길 수 있다. 상기 설정 데이터의 독출 시간은 상기 노말 데이터의 독출 시간을 조절하여 설정될 수 있다. 이때, 상기 노말 데이터의 독출 시간은, 페이지 버퍼 리셋(page buffer reset) 시간, 비트 라인 프리차아지(bit line precharge) 시간, 비트 라인 디벨롭(bit line develop) 시간 및 센싱(sensing) 시간을 포함하는 시간일 수 있다.
바람직하게는, 상기 설정 데이터의 독출 시간은 상기 비트 라인 프리차아지 시간을 조절하여 설정될 수 있다. 이때, 상기 비트 라인 프리차아지 시간은 상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이만큼 연장될 수 있다. 또는, 상기 설정 데이터의 독출 시간은 상기 비트 라인 디벨롭 시간을 조절하여 설정될 수 있다. 이때, 상기 비트 라인 디벨롭 시간은 상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이만큼 연장될 수 있다.
바람직하게는, 상기 설정 데이터의 독출 시간은 상기 비트 라인 프리차아지 시간 및 상기 비트 라인 디벨롭 시간을 조절하여 설정될 수 있다. 이때, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계는, 상기 비트 라인 프리차아지 시간 및 비트 라인 디벨롭 시간을 연장하되, 그 연장된 시간의 합이 상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이와 같을 수 있다. 또는, 상기 설정 데이터의 독출 시간은 상기 페이지 버퍼 리셋 시간, 상기 비트 라인 프리차아지 시간, 상기 비트 라인 디벨롭 시간 및 상기 센싱 시간을 조절하여 설정될 수 있다. 이때, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계는, 상기 페이지 버퍼 리셋 시간, 상기 비트 라인 프리차아지 시간, 상기 비트 라인 디벨롭 시간 및 상기 센싱 시간을 모두 연장하되, 그 연장된 시간의 합이 상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이와 같을 수 있다.
바람직하게는, 상기 설정 데이터의 독출 시간은 상기 노말 데이터의 독출 시간보다 짧을 수 있다. 바람직하게는, 상기 설정 데이터의 전압 레벨은 그라운드 레벨(ground level)일 수 있다. 상기 설정 데이터의 전압 레벨은, 1V 내외의 낮은 레벨을 갖을 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 플래시 메모리 장치는 메모리 셀 어레이, 제어 회로 및 데이터 출력부를 구비한다. 메모리 셀 어레이는 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장한다. 제어 회로는 상기 설정 데이터의 독출을 제어하는 제어 신호를 생성한다. 데이터 출력부는 상기 제어 신호에 응답하여 상기 설정 데이터를 출력한다. 바람직하게는, 상기 제어 회로는 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 달리하여 상기 제어 신호를 생성한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 실시예에 따른 플래시 메모리 장치를 개략적으로 나타내는 블럭도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 플래시 메모리 장치(300)는 메모리 셀 어레이(320), 제어 회로(310), 데이터 출력부(340), 스위칭부(360) 및 각종 회로들(382, 384)을 구비한다. 메모리 셀 어레이(300)는 유저 영역(322) 및 E-Fuse 데이터 저장 영역(324)을 구비할 수 있다. 유저 영역(322)에는 유저 데이터(user data) 등이 저장될 수 있다. E-Fuse 데이터 영역(324)에는 E-Fuse 데이터(EDTA)가 저장된다. 이하에서는 설명의 편의를 위해 E-Fuse 데이터(EDAT)에 의한 메모리 동작에 한정하여 기술한다.
이때, E-Fuse 데이터(EDTA)는 메모리 장치의 동작에 필요한 설정 데이터를 말한다. E-Fuse 데이터(EDTA)는 DC 트림(DC trim) 정보, 옵션(option) 정보, 리페어(repair) 및 배드 블록(bad block) 정보 등을 포함할 수 있다.
제어 회로(310)는 E-Fuse 데이터(EDTA)의 독출을 제어하는 제어 신호(CMD)를 생성한다. 특히, 본 발명의 실시예에 따른 플래시 메모리 장치(300)의 제어 회로(310)는 E-Fuse 데이터(EDTA)의 독출 시간을 노말 데이터의 독출 시간과 달리하여 제어 신호(CMD)를 생성한다. 이때, 상기 노말 데이터란, 전술한 유저 데이터를 말한다.
계속해서 도 3을 참조하면, 데이터 출력부(340)는 제어 신호(CMD)에 응답하 여 E-Fuse 데이터(EDTA)를 출력한다. 데이터 출력부(340)는 페이지 버퍼(310)일 수 있다. 페이지 버퍼(310)는 센싱 회로(미도시) 및 래치 회로(미도시)를 포함할 수 있다.
특히, 본 발명의 따른 플래시 메모리 장치(300)의 데이터 출력부(340)는 상기 노말 데이터의 독출 시간과 다른 독출 시간에 의하여 E-Fuse 데이터(EDTA)를 출력한다. E-Fuse 데이터의 독출 시간을 노말 데이터의 독출 시간과 달리하여 제어 신호를 생성하고 이에 따라 E-Fuse 데이터를 출력하는 동작에 대하여는 후술하는 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법에서 보다 자세히 설명된다.
도 4는 도 3의 E-Fuse 데이터의 구조를 개략적으로 나타내는 도면이다.
도 4를 참조하면, E-Fuse 데이터(EDTA)는 플래시 메모리 장치의 동작 환경에 대한 복수개의 정보들을 포함하고 있다. 이때, n 비트의 E-Fuse 데이터(EDTA) 중 상위 소정수의 비트들(S_EDTA1)은 DC 트림(DC trim) 정보를 저장하고, 그 다음 소정수의 비트들(S_EDTA2)은 옵션(option) 정보를 저장하며, 하위 소정수의 비트들(S_EDTAx)은 리페어(repair) 정보를 포함할 수 있다.
E-Fuse 데이터(EDTA)를 이용하여 플래시 메모리 장치(300)의 동작 환경을 설정하는 과정을 살펴보면 다음과 같다. 다시, 도 3을 참조하면, 먼저, 플래시 메모리 장치(300)로 전원이 인가되면 E-Fuse 데이터 영역(324)에 저장되어 있는 E-Fuse 데이터(EDTA)에 대해 초기 독출동작이 수행된다.
E-Fuse 데이터 영역(324)으로 E-Fuse 데이터(EDTA)에 대한 독출 전압이 인가되면, 대응되는 페이지(PAGE)가 페이지 버퍼(312)로 전송된다. 페이지 버퍼(312)에 저장된 비트 값들 중 대응되는 IO에 해당하는 데이터가 E-Fuse 데이터(EDTA)로서 스위치부(360)로 제공된다. 스위치부(360)의 각 스위치들(362, 364)은 E-Fuse 데이터(EDTA)에 따라, 담당하는 회로의 턴-온/오프 상태를 제어한다.
도 3은 예시적으로, 제 1 스위치(362)가 E-Fuse 데이터(EDTA)의 DC 트림 정보(S_EDTA1)에 따라 DC 트림 회로(282)의 턴-온/오프를 제어하고, 제 x 스위치(364)가 E-Fuse 데이터(EDTA)의 리페어 정보(S_EDTAx)에 따라 리페어 회로(384)의 턴-온/오프를 제어하는 것으로 도시하고 있다.
도 5는 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법을 나타내는 순서도이다.
도 5를 참조하면, 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법(500)은, E-Fuse 데이터의 독출 시간을 노말 데이터의 독출 시간과 다르게 설정하는 S520 단계 및 상기 E-Fuse 데이터의 독출 시간에 의하여 E-Fuse 데이터를 독출하는 S540 단계를 구비한다.
이때, E-Fuse 데이터의 독출 시간은 노말 데이터의 독출 시간보다 길거나 짧을 수 있다. 다만, 이하에서는 E-Fuse 데이터의 독출 시간이 노말 데이터의 독출 시간보다 긴 경우에 한하여 설명한다.
도 6은 도 5의 E-Fuse 데이터의 독출 시간을 노말 데이터의 독출 시간과 다르게 설정하는 방식을 개념적으로 나타내는 그래프이다.
도 6을 참조하면, 도 3의 플래시 메모리 장치(500)로 전원이 인가되면(t1), E-Fuse 데이터의 독출 시간(ERT = t2 - t1) 동안 E-Fuse 데이터가 독출된다. E- Fuse 데이터의 독출 동작이 종료되면(t2), 노말데이터에 대한 독출 동작이 수행될 수 있다. 이때, 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법(500)은, E-Fuse 데이터의 독출 시간(ERT = t2 - t1)이 노말 데이터의 독출 시간(NRT1 = t3 -t2)보다 길게 설정한다.
도 7은 일반적인 노말 데이터의 독출 시간을 개념적으로 나타내는 도면이다.
도 7을 참조하면, 노말 데이터의 독출 시간(NRT)은 페이지 버퍼 리셋(page buffer reset) 시간(T_PB_Res), 비트 라인 프리차아지(bit line precharge) 시간(T_BL_Pre), 비트 라인 디벨롭(bit line develop) 시간(T_BL_Dev) 및 센싱(sensing) 시간(T_Sen)을 포함한다. 일반적으로 데이터를 독출하기 위해서는 먼저, 도 3의 페이지 버퍼(340)를 리셋한다. 이때 소요되는 시간을 페이지 버퍼 리셋 시간(T_PB_Res)이라 한다. 다음으로, 비트 라인(도 1의 BL, 이하 동일)을 프리차아지 한다. 이때 소요되는 시간을 비트 라인 프리차아지 시간(T_BL_Pre)이라고 한다.
비트 라인이 프리차아지되면, 독출 동작이 수행될 수 있도록 비선택된 워드 라인들로 고전압이 인가되고, 선택된 워드 라인에 저전압이 인가된다. 이때, 싱글레벨 셀 플래시 메모리의 경우, 고전압은 약 6V 정도이고 저전압은 0V일 수 있다. 워드 라인들(도 1의 WL11 ~ WL 14)에 대응되는 전압이 인가되면, 플래시 메모리 장치(300)는 비트 라인 디벨롭 동작을 수행한다. 이때 소요되는 시간을 비트 라인 디벨롭 시간(T_BL_Dev)이라고 한다.
비트 라인 디벨롭 시간(T_BL_Dev) 동안, 선택된 워드 라인에 연결된 메모리 셀이 온 셀(On Cell)이면 온 셀에 연결된 비트 라인은 로우 레벨로 떨어진다. 반 면, 오프 셀(Off CEll)이면 비트 라인은 프리차아지 레벨을 유지한다. 일반적으로, 싱글 레벨 셀 플래시 메모리의 경우, 이레이즈 상태의 메모리 셀의 문턱 전압이 독출 전압보다 낮아 턴-온되므로, 온 셀은 이레이즈 상태의 메모리 셀에 대응된다. 반면, 오프 셀은 프로그램 상태의 메모리 셀에 대응된다.
도 3의 페이지 버퍼(340)의 센싱 회로(미도시)는 비트 라인의 전압 레벨을 감지하여, 해당 메모리 셀이 온 셀인지 오프 셀인지를 인식한다. 이때 소요되는 시간을 센싱 시간(T_Sen)이라고 한다.
도 8은 E-Fuse 데이터의 독출 시간을 조절하는 스킴을 개념적으로 나타내는 도면이다.
도 5 및 도 8을 참조하면, 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법(500)은 E-Fuse 데이터의 독출 시간(ERT)은 노말 데이터의 독출 시간(NRT)을 조절하여 설정될 수 있다. 특히, 도 8의 (a)는 비트 라인 프리차아지 시간(T_BL_Pre)을 조절하여 E-Fuse 데이터의 독출 시간(ERT)을 설정하는 경우를 도시하고 있고, 도 8의 (b)는 비트 라인 디벨롭 시간(T_BL_Dev)을 조절하여 E-Fuse 데이터의 독출 시간(ERT)을 설정하는 경우를 도시하고 있다.
이때, 도 8의 (a)의 비트 라인 프리차아지 시간(T_BL_Pre)은 E-Fuse 데이터의 독출 시간(ERT)과 노멀 데이터의 독출 시간(ERT)의 차이(△T)만큼 연장될 수 있다. 마찬가지로, 도 8의 (b)의 비트 라인 디벨롭 시간(T_BL_Dev) 또한, E-Fuse 데이터의 독출 시간(ERT)과 노멀 데이터의 독출 시간(ERT)의 차이(△T)만큼 연장될 수 있다.
노말 데이터의 독출 시간(NRT)을 조절하여 E-Fuse 데이터의 독출 시간(ERT)을 설정하는 방법은 도 8의 (a) 및 (b)에 국한되지 아니한다. 예를 들어, E-Fuse 데이터의 독출 시간(ERT)은 비트 라인 프리차아지 시간(T_BL_Pre) 및 비트 라인 디벨롭 시간(T_BL_Dev)을 각각 연장하여 설정될 수 있다. 또한, E-Fuse 데이터의 독출 시간(ERT)은 페이지 버퍼 리셋 시간(T_PB_Res), 비트 라인 프리차아지 시간(T_BL_Pre), 비트 라인 디벨롭 시간(T_BL_Dev) 및 센싱 시간(T_Sen)을 모두 연장하여 설정될 수 있다. 다만, 연장된 시간의 합이 E-Fuse 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이(△T)와 같을 수 있어야 한다.
도 9는 E-Fuse 데이터의 독출 시간 중가에 따른 온 셀과 오프 셀과의 마진의 변화를 나타내는 그래프이다.
도 9를 참조하면, E-Fuse 데이터의 독출 시간을 증가시킴으로써, 메모리 셀들의 물리적인 문턱 전압의 산포(실선)는 점선과 같이 인식된다. 즉, 이레이즈 상태의 문턱 전압이 마이너스 방향으로 더 치우친 것처럼 인식된다. 이는, E-Fuse 데이터의 독출 시간이 증가됨에 따라, 온 셀에 전류가 더 많이 공급되어 온 셀에 대한 비트 라인의 전압 레벨이 더 낮아지기 때문이다.
따라서, 도 3의 페이지 버퍼(340)에 포함되는 센싱 회로(미도시)는 온 셀과 오프 셀의 차이를 더 정확하게 인식할 수 있다. 즉, 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법에 의하면, 프로그램 상태와 이레이즈 상태 간의 마진이 증가된다.
바람직하게는, 본 발명의 실시예에 따른 E-Fuse 데이터 독출 방법은 E-Fuse 데이터의 독출 전압(Vread)의 전압 레벨을 그라운드 레벨(ground level)로 할 수 있다. 독출 전압(Vread)을 그라운드 전압으로 하는 경우, 그라운드 전압은 공정 등의 산포의 변화에 따른 영향을 배제할 수 있다. 또한, E-Fuse 데이터의 독출시의 리드 디스터브 현상을 방지할 수 있다. 다만, 본 발명에 따른 E-Fuse 데이터의 독출 방법에서, E-Fuse 데이터의 독출 전압은 그라운드 전압으로 한정되는 것이 아니라, 공정 산포에 따른 DC 레벨 변화 및 리드 디스터브 현상이 배제될 수 있을 정도의 1V 내외의 낮은 레벨을 갖을 수도 있다.
이렇듯, 본 발명의 실시예에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 독출 방법은, 공정 산표에 의한 DC 레벨 변화 및 리드 디스터브(read disturb) 현상의 발생 가능성을 배제할 수 있는 낮은 레벨의 독출 전압을 이용하고, 온 셀과 오프 셀간 마진(margin)을 충분히 확보할 수 있는 E-Fuse 데이터의 독출 시간을 증가시킴으로써, 보다 신뢰성있는 E-Fuse 데이터를 독출할 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 플래시 메모리 장치에서의 E-Fuse 데이터 독출 방법은 낮은 레벨의 독출 전압을 이용하고, E-Fuse 데이터의 독출 시간을 증가시킴으로써, 보다 신뢰성있는 E-Fuse 데이터를 독출할 수 있는 장점이 있다.

Claims (25)

  1. 플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 메모리 셀 어레이를 구비하는 플래시 메모리 장치에서의 설정 데이터 독출 방법에 있어서,
    상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계; 및
    상기 설정 데이터를 독출하는 단계를 구비하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  2. 제 1 항에 있어서, 상기 설정 데이터는,
    상기 플래시 메모리 장치의 동작을 위한 DC 트림(trim) 정보, 옵션(option) 정보, 리페어(repair) 정보 및 배드 블럭(bad block) 정보를 포함하는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  3. 제 1 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 노말 데이터의 독출 시간보다 긴 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  4. 제 1 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 노말 데이터의 독출 시간을 조절하여 설정되는 것을 특징으로 하는 플 래시 메모리 장치에서의 설정 데이터 독출 방법.
  5. 제 4 항에 있어서, 상기 노말 데이터의 독출 시간은,
    페이지 버퍼 리셋(page buffer reset) 시간, 비트 라인 프리차아지(bit line precharge) 시간, 비트 라인 디벨롭(bit line develop) 시간 및 센싱(sensing) 시간을 포함하는 시간인 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  6. 제 5 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 비트 라인 프리차아지 시간을 조절하여 설정되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  7. 제 6 항에 있어서, 상기 비트 라인 프리차아지 시간은,
    상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이만큼 연장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  8. 제 5 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 비트 라인 디벨롭 시간을 조절하여 설정되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  9. 제 8 항에 있어서, 상기 비트 라인 디벨롭 시간은,
    상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이만큼 연장되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  10. 제 5 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 비트 라인 프리차아지 시간 및 상기 비트 라인 디벨롭 시간을 조절하여 설정되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  11. 제 10 항에 있어서, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계는,
    상기 비트 라인 프리차아지 시간 및 비트 라인 디벨롭 시간을 연장하되, 그 연장된 시간의 합이 상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이와 같은 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  12. 제 5 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 페이지 버퍼 리셋 시간, 상기 비트 라인 프리차아지 시간, 상기 비트 라인 디벨롭 시간 및 상기 센싱 시간을 조절하여 설정되는 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  13. 제 12 항에 있어서, 상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 다르게 설정하는 단계는,
    상기 페이지 버퍼 리셋 시간, 상기 비트 라인 프리차아지 시간, 상기 비트 라인 디벨롭 시간 및 상기 센싱 시간을 모두 연장하되, 그 연장된 시간의 합이 상기 설정 데이터의 독출 시간과 상기 노멀 데이터의 독출 시간의 차이와 같은 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  14. 제 1 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 노말 데이터의 독출 시간보다 짧은 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  15. 제 1 항에 있어서, 상기 설정 데이터는,
    그라운드 레벨(ground level)을 갖는 독출 전압에 의해 독출되는 것을 특징으로 항는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  16. 제 1 항에 있어서, 상기 설정 데이터는,
    1V 내외의 낮은 레벨을 갖는 독출 전압에 의해 독출되는 것을 특징으로 항는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  17. 플래시 메모리 장치에 있어서,
    플래시 메모리 장치의 동작 환경에 관한 설정 데이터를 저장하는 메모리 셀 어레이;
    상기 설정 데이터의 독출을 제어하는 제어 신호를 생성하는 제어 회로; 및
    상기 제어 신호에 응답하여 상기 설정 데이터를 출력하는 데이터 출력부를 구비하고,
    상기 제어 회로는,
    상기 설정 데이터의 독출 시간을 상기 노말 데이터의 독출 시간과 달리하여 상기 제어 신호를 생성하는 것을 특징으로 하는 플래시 메모리 장치.
  18. 제 17 항에 있어서, 상기 설정 데이터는,
    상기 플래시 메모리 장치의 동작을 위한 DC 트림(trim) 정보, 옵션(option) 정보, 리페어(repair) 정보 및 배드 블럭(bad block) 정보를 포함하는 것을 특징으로 하는 플래시 메모리 장치.
  19. 제 17 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 노말 데이터의 독출 시간보다 긴 것을 특징으로 하는 플래시 메모리 장치.
  20. 제 19 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 노말 데이터의 독출 시간을 조절하여 설정되는 것을 특징으로 하는 플 래시 메모리 장치.
  21. 제 4 항에 있어서, 상기 노말 데이터의 독출 시간은,
    페이지 버퍼 리셋(page buffer reset) 시간, 비트 라인 프리차아지(bit line precharge) 시간, 비트 라인 디벨롭(bit line develop) 시간 및 센싱(sensing) 시간을 포함하는 시간인 것을 특징으로 하는 플래시 메모리 장치.
  22. 제 21 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 페이지 버퍼 리셋(page buffer reset) 시간, 상기 비트 라인 프리차아지(bit line precharge) 시간, 상기 비트 라인 디벨롭(bit line develop) 시간 및 상기 센싱(sensing) 시간 중 적어도 하나 이상의 시간을 조절하여 설정되는 것을 특징으로 하는 플래시 메모리 장치.
  23. 제 17 항에 있어서, 상기 설정 데이터는,
    그라운드 레벨(ground level)을 갖는 독출 전압에 의해 독출되는 것을 특징으로 항는 플래시 메모리 장치.
  24. 제 17 항에 있어서, 상기 설정 데이터는,
    1V 내외의 낮은 레벨을 갖는 독출 전압에 의해 독출되는 것을 특징으로 항는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
  25. 제 17 항에 있어서, 상기 설정 데이터의 독출 시간은,
    상기 노말 데이터의 독출 시간보다 짧은 것을 특징으로 하는 플래시 메모리 장치에서의 설정 데이터 독출 방법.
KR1020070052195A 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법 KR100905717B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070052195A KR100905717B1 (ko) 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법
US12/052,922 US7796441B2 (en) 2007-05-29 2008-03-21 Method of reading configuration data in flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052195A KR100905717B1 (ko) 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법

Publications (2)

Publication Number Publication Date
KR20080104838A true KR20080104838A (ko) 2008-12-03
KR100905717B1 KR100905717B1 (ko) 2009-07-01

Family

ID=40087979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052195A KR100905717B1 (ko) 2007-05-29 2007-05-29 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법

Country Status (2)

Country Link
US (1) US7796441B2 (ko)
KR (1) KR100905717B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093290A (ko) * 2011-12-29 2014-07-25 인텔 코오퍼레이션 Ｎａｎｄ 메모리 내구성을 개선하는 동적 윈도우

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8341311B1 (en) 2008-11-18 2012-12-25 Entorian Technologies, Inc System and method for reduced latency data transfers from flash memory to host by utilizing concurrent transfers into RAM buffer memory and FIFO host interface
US9424896B2 (en) 2012-06-22 2016-08-23 Nxp B.V. Method and system for fast initialization of a memory unit
KR102125371B1 (ko) * 2012-12-04 2020-06-22 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작방법
US9136012B1 (en) 2014-05-05 2015-09-15 Apple Inc. Reliable readout of fuse data in an integrated circuit
JP2016062621A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体記憶装置
US10896033B2 (en) 2018-12-31 2021-01-19 Micron Technology, Inc. Configurable NAND firmware search parameters

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184156B2 (ja) * 1998-09-02 2001-07-09 日本電気アイシーマイコンシステム株式会社 半導体集積回路およびその製品仕様制御方法
JP2003140980A (ja) * 2001-10-31 2003-05-16 Hitachi Ltd 記録装置
JP4138521B2 (ja) 2003-02-13 2008-08-27 富士通株式会社 半導体装置
US7042776B2 (en) * 2004-02-18 2006-05-09 International Business Machines Corporation Method and circuit for dynamic read margin control of a memory array
JP2005310285A (ja) * 2004-04-22 2005-11-04 Toshiba Corp 半導体集積回路装置
KR100659502B1 (ko) 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140093290A (ko) * 2011-12-29 2014-07-25 인텔 코오퍼레이션 Ｎａｎｄ 메모리 내구성을 개선하는 동적 윈도우

Also Published As

Publication number Publication date
US7796441B2 (en) 2010-09-14
KR100905717B1 (ko) 2009-07-01
US20080298134A1 (en) 2008-12-04

Similar Documents

Publication Publication Date Title
KR100874920B1 (ko) 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법
KR100596083B1 (ko) Ｎａｎｄ형 불휘발성 메모리
KR0184093B1 (ko) 불휘발성 반도체 기억장치와 그 소거방법
KR100259972B1 (ko) 메모리 셀당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 메모리 장치
KR100496866B1 (ko) 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
US7630263B2 (en) Exploiting a statistical distribution of the values of an electrical characteristic in a population of auxiliary memory cells for obtaining reference cells
US7907446B2 (en) Nonvolatile semiconductor memory device and method of driving the same
KR100935889B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 저장 방법
KR100905717B1 (ko) 플래시 메모리 장치에서의 ｅ - ｆｕｓｅ 데이터 독출 방법
KR100589925B1 (ko) 비휘발성 반도체 기억 장치
KR100433435B1 (ko) 반도체메모리
JP2000276882A (ja) 不揮発性半導体記憶装置とその記憶データの消去方法
CN108172250A (zh) 高速和低功率读出放大器
KR20210145073A (ko) 반도체 기억장치 및 판독 방법
US5812451A (en) Nonvolatile semiconductor storage apparatus and method of writing data to the same
JP3501916B2 (ja) 半導体記憶装置およびその一括消去ベリファイ方法
US6992934B1 (en) Read bitline inhibit method and apparatus for voltage mode sensing
KR101024152B1 (ko) 불휘발성 메모리 소자의 페이지 버퍼를 이용한 프로그램 검증 방법
JP4680195B2 (ja) 半導体装置及びソース電圧制御方法
JP4937219B2 (ja) 不揮発性半導体記憶装置
JP5301020B2 (ja) 半導体装置
JP2008257804A (ja) 半導体装置
JPH10261295A (ja) 不揮発性半導体記憶装置及びその消去方法
KR100343455B1 (ko) 멀티레벨 플레시 메모리의 프로그램 및 리드 장치와 방법
JP5496278B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 11