CN107993607B - 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 - Google Patents

Abstract

本发明公开了一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置，该栅极驱动单元包括：移位寄存器和并行输出模块，其中，并行输出模块与控制电压信号输入端、移位寄存器中的上拉节点均连接，并行输出模块的信号输出端和移位寄存器的信号输出端均与栅极驱动单元的信号输出端连接；控制电压信号输入端用于在环境温度小于预设温度时向并行输出模块提供第一控制电压信号；并行输出模块用于在上拉节点的电位和第一控制电压信号的控制下，输出与移位寄存器的信号输出端所输出信号相同的信号。本发明的技术方案通过在低温环境时控制并行输出模块输出与移位寄存器的信号输出端所输出信号相同的信号，以减小栅极驱动电路的输出延迟、提升充电效率。

Description

栅极驱动单元及其驱动方法、栅极驱动电路和显示装置

技术领域

本发明涉及显示技术领域，特别涉及一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。

背景技术

现有的显示装置的大都采用栅极驱动集成在阵列基板(Gate Drive On Array，简称GOA)的设计，相比现有的覆晶薄膜(Chip On Film，简称COF)工艺或芯片直接固定在玻璃上(Chip On Glass，简称COG)工艺，其不仅节约了成本，而且可以做到面板两边对称的美观设计，同时也可省去栅极驱动电路的焊接(Bonding)区域以及外围布线空间。

GOA电路一般包括若干个栅极驱动单元，每一个栅极驱动单元的信号输出端均连接至一条对应的栅线。现有的栅极驱动单元具体为一个移位寄存器，移位寄存器的信号输出端作为栅极驱动单元的信号输出端，移位寄存器输出驱动信号以对对应的栅线进行驱动。

然而，在实际应用中发现，由于移位寄存器中的核心元件为晶体管，但是晶体管中的半导体特性受温度影响较大，在低温时容易出现移位寄存器输出延迟增大、栅线充电不足的问题，从而导致驱动失败。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置。

为实现上述目的，本发明提供了一种栅极驱动单元，包括：移位寄存器和并行输出模块，所述并行输出模块与控制电压信号输入端、所述移位寄存器中的上拉节点均连接，所述并行输出模块的信号输出端和所述移位寄存器的信号输出端均与所述栅极驱动单元的信号输出端连接；

所述控制电压信号输入端用于在环境温度小于预设温度时向所述并行输出模块提供第一控制电压信号；

所述并行输出模块用于在所述上拉节点的电位和所述第一控制电压信号的控制下，输出与所述移位寄存器的信号输出端所输出信号相同的信号。

可选地，所述并行输出模块包括：第一控制单元、第二控制单元、节点复位单元和输出单元，所述第一控制单元与所述第二控制单元、节点复位单元、输出单元连接于第一节点；

所述第一控制单元用于在所述控制电压信号输入端提供的第一控制电压信号和预充信号输入端提供的预充信号的控制下，将所述第一节点的电位进行上拉；

所述第二控制单元用于在所述控制电压信号输入端提供的第二控制电压信号的控制下，将所述第一节点的电位进行下拉；

所述节点复位单元用于在复位信号输入端提供的复位信号的控制下，对第一节点的电位进行复位；

所述输出单元用于在所述第一节点的电位和所述上拉节点的电位的控制下，向所述并行输出模块的信号输出端输出与所述移位寄存器的信号输出端所输出信号相同的信号。

可选地，所述第一控制单元包括：第一晶体管和第二晶体管；

所述第一晶体管的控制极与所述控制电压信号输入端连接，第一极与所述预充信号输入端连接，第二极与所述第二晶体管的第一极连接；

所述第二晶体管的控制极与所述第二晶体管的第一极连接，第二极与所述第一节点连接。

可选地，所述第二控制单元包括：第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的控制极和所述第三晶体管的第一极均与第一电源端连接，第二极与第四晶体管的第一极和第五晶体管的控制极均连接；

所述第四晶体管的控制极与所述控制电压信号输入端，第二极与第二电源端连接；

所述第五晶体管的第一极与所述第一节点连接，第二极与所述第二电源端连接。

可选地，所述节点复位单元包括：第六晶体管；

所述第六晶体管的控制极与所述复位信号输入端连接，第一极与所述第一节点连接，第二极与所述第二电源端连接。

可选地，输出单元包括：第七晶体管和第八晶体管；

所述第七晶体管的控制极与所述移位寄存器的控制极与所述上拉节点连接，第一极与时钟信号线连接，第二极与所述第八晶体管的第一极连接；

所述第八晶体管的控制极与所述第一节点连接，第二极与所述栅极驱动单元的信号输出端连接。

为实现上述目的，本发明还提供了一种栅极驱动电路，包括：若干个级联的栅极驱动单元，所述栅极驱动单元采用上述的栅极驱动单元；

除第一级栅极驱动单元外，本级所述栅极驱动单元的信号输出端与上一级所述栅极驱动单元的复位信号输入端连接；

除最后一级栅极驱动单元外，本级所述栅极驱动单元的信号输出端与下一级所述栅极驱动单元的预充信号输入端连接。

为实现上述目的，本发明还提供了一种显示装置，包括：栅极驱动电路和控制电压信号生成模块，所述栅极驱动电路采用上述的栅极驱动电路；

所述控制电压信号生成模块用于感测环境温度，并在所述环境温度小于预设温度时生成第一控制电压信号，并将所述第一控制电压信号提供至所述控制电压信号输入端。

可选地，所述控制电压信号生成模块包括：温度感测单元、基准电压产生单元和控制电压输出单元；

所述温度感测单元用于感测环境温度，并将所述感测环境温度发送至所述控制电压输出单元；

所述基准电压产生单元用于为所述控制电压输出单元提供基准电压；

所述控制电压输出单元用于判断所述环境温度是否小于预设温度，并在判断出所述环境温度小于所述预设温度时对所述基准电压进行调整生成第一控制电压信号。

为实现上述目的，本发明还提供了一种栅极驱动单元的驱动方法，所述栅极驱动单元采用上述的栅极驱动单元，所述驱动方法包括：

在环境温度小于预设温度时，所述控制电压信号输入端提供第一控制电压信号，所述并行输出模块在所述上拉节点的电位和所述第一控制电压信号的控制下，输出与所述移位寄存器的信号输出端所输出信号相同的信号。

本发明具有以下有益效果：

本发明提供了一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置，其中该栅极驱动单元包括：移位寄存器和并行输出模块。

当环境温度小于预设温度时，控制电压信号输入端向并行输出模块提供第一控制电压信号，并行输出模块在上拉节点的电压和第一点控制电压信号的控制下，输出与移位寄存器的信号输出端所输出信号相同的信号，此时移位寄存器的信号输出端和并行输出模块的信号输出端同时输出驱动信号以对对应的栅线进行充电。与现有技术相比，本发明的技术方案可有效减小栅极驱动电路在低温环境时的输出延迟、提升对栅线的充电效率。

此外，当环境温度大于或等于预设温度时，控制电压信号输入端向并行输出模块提供第二控制电压信号，并行输出模块在第二点控制电压信号的控制下，不进行输出，从而能降低栅极驱动单元的整体功耗。

附图说明

图1为本发明实施例一提供的一种栅极驱动单元的结构示意图；

图2为本发明实施例二提供的一种栅极驱动单元的结构示意图；

图3为环境温度小于预设温度时图2所示栅极驱动单元的工作时序图；

图4为环境温度大于或等于预设温度时图2所示栅极驱动单元的工作时序图；

图5为本发明实施例三提供的一种栅极驱动电路的电路结构示意图；

图6为本发明实施例四提供的一种显示装置的结构示意图。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种栅极驱动单元及其驱动方法、栅极驱动电路和显示装置进行详细描述。

本发明中的晶体管可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。晶体管一般包括三个极：栅极、源极和漏极，晶体管中的源极和漏极在结构上是对称的，根据需要两者是可以互换的。在本发明中，控制极是指晶体管的栅极，第一极和第二极中的一者为源极，另一者为漏极。

此外，按照晶体管特性，可将晶体管分为N型晶体管和P型晶体管；当晶体管为N型晶体管时，其导通电压为高电平电压，截止电压为低电平电压；当晶体管为P型晶体管时，其导通电压为低电平电压，截止电压为高电平电压；本发明实施例中将以各晶体管均为N型晶体管为例进行示例性说明。

图1为本发明实施例一提供的一种栅极驱动单元的结构示意图，如图1所示，该栅极驱动单元包括：移位寄存器1和并行输出模块2。

本发明中的移位寄存器1采用现有的GOA电路中的移位寄存器1，其一般至少包括：预充复位单元、上拉单元和下拉单元，其中，预充复位单元和上拉单元连接于上拉节点PU，预充复位单元用于对上拉节点PU的电位进行预充和复位处理，上拉单元用于对移位寄存器1的信号输出端OUTPUT1所输出的信号进行上拉，下拉单元用于对移位寄存器1的信号输出端OUTPUT1所输出的信号进行下拉。

移位寄存器1的工作过程往往包括三个阶段：预充阶段、输出阶段和复位阶段。

在预充阶段时，预充复位单元在预充信号输入端INPUT提供的预充信号的控制下对上拉节点PU进行预充处理，此时上拉节点PU处于高电平状态；上拉单元将时钟信号线CLK提供的处于低电平状态的时钟信号写入至移位寄存器1的信号输出端OUTPUT1，移位寄存器1的信号输出端OUTPUT1输出低电平。

在输出阶段时，预充复位单元没有输出，上拉节点PU处于浮接(Floating)状态。此时时钟信号线CLK提供的时钟信号处于高电平状态，上拉单元将处于高电平状态的时钟信号写入至移位寄存器1的信号输出端OUTPUT1，移位寄存器1输出高电平，以对对应的栅线进行驱动。此时，上拉单元中的电容会发生自举作用，以将上拉节点PU的上拉至更高电位。

在复位阶段时，预充复位单元在复位信号输入端RESET提供的复位信号的控制下对上拉节点PU进行复位处理，上拉单元停止工作；下拉单元将低电平电源端提供的低电平信号写入至移位寄存器1的信号输出端OUTPUT1，移位寄存器1的信号输出端OUTPUT1输出低电平，实现复位

需要说明的是，对于移位寄存器1的具体电路结构，本发明的技术方案不作限定。

在本发明中，并行输出模块2与控制电压信号输入端SW、移位寄存器1中的上拉节点PU均连接，并行输出模块2的信号输出端OUTPUT2和移位寄存器1的信号输出端OUTPUT1均与栅极驱动单元的信号输出端OUTPUT连接(并行输出模块2的信号输出端OUTPUT2和移位寄存器1的信号输出端OUTPUT1共同作为栅极驱动单元的信号输出端OUTPUT)；控制电压信号输入端SW用于在环境温度小于预设温度时向并行输出模块2提供第一控制电压信号；并行输出模块2用于在上拉节点PU的电位和第一控制电压信号的控制下，输出与移位寄存器1的信号输出端OUTPUT1所输出信号相同的信号。

本发明中的预设温度可根据实际需要进行设定，例如0℃，当环境温度小于0℃时，则控制电压信号输入端SW提供第一控制电压信号。

在本发明中，当环境温度小于预设温度时，控制电压信号输入端SW向并行输出模块2提供第一控制电压信号，并行输出模块2在上拉节点PU的电压和第一点控制电压信号的控制下，输出与移位寄存器1的信号输出端OUTPUT1所输出信号相同的信号，此时移位寄存器1的信号输出端OUTPUT1和并行输出模块2的信号输出端OUTPUT2同时输出驱动信号以对对应的栅线进行充电。与现有技术相比，本发明的技术方案可有效减小栅极驱动电路在低温环境时的输出延迟、提升对栅线的充电效率。

图2为本发明实施例二提供的一种栅极驱动单元的结构示意图，如图2所示，本实施例提供的栅极驱动单元为基于图1所示栅极驱动单元的一种具体化方案，其中，并行输出模块2包括：第一控制单元3、第二控制单元4、节点复位单元5和输出单元6，第一控制单元3与第二控制单元4、节点复位单元5、输出单元6连接于第一节点N1；

第一控制单元3用于在预充信号输入端INPUT提供的预充信号、控制电压信号输入端SW提供的控制电压信号的控制下，将第一节点N1的电位进行上拉；

第二控制单元4用于在控制电压信号的控制下，将第一节点N1的电位进行下拉；

节点复位单元5用于在复位信号输入端RESET提供的复位信号的控制下，对第一节点N1的电位进行复位；

输出单元6用于在第一节点N1的电位和上拉节点PU的电位的控制下，向栅极驱动单元的信号输出端OUTPUT输出与移位寄存器1的信号输出端OUTPUT1所输出信号相同的信号。

在本实施例中，控制电压信号输入端SW提供的控制电压信号有两种：第一控制电压信号和第二控制电压信号。当环境温度小于预设温度时，控制电压信号输入端SW提供第一控制电压信号；当环境温度大于或等于预设温度时，控制电压信号输入端SW提供第二控制电压信号。

可选地，第一控制单元3包括：第一晶体管M1和第二晶体管M2；

第一晶体管M1的控制极与控制电压信号输入端SW连接，第一极与预充信号输入端INPUT连接，第二极与第二晶体管M2的第一极连接；

第二晶体管M2的控制极与第二晶体管M2的第一极连接，第二极与第一节点N1连接。

可选地，第二控制单元4包括：第三晶体管M3、第四晶体管M4和第五晶体管M5；

第三晶体管M3的控制极和第三晶体管M3的第一极均与第一电源端连接，第二极与第四晶体管M4的第一极和第五晶体管M5的控制极均连接；

第四晶体管M4的控制极与控制电压信号输入端SW，第二极与第二电源端连接；

第五晶体管M5的第一极与第一节点N1连接，第二极与第二电源端连接。

可选地，节点复位单元5包括：第六晶体管M6；

第六晶体管M6的控制极与复位信号输入端RESET连接，第一极与第一节点N1连接，第二极与第二电源端连接。

可选地，输出单元6包括：第七晶体管M7和第八晶体管M8；

第七晶体管M7的控制极与移位寄存器1的控制极与上拉节点PU连接，第一极与时钟信号线CLK连接，第二极与第八晶体管M8的第一极连接；

第八晶体管M8的控制极与第一节点N1连接，第二极与栅极驱动单元的信号输出端OUTPUT连接。

对于图2所示栅极驱动单元中的移位寄存器的具体工作过程，此处不再赘述，下面仅对并行输出模块2输出的工作过程进行详细描述。其中，第一电源端提供高电平电压VGH，第二电源端提供低电平电压VGL。

图3为环境温度小于预设温度时图2所示栅极驱动单元的工作时序图，如图3所示，当环境温度小于预设温度时，控制电压信号输入端SW提供第一控制电压信号，第一控制电压信号为高电平电压信号，第一晶体管M1和第四晶体管M4持续导通。

在预充阶段时，时钟信号处于低电平，预充信号输入端INPUT提供的预充信号处于高电平，复位信号输入端RESET提供的复位信号处于低电平，上拉节点PU的电位为高电平。

由于第四晶体管M4导通，则低电平电压VGL通过第四晶体管M4写入第二节点N2，第二节点N2处于低电平，此时第三晶体管M3相当于一个大电阻，第五晶体管M5截止。与此同时，由于复位信号输入端RESET提供的复位信号处于低电平，则第六晶体管M6截止。此时，处于高电平的预充信号通过第一晶体管M1和第二晶体管M2对第一节点N1进行充电，第一节点N1处于高电平。

由于第一节点N1处于高电平，因此第八晶体管M8导通；又由于上拉节点PU处于高电平，则第七晶体管M7导通，此时处于低电平的时钟信号通过第七晶体管M7和第八晶体管M8写入至并行输出模块2的信号输出端OUTPUT2，并行输出模块2的信号输出端OUTPUT2输出低电平。

在输出阶段时，时钟信号处于高电平，预充信号输入端INPUT提供的预充信号处于低电平，复位信号输入端RESET提供的复位信号处于低电平，上拉节点PU的电位为高电平。

由于预充信号处于低电平，因此第二晶体管M2截止；基于第五晶体管M5和第六晶体管M6也均维持前一阶段的截止状态。此时第一节点N1处于浮接状态，第八晶体管M8维持导通。

又由于上拉节点PU处于高电平，则第七晶体管M7导通，此时处于高电平的时钟信号通过第七晶体管M7和第八晶体管M8写入至并行输出模块2的信号输出端OUTPUT2，并行输出模块2的信号输出端OUTPUT2输出高电平(并行输出模块2的信号输出端OUTPUT2与移位寄存器1的信号输出端OUTPUT1输出相同的信号)，此时移位寄存器1的信号输出端OUTPUT1和并行输出模块2的信号输出端OUTPUT2同时输出驱动信号以对对应的栅线进行充电。

需要说明的是，由于第一节点N1处于浮接状态，且信号输出端OUTPUT2由前一阶段的低电平切上拉至高电平，因此在第八晶体管的耦合作用下，第一节点N1被上拉至更高电位。

在复位阶段时，在输出阶段时，时钟信号处于低电平，预充信号输入端INPUT提供的预充信号处于低电平，复位信号输入端RESET提供的复位信号处于高电平，上拉节点PU的电位为低电平。

由于复位信号处于高电平，因此第六晶体管M6导通，低电平电压VGL通过第六晶体管M6写入至第一节点N1，此时第二晶体管M2相当于一个大电阻。由于第一节点N1处于低电平，因此第八晶体管M8截止，此时并行输出模块2无输出。

需要说明的是，由于并行输出模块2的信号输出端OUTPUT2与移位寄存器1的信号输出端OUTPUT1电连接，且移位寄存器1的信号输出端OUTPUT1在复位阶段处于低电平，因此并行输出模块2的信号输出端OUTPUT2也处于低电平。

图4为环境温度大于或等于预设温度时图2所示栅极驱动单元的工作时序图，如图4所示，当环境温度大于或等于预设温度时，控制电压信号输入端SW提供第二控制电压信号，第二控制电压信号为低电平电压信号，第一晶体管M1和第四晶体管M4均截止。

在预充阶段、输出阶段和复位阶段时，由于第四晶体管M4截止，则第一电源端提供的高电平电压通过第三晶体管M3对第二节点N2进行充电，第二节点N2处于高电平，此时第五晶体管M5导通，第二电源端提供的低电平电压通过第五晶体管M5写入至第一节点N1，第一节点N1持续处于低电平，第八晶体管M8持续处于截止状态，并行输出模块2无输出，此时能降低栅极驱动单元的整体功耗。需要说明的是，虽然并行输出模块2无输出，但是由于并行输出模块2的信号输出端OUTPUT2与移位寄存器1的信号输出端OUTPUT1点连接，因此并行输出模块2的信号输出端OUTPUT2的信号与移位寄存器1的信号输出端OUTPUT1的信号相同。

由上述内容可见，本发明提供的栅极驱动单元可在低温环境(环境温度小于预设温度)时，移位寄存器1和并行输出模块2同时输出驱动信号以对对应的栅线进行充电，从而能减小输出延迟以及提升充电效率；在正常环境(环境温度大于或等于预设温度)时，并行输出模块2不输出，从而能有效降低栅极驱动单元的整体功耗。

图5为本发明实施例三提供的一种栅极驱动电路的电路结构示意图，如图5所示，该栅极驱动电路包括：若干个级联的栅极驱动单元SR_1/SR_2……SR_N-1/SR_N，各级栅极驱动单元SR_1/SR_2……SR_N-1/SR_N的信号输出端OUTPUT与显示面板中对应的栅线GATE_1/GATE_2……GATE_N-1/GATE_N连接。各栅极驱动单元SR_1/SR_2……SR_N-1/SR_N采用上述实施例一或实施例二中提供的栅极驱动单元，具体内容可参见上述实施例中的描述，此处不再赘述。

在本实施例中，除第一级栅极驱动单元SR_1外，本级栅极驱动单元的信号输出端与上一级栅极驱动单元的复位信号输入端连接；

除最后一级栅极驱动单元SR_N外，本级栅极驱动单元的信号输出端与下一级栅极驱动单元的预充信号输入端连接。

此外，时钟信号线有两条：第一时钟信号线CLK1和第二时钟信号线CLK1，其中位于奇数级的栅极驱动单元GATE_1/GATE_3……与第一时钟信号线CLK1连接，位于偶数级的栅极驱动单元GATE_2/GATE_4……与第二时钟信号线CLK2连接。第一时钟信号线CLK1和第二时钟信号线CLK2中提供的时钟信号的占空比均为50％，且两者具有180度的相位差。

图6为本发明实施例四提供的一种显示装置的结构示意图，如图6所示，该显示装置包括：栅极驱动电路和控制电压信号生成模块7，其中，栅极驱动电路采用上述实施例三中提供的栅极驱动电路，控制电压信号生成模块7用于感测环境温度，并在环境温度小于预设温度时生成第一控制电压信号，并将第一控制电压信号提供至控制电压信号输入端SW。

可选地，控制电压信号生成模块7包括：温度感测单元8、基准电压产生单元9和控制电压输出单元10；其中，温度感测单元8(例如温度传感器)用于感测环境温度，并将感测环境温度发送至控制电压输出单元10；基准电压产生单元9用于为控制电压输出单元10提供基准电压；控制电压输出单元10用于判断环境温度是否小于预设温度，并在判断出环境温度小于预设温度时对基准电压进行调整生成第一控制电压信号，以及在判断出环境温度大于或等于预设温度时对基座电压进行调整生成第二控制电压信号，第一控制电压信号和第二控制电压信号反相。

本发明提供的显示装置可有效减小栅极驱动电路在低温环境时的输出延迟、提升对栅线的充电效率；此外，在非低温环境时，通过控制并行输出模块不进行输出，可有效降低栅极驱动单元的整体功耗。

本发明实施例五提供了一种栅极驱动单元的驱动方法，其中栅极驱动单元采用上述实施例一和实施例二中的栅极驱动单元，驱动方法包括：在环境温度小于预设温度时，控制电压信号输入端提供第一控制电压信号，并行输出模块在上拉节点的电位和第一控制电压信号的控制下，输出与移位寄存器的信号输出端所输出信号相同的信号。

对于控制电压信号生成模块提供第一控制电压信号、并行输出模块输出驱动信号的具体过程可参见上述实施例中的描述，此处不再赘述。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种栅极驱动单元，其特征在于，包括：移位寄存器和并行输出模块，所述并行输出模块与控制电压信号输入端、所述移位寄存器中的上拉节点均连接，所述并行输出模块的信号输出端和所述移位寄存器的信号输出端均与所述栅极驱动单元的信号输出端连接；

所述控制电压信号输入端用于在环境温度小于预设温度时向所述并行输出模块提供第一控制电压信号；

所述并行输出模块用于在所述上拉节点的电位和所述第一控制电压信号的控制下，输出与所述移位寄存器的信号输出端所输出信号相同的信号；

所述并行输出模块包括：第一控制单元、第二控制单元、节点复位单元和输出单元，所述第一控制单元与所述第二控制单元、节点复位单元、输出单元连接于第一节点；

所述控制电压信号输入端还用于在所述环境温度大于或等于所述预设温度时向所述并行输出模块提供第二控制电压信号；

所述第一控制单元用于在所述控制电压信号输入端提供的第一控制电压信号和预充信号输入端提供的预充信号的控制下，将所述第一节点的电位进行上拉；

所述第二控制单元用于在所述控制电压信号输入端提供的第二控制电压信号的控制下，将所述第一节点的电位进行下拉；

所述节点复位单元用于在复位信号输入端提供的复位信号的控制下，对第一节点的电位进行复位；

所述输出单元用于在所述第一节点的电位和所述上拉节点的电位的控制下，向所述并行输出模块的信号输出端输出与所述移位寄存器的信号输出端所输出信号相同的信号。

2.根据权利要求1所述的栅极驱动单元，其特征在于，所述第一控制单元包括：第一晶体管和第二晶体管；

所述第一晶体管的控制极与所述控制电压信号输入端连接，第一极与所述预充信号输入端连接，第二极与所述第二晶体管的第一极连接；

所述第二晶体管的控制极与所述第二晶体管的第一极连接，第二极与所述第一节点连接。

3.根据权利要求1所述的栅极驱动单元，其特征在于，所述第二控制单元包括：第三晶体管、第四晶体管和第五晶体管；

所述第三晶体管的控制极和所述第三晶体管的第一极均与第一电源端连接，第二极与第四晶体管的第一极和第五晶体管的控制极均连接；

所述第四晶体管的控制极与所述控制电压信号输入端连接，第二极与第二电源端连接；

所述第五晶体管的第一极与所述第一节点连接，第二极与所述第二电源端连接。

4.根据权利要求1所述的栅极驱动单元，其特征在于，所述节点复位单元包括：第六晶体管；

所述第六晶体管的控制极与所述复位信号输入端连接，第一极与所述第一节点连接，第二极与第二电源端连接。

5.根据权利要求1所述的栅极驱动单元，其特征在于，输出单元包括：第七晶体管和第八晶体管；

所述第七晶体管的控制极与所述移位寄存器的所述上拉节点连接，第一极与时钟信号线连接，第二极与所述第八晶体管的第一极连接；

所述第八晶体管的控制极与所述第一节点连接，第二极与所述栅极驱动单元的信号输出端连接。

6.一种栅极驱动电路，其特征在于，包括：若干个级联的栅极驱动单元，所述栅极驱动单元采用上述权利要求1-5中任一所述的栅极驱动单元；

除第一级栅极驱动单元外，本级所述栅极驱动单元的信号输出端与上一级所述栅极驱动单元的复位信号输入端连接；

除最后一级栅极驱动单元外，本级所述栅极驱动单元的信号输出端与下一级所述栅极驱动单元的预充信号输入端连接。

7.一种显示装置，其特征在于，包括：栅极驱动电路和控制电压信号生成模块，所述栅极驱动电路采用上述权利要求6中所述的栅极驱动电路；

所述控制电压信号生成模块用于感测环境温度，并在所述环境温度小于预设温度时生成第一控制电压信号，并将所述第一控制电压信号提供至所述控制电压信号输入端。

8.根据权利要求7所述的显示装置，其特征在于，所述控制电压信号生成模块包括：温度感测单元、基准电压产生单元和控制电压输出单元；

所述温度感测单元用于感测环境温度，并将所述感测环境温度发送至所述控制电压输出单元；

所述基准电压产生单元用于为所述控制电压输出单元提供基准电压；

所述控制电压输出单元用于判断所述环境温度是否小于预设温度，并在判断出所述环境温度小于所述预设温度时对所述基准电压进行调整生成第一控制电压信号。

9.一种栅极驱动单元的驱动方法，其特征在于，所述栅极驱动单元采用上述权利要求1-5中任一所述的栅极驱动单元，所述驱动方法包括：

在环境温度小于预设温度时，所述控制电压信号输入端提供第一控制电压信号，所述并行输出模块在所述上拉节点的电位和所述第一控制电压信号的控制下，输出与所述移位寄存器的信号输出端所输出信号相同的信号。

Images