CN103915052B - 一种栅极驱动电路、方法及显示装置 - Google Patents

一种栅极驱动电路、方法及显示装置 Download PDF

Info

Publication number
CN103915052B
CN103915052B CN201310003826.9A CN201310003826A CN103915052B CN 103915052 B CN103915052 B CN 103915052B CN 201310003826 A CN201310003826 A CN 201310003826A CN 103915052 B CN103915052 B CN 103915052B
Authority
CN
China
Prior art keywords
signal
level
module
output
film transistor
Prior art date
Application number
CN201310003826.9A
Other languages
English (en)
Other versions
CN103915052A (zh
Inventor
王世君
薛海林
车春城
Original Assignee
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 北京京东方光电科技有限公司 filed Critical 北京京东方光电科技有限公司
Priority to CN201310003826.9A priority Critical patent/CN103915052B/zh
Publication of CN103915052A publication Critical patent/CN103915052A/zh
Application granted granted Critical
Publication of CN103915052B publication Critical patent/CN103915052B/zh

Links

Abstract

本发明公开了一种栅极驱动电路、方法及显示装置,所述栅极驱动电路包括多级GOA单元,每个GOA单元包括双向扫描控制模块、上拉控制模块、上拉模块、下拉模块和输出端,双向扫描控制模块用于在正向扫描控制信号为高电平时,控制所述上拉控制模块以上一级GOA单元的输出信号为输入信号,控制所述下拉模块以下一级GOA单元的输出信号为复位信号;在反向扫描控制信号为高电平时,控制所述上拉控制模块以下一级GOA单元的输出信号为输入信号,控制所述下拉模块以上一级GOA单元的输出信号为复位信号。相应的,本发明还公开了液晶显示器及栅极驱动方法,既能够满足液晶显示器窄边框的要求,又能够实现双向栅极扫描。

Description

一种栅极驱动电路、方法及显示装置

技术领域

[0001] 本发明涉及栅极驱动技术,尤其涉及一种栅极驱动电路、方法及显示装置。

背景技术

[0002] 液晶显示器是目前常用的平板显示器,其中薄膜场效应晶体管液晶显示器(TFT-1XD0Thin Film Transistor Liquid Crystal Display)是目前液晶显示器中的主流产品。随着TFT-LCD产品的竞争日益激烈,各厂家纷纷通过采用新技术来降低产品的成本,提高产品的市场竞争力。其中,栅极驱动(G0A,Gate onArray)技术是指将TFT-LCD的栅极驱动器(Gate Driver)集成在阵列基板上,形成对面板的扫描驱动。相比传统覆晶薄膜(C0F,ChipOn Flex/Film)和直接绑定在玻璃上(C0G,Chip On Glass)的工艺,其不仅可以节省成本,而且面板可以做到两边对称美观设计,省去了栅集成电路(Gate IC)的绑定(Bonding)区域以及扇出(Fan-out)布线空间,实现了窄边框的设计;同时由于可以省去Gate方向Bonding的工艺,对产能和良品率提升也比较有利。

[0003] 但是,相比于COF和COG技术,现有的GOA技术虽然能够满足窄边框的设计需求,但却不能满足进行双向栅极扫描的需求。

发明内容

[0004] 有鉴于此,本发明的主要目的在于提供一种栅极驱动电路、方法及显示装置,能够实现双向栅极扫描。

[0005] 为达到上述目的,本发明的技术方案是这样实现的:

[0006] —种栅极驱动电路,所述栅极驱动电路包括多级GOA单元,每个GOA单元包括上拉控制模块、上拉模块、下拉模块和输出端,

[0007] 所述GOA单元还包括:双向扫描控制模块,用于在正向扫描控制信号为高电平时,控制所述上拉控制模块以上一级GOA单元的输出信号为输入信号,控制所述下拉模块以下一级GOA单元的输出信号为复位信号;在反向扫描控制信号为高电平时,控制所述上拉控制模块以下一级GOA单元的输出信号为输入信号,控制所述下拉模块以上一级GOA单元的输出信号为复位信号;

[0008]上拉控制模块,用于在所述输入信号为高电平时,控制所述上拉模块导通;上拉模块,用于在导通时将第一时钟信号作为栅极驱动信号进行输出;

[0009]下拉模块,用于在所述复位信号为高电平时停止输出端的输出。

[0010] 所述双向扫描控制模块包括正向扫描控制子模块和反向扫描控制子模块;其中,

[0011] 正向扫描控制子模块,用于在正向扫描控制信号为高电平时控制所述上拉控制模块以上一级GOA单元的输出信号为输入信号,控制所述下拉模块以下一级GOA单元的输出信号为复位信号;

[0012] 所述反向扫描控制子模块,用于在反向扫描控制信号为高电平时控制所述上拉控制模块以下一级GOA单元的输出信号为输入信号,控制所述下拉模块以上一级GOA单元的输出信号为复位信号;

[0013] 所述正向扫描控制信号与所述反向扫描控制信号的周期为一帧且相位相反。

[0014] 所述正向扫描控制子模块包括第十四薄膜晶体管和第十六薄膜晶体管;其中,

[0015] 第十四薄膜晶体管的栅极与所述第十六薄膜晶体管的栅极连接且连接点作为正向扫描控制端,接收正向扫描控制信号;

[0016] 第十四薄膜晶体管的源极连接上一级GOA单元的输出端,漏极连接所述上拉控制模块的输入信号端;

[0017] 第十六薄膜晶体管的源极连接下一级GOA单元的输出端,漏极连接所述下拉模块的复位信号输入端。

[0018] 所述反向扫描控制子模块包括第七薄膜晶体管和第十五薄膜晶体管;其中,

[0019] 第七薄膜晶体管的栅极与所述第十五薄膜晶体管的栅极连接且连接点作为反向扫描控制端,接收反向扫描控制信号;

[0020] 第七薄膜晶体管的源极连接下一级GOA单元的输出端,漏极连接所述上拉控制模块的输入信号端;

[0021] 第十五薄膜晶体管的源极连接上一级GOA单元的输出端,漏极连接所述下拉模块的复位信号输入端。

[0022] 所述上拉控制模块包括:第一薄膜晶体管和第十三薄膜晶体管;其中,第一薄膜晶体管的栅极和源极连接,作为所述上拉控制模块的输入信号端,漏极与第十三薄膜晶体管的漏极连接;第十三薄膜晶体管的源极连接所述第一薄膜晶体管的源极,栅极连接第二时钟信号输入端;

[0023] 所述上拉模块包括:第三薄膜晶体管和升压器件;其中,第三薄膜晶体管的栅极连接所述上拉控制模块中第一薄膜晶体管漏极和第十三薄膜晶体管漏极的连接点,源极作为第一时钟信号的输入端,漏极作为输出端;升压器件的一端连接所述上拉控制模块中第一薄膜晶体管漏极和第十三薄膜晶体管漏极的连接点,另一端作为输出端。

[0024] 所述下拉模块包括:第二薄膜晶体管和第四薄膜晶体管;其中,

[0025] 第二薄膜晶体管的栅极与第四薄膜晶体管的栅极连接,并作为所述下拉模块的复位信号输入端,漏极连接低电平端,源极连接所述上拉控制模块中第一薄膜晶体管漏极和第十三薄膜晶体管漏极的连接点;

[0026] 第四薄膜晶体管的源极连接所述输出模块,漏极连接低电平端。

[0027] 所述GOA单元还包括下拉控制模块,用于在第二时钟信号为高电平时拉高所述下拉模块,使得所述下拉模块导通;

[0028] 所述第二时钟信号与所述第一时钟信号周期相同相位相反。

[0029] —种显示装置,包括上述的栅极驱动电路。

[0030] 一种栅极驱动方法,包括:

[0031] 在正向扫描控制信号为高电平时,以上一级GOA单元的输出信号为输入信号,以下一级GOA单元的输出信号为复位信号;在反向扫描控制信号为高电平时,以下一级GOA单元的输出信号为输入信号,以上一级GOA单元的输出信号为复位信号;

[0032] 在所述输入信号为高电平时,将第一时钟信号作为栅极驱动信号输出;

[0033] 在所述复位信号为高电平时,停止输出。

[0034] 所述在正向扫描控制信号为高电平时,以上一级GOA单元的输出信号为输入信号,以下一级GOA单元的输出信号为复位信号,为:在正向扫描控制信号为高电平时导通正向扫描控制子模块,正向扫描控制子模块在导通时控制上拉控制模块以上一级GOA单元的输出信号为输入信号,控制下拉模块以下一级GOA单元的输出信号为复位信号;

[0035] 所述在反向扫描控制信号为高电平时,以下一级GOA单元的输出信号为输入信号,以上一级GOA单元的输出信号为复位信号,为:所述用于在反向扫描控制信号为高电平时导通反向扫描控制子模块,所述反向扫描控制子模块在导通时控制上拉控制模块以下一级GOA单元的输出信号为输入信号,控制下拉模块以上一级GOA单元的输出信号为复位信号;

[0036] 所述正向扫描控制信号与所述反向扫描控制信号的周期为一帧且相位相反;

[0037] 所述在所述输入信号为高电平时,将第一时钟信号作为栅极驱动信号输出,包括:上拉模块在输入信号为高电平时导通,拉高上拉模块,使得上拉模块导通;上拉模块导通时控制输出模块将第一时钟信号作为栅极驱动信号输出;

[0038] 所述在所述复位信号为高电平时,停止输出,包括:下拉模块在所述复位信号为高电平时导通,并在导通时控制所述输出模块停止输出。

[0039] 本发明的栅极驱动电路、方法及显示装置,能够在扫描控制信号的控制下进行正向扫描或反向扫描,既能够满足显示装置窄边框的要求,又能够实现双向栅极扫描,提高了栅极驱动电路的灵活度及工作效率,进而提高了显示装置显示图像的效率。

附图说明

[0040]图1为本发明实施例中显示装置栅极驱动电路的组成结构示意图;

[0041]图2为图1所示栅极驱动电路正向扫描时输入输出信号的时序图;

[0042]图3为图1所示栅极驱动电路反向扫描时输入输出信号的时序图;

[0043]图4为本发明实施例栅极驱动电路中每个GOA单元的组成结构示意图;

[0044]图5为本发明实施例中GOA单元的具体电路结构示意图;

[0045]图6为本发明栅极驱动方法的实现流程图。

[0046]附图标记说明:M1-第一薄膜晶体管;M2-第二薄膜晶体管;M3-第三薄膜晶体管;M4-第四薄膜晶体管;M5-第五薄膜晶体管;M6-第六薄膜晶体管;M7-第七薄膜晶体管;M8-第八薄膜晶体管;M9-第九薄膜晶体管;MlO-第十薄膜晶体管;Mll-第十一薄膜晶体管;M12-第十二薄膜晶体管;M13-第十三薄膜晶体管;M14-第十四薄膜晶体管;M15-第十五薄膜晶体管;M16-第十六薄膜晶体管;Cl-升压器件;41-双向扫描控制模块;42-上拉控制模块;43-上拉模块;44-下拉控制模块;45-下拉模块。

具体实施方式

[0047] 本发明中的显示装置,其阵列基板上包含m (m为不小于I的整数)条数据驱动线和η(η为不小于I的整数)条栅极驱动线,在数据驱动线和栅极驱动线交错的区域上设置有像素,也就是说,显示装置的阵列基板上设置有η行m列像素,显示装置的栅极驱动电路通过栅极数据线逐行向像素输出栅极驱动信号,从而逐行驱动像素打开,使得各行像素能够接收数据驱动电路通过数据驱动线输出的数据信号,进而基于数据信号进行图像显示。

[0048] 显示装置的栅极驱动电路包括多级GOA单元,每个GOA单元通过一条栅极驱动线驱动一行像素,在GOA单元输出高电平信号时,通过相应的栅极驱动线驱动相应行上的像素打开,使得该行像素能够接收数据信号;在GOA单元输出低电平信号时,相应行上的像素关闭,停止接收数据信号。如此,在一帧画面里,栅极驱动电路中的多级GOA单元,依次输出高电平信号,逐行驱动像素。

[0049] 本发明中的栅极驱动电路可以从第一级GOA电路开始由各GOA单元依次输出高电平信号,从最后一行像素开始逐行驱动像素,实现正向扫描;还可以从最后一级GOA单元开始由各GOA单元依次输出高电平信号,从最后一行像素开始逐行驱动像素,实现反向扫描。

[0050] 如图1所示,本发明实施例中的栅极驱动电路包括800个GOA单元(G0A_1~G0A_800),分别用于驱动800行像素,此外,还包括八个冗余①ummy) GOA单元(G0A_LU1、G0A_LU2、G0A_LD1、G0A_LD2 ; G0A_RU1、G0A_RU2、G0A_RD1、G0A_RD2),其中,所述800个GOA单元采用两列的方式排布,位于左边的一列包含用于驱动奇数行像素的GOA单元(G0A_1、G0A_3、……、G0A_797、G0A_799)、以及Dummy GOA单元(G0A_LU1、G0A_LU2、G0A_LD1、G0A_LD2),位于右边的一列包含用于驱动偶数行像素的GOA单元(G0A_2、G0A_4、……、G0A_798、G0A_800)、以及Dummy GOA单元(G0A_RU1、G0A_RU2、G0A_RD1、G0A_RD2),其中,各Dummy GOA单元对显示装置的正常显不没有影响,与时序相关,由时序决定。

[0051] 其中,位于同一列的各GOA单元组成一个GOA单元组,一个GOA单元组中的各GOA单元相互级联,每级GOA单元具有正向扫描控制端、正向扫描输入端、反向扫描控制端、反向扫描输入端、低电平端(图2中未示出)、第一时钟信号输入端、第二时钟信号输入端和输出端,其中,每级GOA单元的正向扫描输入端连接上一级GOA单元的输出端,接收上一级GOA单元的输出信号(0UPUT_n-l),反向扫描输入端连接下一级GOA单元的输出端,接收下一级GOA单元的输出信号(0UPUT_n+l),输出端分别连接上一级GOA单元的反向扫描输入端和下一级GOA单元的正向扫描输入端,输出本级的栅极驱动信号(0UPUT_n),正向扫描输入端接收正向扫描控制信号(VDD/VSS),反向扫描输入端接收反向扫描控制信号(VSS/VDD),低电平端(VGL)接收低电平信号(VSL),第一时钟信号输入端(CLK)接收第一时钟信号(CLK),第二时钟信号输入端接收第二时钟信号(CLKB)。每个GOA单元在上一级GOA单元的输出信号0UPUT_n-l、下一级GOA单元的输出信号0UPUT_n+l、第一时钟信号CLK和第二时钟信号CLKB的控制下工作,输出本级的栅极控制信号0UPUT_n。

[0052] 特别的,对于各GOA单元组中的第一行GOA单元,其正向扫描输入端接收输入启动信号(STV),对于各GOA单元组中的最后一行GOA单元来说,其反向扫描输入端接收输入启动信号(STV)。

[0053]实际应用中,各GOA单元输入输出信号正向扫描时的时序如图2所不,反向扫描时的时序如图3所示,其中,第一时钟信号CLK与第二时钟信号CLKB的相位相反,周期相同,在正向扫描和反向扫描时这两个信号互换;具体的,对于左边一列的GOA单元组,其输入启动信号为STVPL,第一时钟信号为CLKL,第二时钟信号为CLKBL;对于右边一列的GOA单元组,其输入启动信号为STVPR,第一时钟信号为CLKR,第二时钟信号为CLKBR。其中,STVPL与STVPR之间相位相同且相差半个周期,CLKL与CLKR之间相位相同且相差半个周期,CLKBL与CLKBR之间相位相同且相差半个周期。

[0054]如图2所示,正向扫描时,正向扫描控制信号VDD/VSS保持为高电平,反向扫描控制信号VDD/VSS保持为低电平,此时,每级GOA单元在正向扫描控制信号VDD/VSS的控制下,以上一级GOA单元的输出信号OUTPUT_n-l为输入信号(INPUT),以下一级GOA单元的输出信号0UTPUT_n+l为复位信号(RESET),以第一时钟信号CLK为输出信号0UTPUT_n。

[0055]如图3所示,反向扫描时,反向扫描控制信号VDD/VSS保持为高电平,正向扫描控制信号VDD/VSS保持为低电平,此时,CLK与正向扫描时的CLKB相同,CLKB与正向扫描时的CLK相同,每级GOA单元在反向扫描控制信号VSS/VDD的控制下,以下一级GOA单元的输出信号0UTPUT_n+l为输入信号(INHJT),以上一级GOA单元的输出信号0UTPUT_n_l为复位信号(RESET),以第一时钟信号CLK为输出信号0UTPUT_n。

[0056] 具体的,如图4所示,每级GOA单元包含双向扫描控制模块41、上拉(PU,Pull Up)控制模块42、上拉模块43、下拉(PD,Pull Down)控制模块44、下拉模块45和输出端。其中,下拉控制模块44为可选,可以根据需要在GOA单元中设置。

[0057] 其中,双向扫描控制模块41中包含有正向扫描控制子模块411和反向扫描控制子模块412,在正向扫描控制信号VDD/VSS为高电平时,正向扫描控制子模块411导通,控制上拉控制模块42以上一级GOA单元的输出信号0UTPUT_n-l为输入信号(INPUT),控制下拉模块45以下一级GOA单元的输出信号0UTPUT_n+l为复位信号(RESET);在反向扫描控制信号VSS/VDD为高电平时,反向扫描控制子模块412导通,控制上拉控制模块42以下一级GOA单元的输出信号0UTPUT_n+l为INPUT,并控制下拉模块45以上一级GOA单元的输出信号0UTPUT_n-l为RESET;

[0058] 上拉控制模块42在INPUT为高电平时,拉高上拉模块42,使得上拉模块43导通,上拉模块43导通时将第一时钟信号(CLK)作为栅极驱动信号(0UTPUT_n)输出。下拉模块45用于在下一个GOA单元正常工作即输出高电平的栅极驱动信号(即RESET为高电平)时导通,并在导通时停止输出端输出信号(即栅极驱动信号)。

[0059] 下拉控制模块44用于在CLKB为高电平时,拉高下拉模块45,使得下拉模块45导通,并在导通时停止输出端输出信号。

[0060] 每级GOA单元的具体电路结构如图5所示,其中,双向扫描控制模块41包括第十四薄膜晶体管M14、第十六薄膜晶体管M16、第七薄膜晶体管M7、和第十五薄膜晶体管M15;上拉控制模块42包括第一薄膜晶体管Ml和第十三薄膜晶体管M13,上拉模块43包括第三薄膜晶体管M3和升压器件Cl,下拉控制模块44包括第九薄膜晶体管M9、第五薄膜晶体管M5、第八薄膜晶体管M8、第六薄膜晶体管M6,下拉模块45包括第二薄膜晶体管M2、第四薄膜晶体管M4、第十薄膜晶体管M10、第^^一薄膜晶体管Ml1、第十二薄膜晶体管M12;输出端(0UTPUT_n)。

[0061] 具体的,正向扫描控制子模块411包括Ml4和Ml6,Ml4的源极作为正向扫描的输入信号(INPUT)端,接收0UTPUT_n-l,栅极作为正向扫描控制端,接收正向扫描控制信号VDD/VSS,漏极连接上拉控制模块42中Ml的栅极和源极;M16的栅极作为正向扫描控制端,接收正向扫描控制信号VDD/VSS,源极作为复位信号(RESET)输入端,接收0UTPUT_n+l,漏极连接下拉模块45中M2的栅极。在正向扫描控制信号VDD/VSS为高电平时,M14和M16导通。

[0062] 反向扫描控制子模块412包括M7和Ml 5,M7的源极作为反向扫描的INPUT端,接收0UTPUT_n+l,栅极作为反向扫描控制端,接收反向扫描控制信号VSS/VDD,漏极连接上拉控制模块42中Ml的栅极和源极;M15的栅极作为反向扫描控制端,接收反向扫描控制信号VSS/VDD,源极作为RESET输入端,接收0UTPUT_n-l,漏极连接下拉模块42中M2的栅极。在反向扫描控制信号VSS/VDD为高电平时,M7和Ml 5导通。

[0063]具体的,上拉控制模块42中,Ml的栅极和源极连接双向扫描控制模块中M14的漏极和M7的漏极,M13的源极连接Ml的源极和栅极,栅极连接第二时钟信号(CLKB)输入端,接收CLKB,Ml的漏极与Ml 3的漏极连接,其连接点为上拉节点HJ点,用于连接上拉模块43;

[0064] 上拉模块43中,Cl的一端连接上拉节点PU点,另一端与M3的漏极连接,M3的栅极连接PU点,源极作为第一时钟信号(CLK)输入端,接收CLK,其中,M3漏极与Cl一端的连接点用于连接输出模块46的输出端;这里,

[0065] 其中,Ml和M13用于在导通时为PU点充电,拉升PU点电压,在PU点处于高电平时上拉模块中M3导通,Cl用于进一步拉升M3两端电压,M3导通时将CLK输出到输出端,使得输出端输出与CLK相同的高电平,即使得输出端输出栅极驱动信号。这里,M13、C1均为可选器件。

[0066] 下拉控制模块44中,M9的栅极与源极连接CLKB输入端,M9的漏极连接M5的栅极,M5的漏极连接CLKB输入端,源极连接M6的源极,M6的栅极和M8的栅极连接并连接在PU点上,M6和M8的漏极连接VGL端,M8的源极连接在PDCN点上。其中,M5源极与M6源极的连接点为下拉节点PD点,M5栅极与M9漏极的连接点为下拉控制节点PDCN点,PD点用于控制下拉模块45的电压,I3DCN点用于控制H)点的电压;

[0067] 下拉模块45中,M2的源极和MlO的源极连接在PU点上,M2的漏极与MlO的漏极连接低电平(VGL)端,M2的栅极连接在双向扫描控制模块41中M16漏极与M15漏极的连接点上,MlO的栅极连接在下拉控制模块44的PD点,M12的栅极连接CLKB输入端,M12、M11和M4的源极连接并连接在输出模块46的输出端OUTPUT上,Ml 2、Ml I和M4的漏极均连接在VGL端上,Ml I的栅极连接在PD点上,M4的栅极连接在双向扫描控制模块41中M16漏极与M15漏极的连接点上。

[0068] 其中,M2、M10在导通时为PU点放电,拉低PU点电压,在PU点处于低电平时断开M3,进而拉低输出端的电压,使得输出端停止输出栅极驱动信号;M4、M11、M12用于在导通时为输出端放电,拉低输出端的电压,使得输出端停止输出栅极驱动信号。其中,M1、Ml I和M12为可选器件。

[0069] 其中,M9用于在导通时为PDCN点充电,PDCN点为高电平时,M5导通,M5在导通时为H)充电,PD点为高电平时,使得下拉模块45中的M10、M11和M12导通;在PU点为高电平时,M6、M8导通,M6在导通时为H)放电,M8导通时为I3DCN点放电,以抑制I3DCN点和H)点在低电平时产生的噪声。

[0070] 这里,下拉模块45和下拉控制模块44还可以用于在输出模块46正常输出栅极驱动信号时抑制HJ点和输出端的噪声。

[0071] 上述GOA单元正向扫描时的工作过程如下:正向扫描时,VDD/VSS信号接入高电平VDD,VSS/VDD信号接入低电平VSS,M14和M16导通,M7和M15断开,此时,0UTPUT_n-l作为当前GOA单元的INPUT,0UTPUT_n+l作为RESET,当INPUT为高时(S卩上一行GOA单元正常输出时),此时CLKB也是高电平,Ml和M13导通,PU点电压被拉高,Cl进一步将PU点拉高,由PU点的高电压为M3的栅极进行预充电,之后,CLKB变为低电平,CLK由低电平转换为高电平,M3导通,CLK通过M3的源极、漏极输入到输出端,为输出端进行充电,此时,输出端的输出信号0UTPUT_n与CLK相同,为高电平,当前GOA单元正常输出栅极驱动信号,驱动相应行上像素打开并接收数据信号;而在下一行GOA单元进行正常输出时,S卩0UTPUT_n+l信号为高电平,S卩RESET为高,M2和M4导通,M2为M3的栅极放电,M4为输出端放电,将输出信号0UTPUT_na速拉低,使得当前GOA单元的输出端处于关闭状态,停止输出栅极驱动信号,相应行上像素关闭。

[0072] 上述GOA单元正向扫描时的工作过程如下:反向扫描时,VDD/VSS接入低电平VSS,VSS/VDD接入高电平VDD,M7和M15导通,而M14和M16断开,此时,0UTPUT_n+l作为当前GOA单元的INPUT,OUTPUT_n-l作为RESET,当INPUT为高时(即下一行GOA单元正常输出时),此时CLKB也是高电平,Ml和M13导通,PU点电压被拉高,Cl进一步将PU点拉高,由PU点的高电压为M3的栅极进行预充电,之后,CLKB变为低电平,CLK由低电平转换为高电平,M3导通,CLK通过M3的源极、漏极输入到输出端,为输出端进行充电,此时,输出端的输出信号01^?1]1'_11与0^相同,为高电平,当前GOA单元正常输出栅极驱动信号,驱动相应行上像素打开并接收数据信号;而在上一行GOA单元进行正常输出时,S卩0UTPUT_n-l信号为高电平,即RESET为高,M2和M4导通,M2为M3的栅极放电,M4为输出端放电,将输出信号0UTPUT_na速拉低,使得当前GOA单元的输出端处于关闭状态,停止输出栅极驱动信号,相应行上像素关闭。

[0073] 其中,上述M1~M16具体可以为金属-氧化物-半导体场效应晶体(Metal-Oxide-Semiconductor,M0S)管。上述Cl具体可以为电容器件。

[0074] 本发明还提供了一种利用上述栅极驱动电路实现的栅极驱动方法,所述方法的实现流程参见图6,包括:

[0075] 步骤601:在正向扫描控制信号为高电平时,以上一级GOA单元的输出信号为输入信号,以下一级GOA单元的输出信号为复位信号;在反向扫描控制信号为高电平时,以下一级GOA单元的输出信号为输入信号,以上一级GOA单元的输出信号为复位信号;

[0076]具体地,在正向扫描控制信号为高电平时导通正向扫描控制子模块,正向扫描控制子模块在导通时控制上拉控制模块以上一级GOA单元的输出信号为输入信号,控制下拉模块以下一级GOA单元的输出信号为复位信号;

[0077]具体地,在反向扫描控制信号为高电平时导通反向扫描控制子模块,所述反向扫描控制子模块在导通时控制上拉控制模块以下一级GOA单元的输出信号为输入信号,控制下拉模块以上一级GOA单元的输出信号为复位信号;

[0078] 这里,所述正向扫描控制信号与所述反向扫描控制信号的周期为一帧且相位相反。

[0079] 步骤602:在所述输入信号为高电平时,将第一时钟信号作为栅极驱动信号输出;在所述复位信号为高电平时,停止输出。

[0080]具体地,上拉模块在输入信号为高电平时导通,拉高上拉模块,使得上拉模块导通;上拉模块导通时控制输出模块将第一时钟信号作为栅极驱动信号输出;下拉模块在所述复位信号为高电平时导通,并在导通时控制所述输出模块停止输出。

[0081] 这里,所述方法还可以包括:在CLKB为高电平时,下拉控制模块导通,拉高所述下拉模块,使得下拉模块导通,下拉模块导通时控制所述输出模块停止输出。

[0082]以上所述,仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。

Claims (7)

1.一种栅极驱动电路,所述栅极驱动电路包括多级GOA单元,每个GOA单元包括上拉控制模块、上拉模块、下拉模块和输出端,其特征在于, 所述GOA单元还包括:双向扫描控制模块,用于在正向扫描控制信号为高电平时,控制所述上拉控制模块以上一级GOA单元的输出信号为输入信号,控制所述下拉模块以下一级GOA单元的输出信号为复位信号;在反向扫描控制信号为高电平时,控制所述上拉控制模块以下一级GOA单元的输出信号为输入信号,控制所述下拉模块以上一级GOA单元的输出信号为复位ig号; 上拉控制模块,用于在所述输入信号为高电平时,控制所述上拉模块导通;上拉模块,用于在导通时将第一时钟信号作为栅极驱动信号进行输出; 下拉模块,用于在所述复位信号为高电平时停止输出端的输出; 其中,所述正向扫描控制信号与所述反向扫描控制信号的周期为一帧且相位相反; 所述双向扫描控制模块包括正向扫描控制子模块和反向扫描控制子模块;其中, 正向扫描控制子模块,用于在正向扫描控制信号为高电平时控制所述上拉控制模块以上一级GOA单元的输出信号为输入信号,控制所述下拉模块以下一级GOA单元的输出信号为复位ig号; 所述反向扫描控制子模块,用于在反向扫描控制信号为高电平时控制所述上拉控制模块以下一级GOA单元的输出信号为输入信号,控制所述下拉模块以上一级GOA单元的输出信号为复位信号; 所述正向扫描控制子模块包括第十四薄膜晶体管和第十六薄膜晶体管;其中, 第十四薄膜晶体管的栅极与所述第十六薄膜晶体管的栅极连接且连接点作为正向扫描控制端,接收正向扫描控制信号; 第十四薄膜晶体管的源极连接上一级GOA单元的输出端,漏极连接所述上拉控制模块的输入信号端; 第十六薄膜晶体管的源极连接下一级GOA单元的输出端,漏极连接所述下拉模块的复位信号输入端。
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述反向扫描控制子模块包括第七薄膜晶体管和第十五薄膜晶体管;其中, 第七薄膜晶体管的栅极与所述第十五薄膜晶体管的栅极连接且连接点作为反向扫描控制端,接收反向扫描控制信号; 第七薄膜晶体管的源极连接下一级GOA单元的输出端,漏极连接所述上拉控制模块的输入信号端; 第十五薄膜晶体管的源极连接上一级GOA单元的输出端,漏极连接所述下拉模块的复位信号输入端。
3.根据权利要求1或2所述的栅极驱动电路,其特征在于, 所述上拉控制模块包括:第一薄膜晶体管和第十三薄膜晶体管;其中,第一薄膜晶体管的栅极和源极连接,作为所述上拉控制模块的输入信号端,漏极与第十三薄膜晶体管的漏极连接;第十三薄膜晶体管的源极连接所述第一薄膜晶体管的源极,栅极连接第二时钟信号输入端; 所述上拉模块包括:第三薄膜晶体管和升压器件;其中,第三薄膜晶体管的栅极连接所述上拉控制模块中第一薄膜晶体管漏极和第十三薄膜晶体管漏极的连接点,源极作为第一时钟信号的输入端,漏极作为输出端;升压器件的一端连接所述上拉控制模块中第一薄膜晶体管漏极和第十三薄膜晶体管漏极的连接点,另一端作为输出端。
4.根据权利要求3所述的栅极驱动电路,其特征在于,所述下拉模块包括:第二薄膜晶体管和第四薄膜晶体管;其中, 第二薄膜晶体管的栅极与第四薄膜晶体管的栅极连接,并作为所述下拉模块的复位信号输入端,漏极连接低电平端,源极连接所述上拉控制模块中第一薄膜晶体管漏极和第十三薄膜晶体管漏极的连接点; 第四薄膜晶体管的源极连接所述输出模块,漏极连接低电平端。
5.根据权利要求4所述的栅极驱动电路,其特征在于,所述GOA单元还包括下拉控制模块,用于在第二时钟信号为高电平时拉高所述下拉模块,使得所述下拉模块导通; 所述第二时钟信号与所述第一时钟信号周期相同相位相反。
6.一种显示装置,其特征在于,所述显示装置包括如权利要求1至5任一项所述的栅极驱动电路。
7.一种栅极驱动方法,其特征在于,所述栅极驱动方法包括: 在正向扫描控制信号为高电平时,以上一级GOA单元的输出信号为输入信号,以下一级GOA单元的输出信号为复位信号;在反向扫描控制信号为高电平时,以下一级GOA单元的输出信号为输入信号,以上一级GOA单元的输出信号为复位信号; 在所述输入信号为高电平时,将第一时钟信号作为栅极驱动信号输出; 在所述复位信号为高电平时,停止输出; 所述正向扫描控制信号与所述反向扫描控制信号的周期为一帧且相位相反; 所述在正向扫描控制信号为高电平时,以上一级GOA单元的输出信号为输入信号,以下一级GOA单元的输出信号为复位信号,为:在正向扫描控制信号为高电平时导通正向扫描控制子模块,正向扫描控制子模块在导通时控制上拉控制模块以上一级GOA单元的输出信号为输入信号,控制下拉模块以下一级GOA单元的输出信号为复位信号; 所述在反向扫描控制信号为高电平时,以下一级GOA单元的输出信号为输入信号,以上一级GOA单元的输出信号为复位信号,为:在反向扫描控制信号为高电平时导通反向扫描控制子模块,反向扫描控制子模块在导通时控制上拉控制模块以下一级GOA单元的输出信号为输入信号,控制下拉模块以上一级GOA单元的输出信号为复位信号; 所述在所述输入信号为高电平时,将第一时钟信号作为栅极驱动信号输出,包括:上拉模块在输入信号为高电平时导通,拉高上拉模块,使得上拉模块导通;上拉模块导通时控制输出模块将第一时钟信号作为栅极驱动信号输出; 所述在所述复位信号为高电平时,停止输出,包括:下拉模块在所述复位信号为高电平时导通,并在导通时控制所述输出模块停止输出; 所述正向扫描控制子模块包括第十四薄膜晶体管和第十六薄膜晶体管;其中, 第十四薄膜晶体管的栅极与所述第十六薄膜晶体管的栅极连接且连接点作为正向扫描控制端,接收正向扫描控制信号; 第十四薄膜晶体管的源极连接上一级GOA单元的输出端,漏极连接所述上拉控制模块的输入信号端;第十六薄膜晶体管的源极连接下一级GOA单元的输出端,漏极连接所述下拉模块的复位信号输入端。
CN201310003826.9A 2013-01-05 2013-01-05 一种栅极驱动电路、方法及显示装置 CN103915052B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310003826.9A CN103915052B (zh) 2013-01-05 2013-01-05 一种栅极驱动电路、方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310003826.9A CN103915052B (zh) 2013-01-05 2013-01-05 一种栅极驱动电路、方法及显示装置

Publications (2)

Publication Number Publication Date
CN103915052A CN103915052A (zh) 2014-07-09
CN103915052B true CN103915052B (zh) 2017-05-10

Family

ID=51040693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310003826.9A CN103915052B (zh) 2013-01-05 2013-01-05 一种栅极驱动电路、方法及显示装置

Country Status (1)

Country Link
CN (1) CN103915052B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282255B (zh) * 2014-09-25 2016-09-28 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104464663B (zh) * 2014-11-03 2017-02-15 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104464660B (zh) * 2014-11-03 2017-05-03 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464659B (zh) * 2014-11-03 2017-02-01 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管goa电路
CN104732940B (zh) * 2015-03-30 2017-03-15 深圳市华星光电技术有限公司 Cmos栅极驱动电路
CN104766576B (zh) * 2015-04-07 2017-06-27 深圳市华星光电技术有限公司 基于p型薄膜晶体管的goa电路
CN104766584B (zh) * 2015-04-27 2017-03-01 深圳市华星光电技术有限公司 具有正反向扫描功能的goa电路
CN105118462B (zh) * 2015-09-21 2018-09-18 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
CN105845084B (zh) * 2016-05-25 2018-06-22 华南理工大学 一种栅极驱动单元及行栅极扫描驱动器及其驱动方法
CN106098011A (zh) * 2016-08-17 2016-11-09 京东方科技集团股份有限公司 双向扫描goa单元、驱动方法和goa电路
CN106531053A (zh) * 2017-01-06 2017-03-22 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示面板
CN106548758B (zh) * 2017-01-10 2019-02-19 武汉华星光电技术有限公司 Cmos goa电路
CN106875911B (zh) * 2017-04-12 2019-04-16 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
CN107833552B (zh) * 2017-11-17 2020-09-25 合肥鑫晟光电科技有限公司 栅极驱动单元、栅极驱动电路及其驱动方法、显示装置
CN108682380B (zh) * 2018-07-26 2021-01-08 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
WO2020191695A1 (zh) * 2019-03-28 2020-10-01 京东方科技集团股份有限公司 栅极驱动单元、方法、栅极驱动电路、显示面板和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287753A (ja) * 2007-05-15 2008-11-27 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
CN101483068A (zh) * 2007-11-06 2009-07-15 Nec液晶技术株式会社 双向移位寄存器、采用它的显示装置
CN101562046A (zh) * 2008-04-15 2009-10-21 乐金显示有限公司 移位寄存器
CN101894588A (zh) * 2010-01-11 2010-11-24 友达光电股份有限公司 双向移位寄存器及其驱动方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
JP5618821B2 (ja) * 2010-12-28 2014-11-05 株式会社ジャパンディスプレイ 双方向シフトレジスタ及びこれを用いた画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287753A (ja) * 2007-05-15 2008-11-27 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
CN101483068A (zh) * 2007-11-06 2009-07-15 Nec液晶技术株式会社 双向移位寄存器、采用它的显示装置
CN101562046A (zh) * 2008-04-15 2009-10-21 乐金显示有限公司 移位寄存器
CN101894588A (zh) * 2010-01-11 2010-11-24 友达光电股份有限公司 双向移位寄存器及其驱动方法

Also Published As

Publication number Publication date
CN103915052A (zh) 2014-07-09

Similar Documents

Publication Publication Date Title
US20170140837A1 (en) Shift register and the driving method thereof, gate driving apparatus and display apparatus
CN104575436B (zh) 移位寄存器单元、栅极驱动电路及显示装置
US9437166B2 (en) Bi-directional driving scan driver
CN105489180B (zh) Goa电路
US8816949B2 (en) Shift register circuit and image display comprising the same
US10217391B2 (en) Shift register unit, gate driving circuit and driving method thereof, and display apparatus
CN103730093B (zh) 一种阵列基板驱动电路、阵列基板及相应的液晶显示器
CN105609135B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US9305509B2 (en) Shift register unit, gate driving circuit and display apparatus
US8687761B2 (en) Shift register circuit using a switch device
CN104966500B (zh) 降低功耗的goa电路
CN103928009B (zh) 用于窄边框液晶显示器的栅极驱动器
CN105390115B (zh) 液晶显示设备及goa电路
US9269313B2 (en) GOA circuit, array substrate, and display device
US8160198B2 (en) Shift register circuit and gate signal generation method thereof
US8948336B2 (en) Shift register and driving method thereof, gate driving apparatus and display apparatus
US7289096B2 (en) Shift register and a display device using the same
US9715860B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
US9201445B2 (en) Gate driving circuit for thin film transistor liquid crystal display and thin film transistor liquid crystal display
WO2016197542A1 (zh) 触控驱动电路、显示装置及其驱动方法
CN105047124B (zh) 一种移位寄存器、栅极驱动电路及显示装置
US10095058B2 (en) Shift register and driving method thereof, gate driving device
US9530370B2 (en) Shift register unit and driving method thereof, gate driving circuit and display device
EP2879126B1 (en) Gate driving circuit, method and liquid crystal display
US9047803B2 (en) Display apparatus including bi-directional gate drive circuit

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
GR01 Patent grant