CN108648685B - 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 - Google Patents

Abstract

本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、阵列基板以及显示装置。该移位寄存器单元包括：移位寄存电路以及控制电路。移位寄存电路具有用于输出扫描信号的输出端和用于提供与另一移位寄存器单元的连接的级联端，并被配置为产生第一信号和第二信号，以及从输出端输出第一信号作为扫描信号。控制电路与移位寄存电路和第一指示信号端耦接。第一指示信号端被配置为向控制电路提供用于指示移位寄存器单元的温度是否低于阈值温度的第一指示信号。控制电路被配置为在移位寄存器单元的温度低于阈值温度的情况下，从级联端输出第二信号，以及在移位寄存器单元的温度大于或等于阈值温度的情况下，从级联端输出第一信号。

Description

移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。

背景技术

阵列基板行驱动(Gate Driver on Array，简称GOA)技术将栅极驱动电路制作在阵列基板上，实现对像素电路逐行扫描的功能。栅极驱动电路可包括多个级联的移位寄存电路。从移位寄存电路的输出端输出扫描信号以驱动像素电路并同时输出级联信号以驱动下一级移位寄存电路。

现在随着科技发展，包括上述阵列基板的显示装置被应用于越来越多的领域。例如，可以在车辆上设置显示装置以向驾驶员提供显示功能。

车载显示装置通常需要具备抗尘、抗震和耐高低温的功能。一般来说，车载显示装置必须能够承受-40℃～+85℃的高低温差。例如在冬天，车辆可能停在温度较低的户外。这样，在低温的环境中，显示装置可能出现冻结的现象。如果显示装置耐高低温的性能差则会导致其无法正常显示画面，或者完全不能显示画面。

发明内容

本文中描述的实施例提供了一种能够在高温和低温环境中工作的移位寄存器及其驱动方法、栅极驱动电路、阵列基板以及显示装置。

根据本发明的第一方面，提供了一种移位寄存器单元。该移位寄存器单元包括：移位寄存电路以及控制电路。移位寄存电路具有用于输出扫描信号的输出端和用于提供与另一移位寄存器单元的连接的级联端，并被配置为产生第一信号和第二信号，以及从输出端输出第一信号作为扫描信号。控制电路与移位寄存电路和第一指示信号端耦接。第一指示信号端被配置为向控制电路提供用于指示移位寄存器单元的温度是否低于阈值温度的第一指示信号。控制电路被配置为在移位寄存器单元的温度低于阈值温度的情况下，从级联端输出第二信号，以及在移位寄存器单元的温度大于或等于阈值温度的情况下，从级联端输出第一信号。

在本发明的实施例中，控制电路包括：第一晶体管和第二晶体管。第一晶体管的控制极耦接第一指示信号端，第一晶体管的第一极耦接移位寄存电路的上拉节点，第一晶体管的第二极耦接移位寄存电路中用于产生第二信号的电路。第二晶体管的控制极耦接第一指示信号端，第二晶体管的第一极耦接输出端，第二晶体管的第二极耦接级联端。第一晶体管的类型和第二晶体管的类型不同。

在本发明的实施例中，第一晶体管是N型晶体管，第二晶体管是P型晶体管。或者，第一晶体管是P型晶体管，第二晶体管是N型晶体管。

在本发明的实施例中，控制电路包括：第一晶体管、第二晶体管和反相器。反相器的输入端耦接第一指示信号端，反相器的输出端耦接第二晶体管的控制端。第一晶体管的控制极耦接第一指示信号端，第一晶体管的第一极耦接移位寄存电路的上拉节点，第一晶体管的第二极耦接移位寄存电路中用于产生第二信号的电路。第二晶体管的第一极耦接移位寄存电路的输出端，第二晶体管的第二极耦接级联端。第一晶体管的类型和第二晶体管的类型相同。

在本发明的实施例中，第一晶体管和第二晶体管是N型晶体管。或者，第一晶体管和第二晶体管是P型晶体管。

在本发明的实施例中，移位寄存电路包括：输入电路、复位电路、下拉控制电路、下拉电路、级联控制电路和输出电路。输入电路耦接输入端和上拉节点，并被配置为基于来自输入端的输入信号来控制上拉节点的电压。复位电路耦接复位端、第一电压端和上拉节点，并被配置为基于来自复位端的复位信号和来自第一电压端的第一电压来复位上拉节点的电压。下拉控制电路耦接第一电压端、第二电压端、上拉节点和下拉节点，并被配置为基于第一电压、来自第二电压端的第二电压和上拉节点的电压来控制下拉节点的电压。下拉电路耦接第一电压端、上拉节点和下拉节点，并被配置为基于第一电压和下拉节点的电压来控制上拉节点的电压。级联控制电路耦接下拉节点、第一电压端、时钟信号端、级联端和控制电路，并被配置为基于下拉节点的电压、第一电压、来自时钟信号端的时钟信号和控制电路，从级联端输出第一信号或者第二信号。输出电路耦接时钟信号端、上拉节点、下拉节点、第一电压端和输出端，并被配置为基于时钟信号、上拉节点的电压、下拉节点的电压和第一电压，从输出端输出第一信号。

在本发明的实施例中，级联控制电路包括：第三晶体管和第四晶体管。第三晶体管的控制极耦接第一晶体管的第二极，第三晶体管的第一极耦接时钟信号端，第三晶体管的第二极耦接第二晶体管的第二极、第四晶体管的第二极和级联端。第四晶体管的控制极耦接下拉节点，第四晶体管的第一极耦接第一电压端。

根据本发明的第二方面，提供了一种移位寄存器单元。该移位寄存器单元包括：移位寄存电路以及控制电路。移位寄存电路具有用于输出扫描信号的输出端和用于提供与另一移位寄存器单元的连接的级联端，并被配置为产生第一信号和第二信号，以及从输出端输出第一信号作为扫描信号。控制电路与移位寄存电路、第一指示信号端和第二指示信号端耦接。第一指示信号端被配置为向控制电路提供用于指示移位寄存器单元的温度是否低于阈值温度的第一指示信号。第二指示信号端被配置为向控制电路提供与第一指示信号反相的第二指示信号。控制电路被配置为在移位寄存器单元的温度低于阈值温度的情况下，从级联端输出第二信号，以及在移位寄存器单元的温度大于或等于阈值温度的情况下，从级联端输出第一信号。

在本发明的实施例中，控制电路包括：第一晶体管和第二晶体管。第一晶体管的控制极耦接第一指示信号端，第一晶体管的第一极耦接移位寄存电路的上拉节点，第一晶体管的第二极耦接移位寄存电路中用于产生第二信号的电路。第二晶体管的控制极耦接第二指示信号端，第二晶体管的第一极耦接输出端，第二晶体管的第二极耦接级联端。第一晶体管的类型和第二晶体管的类型相同。

在本发明的实施例中，第一晶体管和第二晶体管是N型晶体管。或者，第一晶体管和第二晶体管是P型晶体管。

在本发明的实施例中，移位寄存电路包括：输入电路、复位电路、下拉控制电路、下拉电路、级联控制电路和输出电路。输入电路耦接输入端和上拉节点，并被配置为基于来自输入端的输入信号来控制上拉节点的电压。复位电路耦接复位端、第一电压端和上拉节点，并被配置为基于来自复位端的复位信号和来自第一电压端的第一电压来复位上拉节点的电压。下拉控制电路耦接第一电压端、第二电压端、上拉节点和下拉节点，并被配置为基于第一电压、来自第二电压端的第二电压和上拉节点的电压来控制下拉节点的电压。下拉电路耦接第一电压端、上拉节点和下拉节点，并被配置为基于第一电压和下拉节点的电压来控制上拉节点的电压。级联控制电路耦接下拉节点、第一电压端、时钟信号端、级联端和控制电路，并被配置为基于下拉节点的电压、第一电压、来自时钟信号端的时钟信号和控制电路，从级联端输出第一信号或者第二信号。输出电路耦接时钟信号端、上拉节点、下拉节点、第一电压端和输出端，并被配置为基于时钟信号、上拉节点的电压、下拉节点的电压和第一电压，从输出端输出第一信号。

在本发明的实施例中，级联控制电路包括：第三晶体管和第四晶体管。第三晶体管的控制极耦接第一晶体管的第二极，第三晶体管的第一极耦接时钟信号端，第三晶体管的第二极耦接第二晶体管的第二极、第四晶体管的第二极和级联端。第四晶体管的控制极耦接下拉节点，第四晶体管的第一极耦接第一电压端。

根据本发明的第三方面，提供了一种用于驱动根据本发明的第一方面的移位寄存器单元的驱动方法。该驱动方法包括：驱动移位寄存电路以从输出端输出第一信号作为扫描信号；以及基于第一指示信号，通过控制电路控制从级联端输出第一信号或第二信号。第一指示信号用于指示移位寄存器单元的温度是否低于阈值温度。在移位寄存器单元的温度低于阈值温度的情况下，从级联端输出第二信号。在移位寄存器单元的温度大于或等于阈值温度的情况下，从级联端输出第一信号。

根据本发明的第四方面，提供了一种用于驱动根据本发明的第二方面的移位寄存器单元的驱动方法。该驱动方法包括：驱动移位寄存电路以从输出端输出第一信号作为扫描信号；以及基于第一指示信号和第二指示信号，通过控制电路控制从级联端输出第一信号或第二信号。第一指示信号用于指示移位寄存器单元的温度是否低于阈值温度，第二指示信号与第一指示信号反相。在移位寄存器单元的温度低于阈值温度的情况下，从级联端输出第二信号。在移位寄存器单元的温度大于或等于阈值温度的情况下，从级联端输出第一信号。

根据本发明的第五方面，提供了一种栅极驱动电路。该栅极驱动电路包括多个级联的如本发明的第一方面和第二方面所述的移位寄存器单元。任一级移位寄存器单元的输入端耦接上一级移位寄存器单元的级联端。第一级移位寄存器单元的输入端被输入起始信号。

根据本发明的第六方面，提供了一种阵列基板，其包括如上所述的栅极驱动装置。

根据本发明的第七方面，提供了一种显示装置，其包括如上所述的阵列基板。

附图说明

为了更清楚地说明本发明的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本发明的一些实施例，而非对本发明的限制，其中：

图1是一种移位寄存电路的电路图；

图2是另一种移位寄存电路的电路图；

图3是一种改进的移位寄存电路的电路图；

图4(a)是在低温时在如图1-3所示的移位寄存电路作为级联的多个移位寄存电路中的第一级的情况下，输出的信号的波形图；

图4(b)是在低温时在如图1-3所示的移位寄存电路作为级联的多个移位寄存电路中的最后一级的情况下，输出的信号的波形图；

图5(a)是在高温时在如图1-3所示的移位寄存电路作为级联的多个移位寄存电路中的第一级的情况下，输出的信号的波形图；

图5(b)是在高温时在如图1-3所示的移位寄存电路作为级联的多个移位寄存电路中的最后一级的情况下，输出的信号的波形图；

图6是根据本发明的实施例的移位寄存器单元的示意性框图；

图7是如图6所示的移位寄存器单元的示例性电路图；

图8是如图6所示的移位寄存器单元的另一示例性电路图；

图9是根据本发明的实施例的另一种移位寄存器单元的示意性框图；

图10是如图9所示的移位寄存器单元的示例性电路图；

图11是根据本发明的实施例的栅极驱动电路的示意性框图；

图12是根据本发明的实施例的另一种栅极驱动电路的示意性框图；以及

图13是根据本发明的实施例的显示装置的示意性框图。

具体实施方式

为了使本发明的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本发明保护的范围。

除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本发明主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。

在本发明的所有实施例中，由于晶体管的源极和漏极(发射极和集电极)是对称的，并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反，因此在本发明的实施例中，统一将晶体管的受控中间端称为控制极，信号输入端称为第一极，信号输出端称为第二极。本发明的实施例中所采用的晶体管主要是开关晶体管。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。

在本文中，“低温”指的是比阈值温度更低的温度。“高温”指的是比阈值温度更高的温度。阈值温度可以是本领域技术人员通常理解的区分高温和低温的温度。阈值温度例如是50℃和60℃之间的任一温度。

图1示出了一种移位寄存电路100的电路图。该移位寄存电路100可包括：输入电路110、复位电路120、下拉控制电路130、下拉电路140和输出电路150。输入电路110耦接输入端INPUT和上拉节点PU，并被配置为基于来自输入端INPUT的输入信号来控制上拉节点PU的电压。复位电路120耦接复位端RESET、第一电压端V1和上拉节点PU，并被配置为基于来自复位端RESET的复位信号和来自第一电压端V1的第一电压V1来复位上拉节点PU的电压。下拉控制电路130耦接第一电压端V1、第二电压端V2、上拉节点PU和下拉节点PD，并被配置为基于第一电压V1、来自第二电压端V2的第二电压V2和上拉节点PU的电压来控制下拉节点PD的电压。下拉电路140耦接第一电压端V1、上拉节点PU和下拉节点PD，并被配置为基于第一电压V1和下拉节点PD的电压来控制上拉节点PU的电压。输出电路150耦接时钟信号端CLK、上拉节点PU、下拉节点PD、第一电压端V1和输出端OUT，并被配置为基于时钟信号CLK、上拉节点PU的电压、下拉节点PD的电压和第一电压V1，从输出端OUT输出第一信号，作为扫描信号。

如图1所示，该移位寄存电路100还可包括全局复位电路160。全局复位电路160耦接全局复位端TRST、第一电压端V1、上拉节点PU和输出端OUT，并被配置为基于来自全局复位端TRST的全局复位信号和来自第一电压端V1的第一电压来复位上拉节点PU的电压和输出端OUT的电压。全局复位信号可用于复位阵列基板上的所有像素电路。

图2示出另一种移位寄存电路200的电路图。图2所示的移位寄存电路200在图1所示的移位寄存电路100的基础上，在下拉控制电路230、下拉电路240和输出电路250中对称地设置了多个晶体管。下拉控制电路230耦接第一交流电压端V2o和第二交流电压端V2e。第一交流电压端V2o和第二交流电压端V2e输出的交流电压交替控制第一下拉节点PDo和第二下拉节点PDe。这样，可延长与第一交流电压端V2o和第二交流电压端V2e直接连接的晶体管的寿命。

如图1和图2所示的移位寄存电路需要驱动像素电路和下一级移位寄存电路。这样，移位寄存电路驱动的负载较大。这种移位寄存电路在低温工作时，从输出端输出的扫描信号的上升时间(tr时间)较长，会影响与其连接的像素电路和下一级移位寄存电路的工作。

图3示出基于图2所示的移位寄存电路200的改进的移位寄存电路300。如图3所示，移位寄存电路300除了包括图2所示的移位寄存电路200所包括的电路，还包括级联控制电路310。级联控制电路310耦接上拉节点PU、第一下拉节点PDo和第二下拉节点PDe、第一电压端V1、时钟信号端CLK和级联端CAS，并被配置为基于上拉节点PU的电压、第一下拉节点PDo的电压、第二下拉节点PDe的电压、第一电压和来自时钟信号端CLK的时钟信号CLK，产生第二信号。级联控制电路310从级联端CAS输出该第二信号，作为级联信号。由于输出端OUT输出的第一信号只作为扫描信号，第一信号驱动的负载较小，因此在低温时该负载能够正常工作。

本领域的技术人员应理解，也可以对图1所示的移位寄存电路100进行类似改进。在改进的移位寄存电路包括移位寄存电路100和级联控制电路的情况下，该级联控制电路耦接上拉节点PU、下拉节点PD、第一电压端V1、时钟信号端CLK和级联端CAS。

图4(a)示出在低温时在如图1-3所示的移位寄存电路100-300作为级联的多个移位寄存电路中的第一级的情况下，输出的信号的波形图。图4(b)示出在低温时在如图1-3所示的移位寄存电路100-300作为级联的多个移位寄存电路中的最后一级的情况下，输出的信号的波形图。如图4(a)和(b)所示，在低温时，如图1所示的移位寄存电路100输出的扫描信号100_OUT的上升时间较长。如图2所示的移位寄存电路200输出的扫描信号200_OUT的上升时间同样较长。如图3所示的移位寄存电路300输出的扫描信号300_OUT的上升时间也较长。移位寄存电路300输出的级联信号300_CAS的上升时间短，因此能够正常驱动下一级移位寄存电路。此外，由于扫描信号从输出端OUT输出，级联信号从级联端CAS输出，因此，相比于图1和图2所示的移位寄存电路，移位寄存电路300中的晶体管M1的尺寸可以做得更小。

但是，这种改进的移位寄存电路300在高温工作时存在问题。图5(a)示出在高温时在如图1-3所示的移位寄存电路100-300作为级联的多个移位寄存电路中的第一级的情况下，输出的信号的波形图。图5(b)示出在高温时在如图1-3所示的移位寄存电路100-300作为级联的多个移位寄存电路中的最后一级的情况下，输出的信号的波形图。由于移位寄存电路300中的薄膜晶体管长时间在高温下工作，所以薄膜晶体管的阈值电压漂移比较严重。如图5(a)所示，在第一级，移位寄存电路300输出的级联信号300_CAS存在异常。因此，第二级的移位寄存电路300的上拉节点PU的电压将受到影响，从而导致该级的移位寄存电路300输出的级联信号300_CAS存在异常。这样，逐级影响，如图5(b)所示，最后一级的移位寄存电路300无法正常输出级联信号300_CAS。因此，作为级联的多个移位寄存电路中的最后一级或最后几级的移位寄存电路300的级联端CAS可能没有输出信号。

图6示出根据本发明的实施例的移位寄存器单元600的示意性框图。该移位寄存器单元600包括：移位寄存电路610以及控制电路620。移位寄存电路610具有用于输出扫描信号的输出端OUT和用于提供与另一移位寄存器单元的连接的级联端CAS。移位寄存电路610被配置为产生第一信号和第二信号，以及从输出端OUT输出第一信号作为扫描信号。控制电路620与移位寄存电路610和第一指示信号端SL耦接。第一指示信号端SL被配置为向控制电路620提供用于指示移位寄存器单元600的温度是否低于阈值温度的第一指示信号。控制电路620被配置为在移位寄存器单元600的温度低于阈值温度的情况下，从级联端CAS输出第二信号，以及在移位寄存器单元600的温度大于或等于阈值温度的情况下，从级联端CAS输出第一信号。

第一指示信号端SL提供的第一指示信号可来自温度传感器。

在本实施例中，第一信号可以是如图4和图5所示的扫描信号300_OUT。第二信号可以是如图4和图5所示的级联信号300_CAS。因此，第一信号在高温情况下正常。第二信号在低温情况下正常。根据本实施例的移位寄存电路600通过第一指示信号指示温度来选择性地从级联端输出第一信号或者第二信号。这能够避免在温度变化的情况下，移位寄存电路输出的级联信号异常。

图7示出如图6所示的移位寄存器单元600的示例性电路图。在图7中，移位寄存电路610可包括：输入电路110、复位电路120、下拉控制电路230、下拉电路240、级联控制电路310和输出电路250。移位寄存电路610与图3所示的移位寄存电路300的不同之处在于：级联控制电路310经由控制电路720耦接到上拉节点PU，并被配置为基于第一下拉节点PDo的电压、第二下拉节点PDe的电压、第一电压、来自时钟信号端CLK的时钟信号CLK和控制电路720，从级联端CAS输出第一信号或者第二信号，作为级联信号。

如图7所示，控制电路720包括：第一晶体管T1和第二晶体管T2。级联控制电路310可包括：第三晶体管T3、第四晶体管T4和第五晶体管T5。第一晶体管T1的控制极耦接第一指示信号端SL，第一晶体管T1的第一极耦接移位寄存电路610的上拉节点PU，第一晶体管T1的第二极耦接移位寄存电路610中用于产生第二信号的电路。在图7所示的实施例中，第一晶体管T1的第二极耦接第三晶体管T3的控制极。第二晶体管T2的控制极耦接第一指示信号端SL，第二晶体管T2的第一极耦接输出端OUT，第二晶体管T2的第二极耦接级联端CAS。第一晶体管T1的类型和第二晶体管T2的类型不同。

第三晶体管T3的控制极耦接第一晶体管T1的第二极，第三晶体管T3的第一极耦接时钟信号端CLK，第三晶体管T3的第二极耦接第二晶体管T2的第二极、第四晶体管T4的第二极、第五晶体管T5的第二极和级联端CAS。第四晶体管T4的控制极耦接第一下拉节点PDo，第四晶体管T4的第一极耦接第一电压端V1。第五晶体管T5的控制极耦接第二下拉节点PDe，第五晶体管T5的第一极耦接第一电压端V1。

尽管图7示出了全局复位电路160。但本领域的技术人员应了解全局复位电路160对于本发明的实施例来说并不是必需的。

此外，本领域的技术人员还应了解，根据本发明实施例的移位寄存电路也可以采用如图1所示的下拉控制电路130、下拉电路140和输出电路150来代替下拉控制电路230、下拉电路240和输出电路250。在这种情况下，级联控制电路可包括：第三晶体管T3和第四晶体管T4。第三晶体管T3的控制极耦接第一晶体管T1的第二极，第三晶体管T3的第一极耦接时钟信号端CLK，第三晶体管T3的第二极耦接第二晶体管T2的第二极、第四晶体管T4的第二极和级联端CAS。第四晶体管T4的控制极耦接下拉节点PD，第四晶体管T4的第一极耦接第一电压端V1。

在本实施例中，第一晶体管T1可以是N型晶体管，第二晶体管T2可以是P型晶体管。在低温情况下，例如第一指示信号端SL提供高电压。这样，第一晶体管T1导通，第二晶体管T2截止。因为第一晶体管T1导通，所以来自上拉节点PU的高电压可以被提供给第三晶体管T3的控制极。这样，第三晶体管T3导通，从而使得移位寄存电路610产生第二信号，并使得第二信号从级联端CAS输出。在高温情况下，例如第一指示信号端SL提供低电压。这样，第一晶体管T1截止，第二晶体管T2导通。因为第二晶体管T2导通，所以被提供给输出端OUT的第一信号也可以从级联端CAS输出。

本领域的技术人员应理解，在替代实施例中，第一晶体管T1可以是P型晶体管，第二晶体管T2可以是N型晶体管。在这种情况下，第一指示信号端SL提供的高电压指示高温，第一指示信号端SL提供的低电压指示低温。

图8示出如图6所示的移位寄存器单元600的另一示例性电路图。与图7所示的实施例不同之处在于，在图8所示的实施例中，控制电路820包括：第一晶体管T1、第二晶体管T2和反相器821。反相器821的输入端耦接第一指示信号端SL，反相器821的输出端耦接第二晶体管T2的控制端。第一晶体管T1的类型和第二晶体管T2的类型相同。

在本发明的实施例中，第一晶体管T1和第二晶体管T2是N型晶体管。在低温情况下，例如第一指示信号端SL提供高电压。这样，第一晶体管T1导通，第二晶体管T2截止。因为第一晶体管T1导通，所以来自上拉节点PU的高电压可以被提供给第三晶体管T3的控制极。这样，第三晶体管T3导通，从而使得移位寄存电路610产生第二信号，并使得第二信号从级联端CAS输出。在高温情况下，例如第一指示信号端SL提供低电压。这样，第一晶体管T1截止，第二晶体管T2导通。因为第二晶体管T2导通，所以被提供给输出端OUT的第一信号也可以从级联端CAS输出。第一指示信号端SL提供的第一指示信号可来自温度传感器。

本领域的技术人员应理解，在替代实施例中，第一晶体管T1和第二晶体管T2是P型晶体管。在这种情况下，第一指示信号端SL提供的高电压指示高温，第一指示信号端SL提供的低电压指示低温。

图9示出根据本发明的实施例的另一种移位寄存器单元900的示意性框图。该移位寄存器单元900包括：移位寄存电路610以及控制电路920。移位寄存电路610可与图6所示的移位寄存电路610相同。控制电路920与移位寄存电路610、第一指示信号端SL和第二指示信号端SH耦接。第一指示信号端SL被配置为向控制电路920提供用于指示移位寄存器单元900的温度是否低于阈值温度的第一指示信号。第二指示信号端SH被配置为向控制电路920提供与第一指示信号反相的第二指示信号。控制电路920被配置为在移位寄存器单元900的温度低于阈值温度的情况下，从级联端CAS输出第二信号，以及在移位寄存器单元900的温度大于或等于阈值温度的情况下，从级联端CAS输出第一信号。

第一指示信号端SL提供的第一指示信号可来自温度传感器。将第一指示信号提供给移位寄存单元900外部的反相器，可从反相器的输出端获得与第一指示信号反相的第二指示信号。

在本实施例中，第一信号可以是如图4和图5所示的扫描信号300_OUT。第二信号可以是如图4和图5所示的级联信号300_CAS。因此，第一信号在高温情况下正常。第二信号在低温情况下正常。根据本实施例的移位寄存电路900通过第一指示信号和第二指示信号指示温度来选择性地从级联端输出第一信号或者第二信号。这能够避免在温度变化的情况下，移位寄存电路输出的级联信号异常。

图10示出如图9所示的移位寄存器单元900的示例性电路图。移位寄存器单元1000的移位寄存电路610可包括：输入电路110、复位电路120、下拉控制电路230、下拉电路240、级联控制电路310和输出电路250。移位寄存器单元1000的控制电路1020包括：第一晶体管T1和第二晶体管T2。第一晶体管T1的控制极耦接第一指示信号端SL，第一晶体管T1的第一极耦接移位寄存电路610的上拉节点PU，第一晶体管T1的第二极耦接移位寄存电路610中用于产生第二信号的电路。在图10所示的实施例中，第一晶体管T1的第二极耦接第三晶体管T3的控制极。第二晶体管T2的控制极耦接第二指示信号端SH，第二晶体管T2的第一极耦接输出端OUT，第二晶体管T2的第二极耦接级联端CAS。第一晶体管T1的类型和第二晶体管T2的类型相同。

在本实施例中，第一晶体管T1和第二晶体管T2可以是N型晶体管。在低温情况下，例如第一指示信号端SL提供高电压，第二指示信号端SH提供低电压。这样，第一晶体管T1导通，第二晶体管T2截止。因为第一晶体管T1导通，所以来自上拉节点PU的高电压可以被提供给第三晶体管T3的控制极。这样，第三晶体管T3导通，从而使得移位寄存电路610产生第二信号，并使得第二信号从级联端CAS输出。在高温情况下，例如第一指示信号端SL提供低电压，第二指示信号端SH提供高电压。这样，第一晶体管T1截止，第二晶体管T2导通。因为第二晶体管T2导通，所以被提供给输出端OUT的第一信号也可以从级联端CAS输出。

本领域的技术人员应理解，在替代实施例中，第一晶体管T1和第二晶体管T2可以是P型晶体管。在这种情况下，第一指示信号端SL提供的高电压和第二指示信号端SH提供的低电压指示高温，第一指示信号端SL提供的低电压和第二指示信号端SH提供的高电压指示低温。

本发明的实施例还提供了一种用于驱动如图6-8所示的移位寄存器单元(600、700和800)中任一个的驱动方法。在该驱动方法中，驱动移位寄存电路610以从输出端OUT输出第一信号作为扫描信号。此外，基于第一指示信号，通过控制电路(620、720和820)控制从级联端CAS输出第一信号或第二信号。第一指示信号用于指示移位寄存器单元(600、700和800)的温度是否低于阈值温度。在移位寄存器单元(600、700和800)的温度低于阈值温度的情况下，从级联端CAS输出第二信号。在移位寄存器单元(600、700和800)的温度大于或等于阈值温度的情况下，从级联端CAS输出第一信号。

本发明的实施例还提供了一种用于驱动如图9或10所示的移位寄存器单元(900和1000)的驱动方法。在该驱动方法中，驱动移位寄存电路610以从输出端OUT输出第一信号作为扫描信号。此外，基于第一指示信号和第二指示信号，通过控制电路(920和1020)控制从级联端CAS输出第一信号或第二信号。第一指示信号用于指示移位寄存器单元(900和1000)的温度是否低于阈值温度，第二指示信号与第一指示信号反相。在移位寄存器单元(900和1000)的温度低于阈值温度的情况下，从级联端CAS输出第二信号。在移位寄存器单元(900和1000)的温度大于或等于阈值温度的情况下，从级联端CAS输出第一信号。

图11示出根据本发明的实施例的栅极驱动电路1100的示意性框图。该栅极驱动电路1100包括多个级联的如图6-8所示的移位寄存器单元(600、700和800)中的任一个。任一级移位寄存器单元Rn的输入端INPUT耦接上一级移位寄存器单元R(n-1)的级联端CAS。第一级移位寄存器单元R1的输入端被输入起始信号STV。

图12示出根据本发明的实施例的另一栅极驱动电路1200的示意性框图。该栅极驱动电路1200包括多个级联的如图9所示的移位寄存器单元900或如图10所示的移位寄存器单元1000。任一级移位寄存器单元R-n的输入端INPUT耦接上一级移位寄存器单元R-(n-1)的级联端CAS。第一级移位寄存器单元R-1的输入端被输入起始信号STV。

图13示出根据本发明的实施例的显示装置1300的示意性框图。显示装置1300可包括阵列基板1310。阵列基板1310可包括如上所述的栅极驱动电路1100或1200。

本发明实施例提供的显示装置可以应用于任何具有显示功能的产品，例如，电子纸、移动电话、平板电脑、电视机、笔记本电脑、数码相框、可穿戴设备或导航仪等。

除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。

适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。

以上对本发明的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本发明的精神和范围的情况下对本发明的实施例进行各种修改和变型。本发明的保护范围由所附的权利要求限定。

Claims (14)

1.一种移位寄存器单元，包括：

移位寄存电路，其具有用于输出扫描信号的输出端和用于提供与另一移位寄存器单元的连接的级联端，并被配置为产生第一信号和第二信号，以及从所述输出端输出所述第一信号作为所述扫描信号；以及

控制电路，其与所述移位寄存电路和第一指示信号端耦接，所述第一指示信号端被配置为向所述控制电路提供用于指示所述移位寄存器单元的温度是否低于阈值温度的第一指示信号，所述控制电路被配置为在所述移位寄存器单元的温度低于所述阈值温度的情况下，从所述级联端输出所述第二信号，以及在所述移位寄存器单元的温度大于或等于所述阈值温度的情况下，从所述级联端输出所述第一信号。

2.根据权利要求1所述的移位寄存器单元，其中，所述控制电路包括：第一晶体管和第二晶体管，

其中，所述第一晶体管的控制极耦接所述第一指示信号端，所述第一晶体管的第一极耦接所述移位寄存电路的上拉节点，所述第一晶体管的第二极耦接所述移位寄存电路中用于产生所述第二信号的电路；

其中，所述第二晶体管的控制极耦接所述第一指示信号端，所述第二晶体管的第一极耦接所述输出端，所述第二晶体管的第二极耦接所述级联端；

其中，所述第一晶体管的类型和第二晶体管的类型不同。

3.根据权利要求1所述的移位寄存器单元，其中，所述控制电路包括：第一晶体管、第二晶体管和反相器，

其中，所述反相器的输入端耦接所述第一指示信号端，所述反相器的输出端耦接所述第二晶体管的控制端；

其中，所述第一晶体管的控制极耦接所述第一指示信号端，所述第一晶体管的第一极耦接所述移位寄存电路的上拉节点，所述第一晶体管的第二极耦接所述移位寄存电路中用于产生所述第二信号的电路；

其中，所述第二晶体管的第一极耦接所述移位寄存电路的输出端，所述第二晶体管的第二极耦接所述级联端；

其中，所述第一晶体管的类型和第二晶体管的类型相同。

4.根据权利要求2或3所述的移位寄存器单元，其中，所述移位寄存电路包括：输入电路、复位电路、下拉控制电路、下拉电路、级联控制电路和输出电路；

其中，所述输入电路耦接输入端和上拉节点，并被配置为基于来自所述输入端的输入信号来控制所述上拉节点的电压；

所述复位电路耦接复位端、第一电压端和所述上拉节点，并被配置为基于来自所述复位端的复位信号和来自所述第一电压端的第一电压来复位所述上拉节点的电压；

所述下拉控制电路耦接所述第一电压端、第二电压端、所述上拉节点和下拉节点，并被配置为基于所述第一电压、来自所述第二电压端的第二电压和所述上拉节点的电压来控制所述下拉节点的电压；

所述下拉电路耦接所述第一电压端、所述上拉节点和所述下拉节点，并被配置为基于所述第一电压和所述下拉节点的电压来控制所述上拉节点的电压；

所述级联控制电路耦接所述下拉节点、所述第一电压端、时钟信号端、所述级联端和所述控制电路，并被配置为基于所述下拉节点的电压、所示第一电压、来自所述时钟信号端的时钟信号和所述控制电路，从所述级联端输出所述第一信号或者所述第二信号；

所述输出电路耦接所述时钟信号端、所述上拉节点、所述下拉节点、所述第一电压端和所述输出端，并被配置为基于所述时钟信号、所述上拉节点的电压、所述下拉节点的电压和所述第一电压，从所述输出端输出所述第一信号。

5.根据权利要求4所述的移位寄存器单元，其中，所述级联控制电路包括：第三晶体管和第四晶体管，

其中，所述第三晶体管的控制极耦接所述第一晶体管的第二极，所述第三晶体管的第一极耦接所述时钟信号端，所述第三晶体管的第二极耦接所述第二晶体管的第二极、所述第四晶体管的第二极和所述级联端；

其中，所述第四晶体管的控制极耦接所述下拉节点，所述第四晶体管的第一极耦接所述第一电压端。

6.一种移位寄存器单元，包括：

移位寄存电路，其具有用于输出扫描信号的输出端和用于提供与另一移位寄存器单元的连接的级联端，并被配置为产生第一信号和第二信号，以及从所述输出端输出所述第一信号作为所述扫描信号；以及

控制电路，其与所述移位寄存电路、第一指示信号端和第二指示信号端耦接，所述第一指示信号端被配置为向所述控制电路提供用于指示所述移位寄存器单元的温度是否低于阈值温度的第一指示信号，所述第二指示信号端被配置为向所述控制电路提供与所述第一指示信号反相的第二指示信号，所述控制电路被配置为在所述移位寄存器单元的温度低于所述阈值温度的情况下，从所述级联端输出所述第二信号，以及在所述移位寄存器单元的温度大于或等于所述阈值温度的情况下，从所述级联端输出所述第一信号。

7.根据权利要求6所述的移位寄存器单元，其中，所述控制电路包括：第一晶体管和第二晶体管，

其中，所述第一晶体管的控制极耦接所述第一指示信号端，所述第一晶体管的第一极耦接所述移位寄存电路的上拉节点，所述第一晶体管的第二极耦接所述移位寄存电路中用于产生所述第二信号的电路；

其中，所述第二晶体管的控制极耦接所述第二指示信号端，所述第二晶体管的第一极耦接所述输出端，所述第二晶体管的第二极耦接所述级联端；

其中，所述第一晶体管的类型和第二晶体管的类型相同。

8.根据权利要求7所述的移位寄存器单元，其中，所述移位寄存电路包括：输入电路、复位电路、下拉控制电路、下拉电路、级联控制电路和输出电路；

其中，所述输入电路耦接输入端和上拉节点，并被配置为基于来自所述输入端的输入信号来控制所述上拉节点的电压；

所述复位电路耦接复位端、第一电压端和所述上拉节点，并被配置为基于来自所述复位端的复位信号和来自所述第一电压端的第一电压来复位所述上拉节点的电压；

所述下拉控制电路耦接所述第一电压端、第二电压端、所述上拉节点和下拉节点，并被配置为基于所述第一电压、来自所述第二电压端的第二电压和所述上拉节点的电压来控制所述下拉节点的电压；

所述下拉电路耦接所述第一电压端、所述上拉节点和所述下拉节点，并被配置为基于所述第一电压和所述下拉节点的电压来控制所述上拉节点的电压；

所述级联控制电路耦接所述下拉节点、所述第一电压端、时钟信号端、所述级联端和所述控制电路，并被配置为基于所述下拉节点的电压、所示第一电压、来自所述时钟信号端的时钟信号和所述控制电路，从所述级联端输出所述第一信号或者所述第二信号；

所述输出电路耦接所述时钟信号端、所述上拉节点、所述下拉节点、所述第一电压端和所述输出端，并被配置为基于所述时钟信号、所述上拉节点的电压、所述下拉节点的电压和所述第一电压，从所述输出端输出所述第一信号。

9.根据权利要求8所述的移位寄存器单元，其中，所述级联控制电路包括：第三晶体管和第四晶体管，

其中，所述第三晶体管的控制极耦接所述第一晶体管的第二极，所述第三晶体管的第一极耦接所述时钟信号端，所述第三晶体管的第二极耦接所述第二晶体管的第二极、所述第四晶体管的第二极和所述级联端；

其中，所述第四晶体管的控制极耦接所述下拉节点，所述第四晶体管的第一极耦接所述第一电压端。

10.一种用于驱动根据权利要求1所述的移位寄存器单元的驱动方法，包括：

驱动所述移位寄存电路以从所述输出端输出所述第一信号作为扫描信号；以及

基于所述第一指示信号，通过所述控制电路控制从所述级联端输出所述第一信号或所述第二信号，其中，所述第一指示信号用于指示所述移位寄存器单元的温度是否低于阈值温度；

其中，在所述移位寄存器单元的温度低于所述阈值温度的情况下，从所述级联端输出所述第二信号；

在所述移位寄存器单元的温度大于或等于所述阈值温度的情况下，从所述级联端输出所述第一信号。

11.一种用于驱动根据权利要求6所述的移位寄存器单元的驱动方法，包括：

驱动所述移位寄存电路以从所述输出端输出所述第一信号作为扫描信号；以及

基于所述第一指示信号和所述第二指示信号，通过所述控制电路控制从所述级联端输出所述第一信号或所述第二信号，其中，所述第一指示信号用于指示所述移位寄存器单元的温度是否低于阈值温度，所述第二指示信号与所述第一指示信号反相；

其中，在所述移位寄存器单元的温度低于所述阈值温度的情况下，从所述级联端输出所述第二信号；

在所述移位寄存器单元的温度大于或等于所述阈值温度的情况下，从所述级联端输出所述第一信号。

12.一种栅极驱动电路，包括多个级联的如权利要求1-9中任一项所述的移位寄存器单元；

其中，任一级移位寄存器单元的输入端耦接上一级移位寄存器单元的级联端；

第一级移位寄存器单元的输入端被输入起始信号。

13.一种阵列基板，包括如权利要求12所述的栅极驱动电路。

14.一种显示装置，包括如权利要求13所述的阵列基板。

Images