CN202502429U - 恒定电流源 - Google Patents

Abstract

本实用新型公开了一种恒定电流源，包括一第一电流镜，其中所述第一电流镜包括一电流输入端、一第一电流输出端和一第二电流输出端；其中所述恒定电流源还包括一电流维持单元；在所述电流维持单元中，一第一晶体管和一第三晶体管的导电通路依次串接于所述第一电流输出端和一第一参考电势端子之间，一第二晶体管和一第四晶体管的导电通路依次串接于所述第二电流输出端和所述第一参考电势端子之间；所述第一晶体管的栅极和第二晶体管的栅极与所述第一电流输出端电连接，所述第三晶体管的栅极和第四晶体管的栅极与所述第二电流输出端电连接；所述第二晶体管的漏极还与一外部负载电连接。本实用新型使得恒定电流源输出的电流不在受到负载的阻值的影响。

Description

恒定电流源

技术领域

本实用新型涉及一种恒定电流源，特别是涉及一种具有电流镜的恒定电流源。

背景技术

恒流源电路就是要能够提供一个稳定的电流以保证其它电路稳定工作的基础。即要求恒流源电路输出恒定电流，因此作为输出级的器件应该是具有饱和输出电流的伏安特性。这可以采用工作于输出电流饱和状态的BJT(双极结型晶体管)或者MOSFET(金属氧化物半导体场效应晶体管)来实现。

图1所示为一种基本恒流源电路，其中包括一电流镜，其中所述电流镜包括NMOS管M1(N型金属氧化物半导体场效应晶体管)和NMOS管M2，所述恒流源电路中还包括PMOS管P1(P型金属氧化物半导体场效应晶体管)和PMOS管P2。所述NMOS管M1的漏极接收参考电流Ir，所述NMOS管M2输出电流Ib，由于所述NMOS管M1和NMOS管M2构成电流镜，而且所述NMOS管M1和NMOS管M2的长宽比相同所以输出电流Ib和参考电流Ir的大小相同。

而所述PMOS管P1接收所述输出电流Ib，所述PMOS管P2输出电流Io至负载，而且所述PMOS管P2的长宽比和PMOS管P1的长宽比的比值为n，所述n大于等于1，所以同样根据电流镜的镜射原理，所述Io与Ib的比值与所述比值n相同，即Io的至为n倍的Ib的值，所以输出至负载的电流Io的值应为n倍的Ib的值。

但是根据晶体管饱和状态的I-V公式：I＝K(Vgs-Vt)²(1+λVds)，可以发现这种结构有以下两点缺陷：

1、由于负载的变化而引起所述基本恒流源电路输出的Vout电压的变化，使得PMOS管P2的源端的VCC电压和漏端的Vout电压的差值，即Vds，产生了较大变化。例如，当VCC＝2.7V并且Ir＝1mA时，而且n＝8，此时根据镜射原理，Io的理想值应为8mA。

但是当负载的阻值R＝100欧姆时，Vout＝Io×R＝8×100＝0.8V，因而Vds＝VCC-Vout＝2.7V-0.8V＝1.9V，而当负载的阻值R＝200欧姆时，Vout＝8×200＝1.6V，所以Vds＝VCC-Vout＝2.7V-1.6V＝1.1V。所以可见在这两种不同负载的阻值的情况下，Vds的值不同，而且根据晶体管饱和状态的I-V公式，可以发现这两种情况下，实际输入至所述负载的电流Io完全偏离理想值，所以输出至负载的电流Io随负载的阻值变化而变化。

2、另外一种情况是负载的阻值不变而VCC变化时，如上所述，例如当VCC＝2.7V，Ir＝1mA并且n＝8时，Io的理想值为8mA，当负载的阻值R＝100欧姆时，Vout＝Io×R＝8×100＝0.8V，所以Vds＝VCC-Vout＝2.7V-0.8V＝1.9V，而当VCC改变为4V时，Vds＝VCC-Vout＝4V-0.8V＝3.2V，所以在两种不同VCC的情况下，因为PMOS管P2的Vds不同而使得实际注入负载的电流Io偏离理想值，所以输出电流Io随VCC的变化而变化。

以上两个缺点的使恒流源电路输出的电流可控性较差，特别是在低压差时候，输出电流的值和设计目标的输出电流的值差异更大。

实用新型内容

本实用新型要解决的技术问题是为了克服现有技术的恒流源电路中输出的电流可控性较差的缺陷，提供一种恒定电流源，通过维持所述恒定电流源的输出端的电压，从而使得输出电流保持稳定于一个固定值。

本实用新型是通过下述技术方案来解决上述技术问题的：

本实用新型提供了一种恒定电流源，包括一第一电流镜，其中所述第一电流镜包括一电流输入端、一第一电流输出端和一第二电流输出端；

其特点是所述恒定电流源还包括一电流维持单元，其中所述电流维持单元包括一第一晶体管、一第二晶体管、一第三晶体管和一第四晶体管；

其中所述第一晶体管和第三晶体管的导电通路依次串接于所述第一电流输出端和一第一参考电势端子之间，所述第二晶体管和第四晶体管的导电通路依次串接于所述第二电流输出端和所述第一参考电势端子之间；

所述第一晶体管的栅极和第二晶体管的栅极与所述第一电流输出端电连接，所述第三晶体管的栅极和第四晶体管的栅极与所述第二电流输出端电连接；所述第二晶体管的漏极还与一外部负载电连接。

较佳地，所述第一电流镜包括一第五晶体管、一第六晶体管和一第七晶体管，其中所述第五晶体管的导电通路串接于所述电流输入端和一第二参考电势端子之间，所述第五晶体管的栅极和漏极电连接，所述第六晶体管的导电通路串接于所述第一电流输出端和所述第二参考电势端子之间，所述第七晶体管的导电通路串接于所述第二电流输出端和所述第二参考电势端子之间，所述第六晶体管的栅极和第七晶体管的栅极与所述第五晶体管的栅极电连接。

较佳地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均为MOSFET管。

较佳地，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为PMOS管，所述第五晶体管、第六晶体管和第七晶体管均为NMOS管。

较佳地，所述第一参考电势端子具有一恒定电压。

较佳地，所述第二参考电势端子接地。

较佳地，所述第五晶体管、第六晶体管和第七晶体管的长宽比均相同。

较佳地，第三晶体管和第四晶体管的长宽比相同。

较佳地，所述第一晶体管的长宽比与第二晶体管的长宽比的比值大于等于1。

本实用新型还提供了一种恒定电流源，包括一第一电流镜，其中所述第一电流镜包括一电流输入端和一电流输出端；

其特点是所述恒定电流源还包括一电流维持单元，其中所述电流维持单元包括一第一晶体管、一第二晶体管、一第三晶体管和一第四晶体管；

其中所述第一晶体管和第三晶体管的导电通路依次串接于所述电流输出端和一第一参考电势端子之间，所述第二晶体管和第四晶体管的导电通路依次串接于一外部负载和所述第一参考电势端子之间；

所述第一晶体管的栅极和第二晶体管的栅极与一第二参考电势端子电连接，所述第三晶体管的栅极和第四晶体管的栅极与一第三参考电势端子电连接。

较佳地，所述第一电流镜包括一第五晶体管和一第六晶体管，其中所述第五晶体管的导电通路串接于所述电流输入端和一第四参考电势端子之间，所述第五晶体管的栅极和漏极电连接，所述第六晶体管的导电通路串接于所述电流输出端和所述第四参考电势端子之间，所述第六晶体管的栅极与所述第五晶体管的栅极电连接。

较佳地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为MOSFET管。

较佳地，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为PMOS管，所述第五晶体管和第六晶体管均为NMOS管。

较佳地，所述第一参考电势端子、第二参考电势端子和第三参考电势端子分别具有一恒定电压。

较佳地，所述第四参考电势端子接地。

较佳地，所述第五晶体管和第六晶体管的长宽比相同。

较佳地，第三晶体管长宽比和第四晶体管的长宽比的比值与所述第一晶体管的长宽比与第二晶体管的长宽比的比值相同。

较佳地，所述第一晶体管的长宽比和第二晶体管的长宽比的比值大于等于1。

本实用新型的积极进步效果在于：

本实用新型的恒定电流源通过电流维持单元，维持电流源输出电流端的电压，从而使得恒定电流源输出的电流不在受到负载的阻值的影响，从而稳定了恒定电流源输出的电流的大小。

附图说明

图1为现有技术的基本恒流源电路的结构示意图。

图2为本实用新型的恒定电流源的第一实施例的结构示意图。

图3为本实用新型的恒定电流源的第二实施例的结构示意图。

具体实施方式

下面结合附图给出本实用新型较佳实施例，以详细说明本实用新型的技术方案。

第一实施例：

如图2所示，本实施例的恒定电流源包括一第一电流镜1和一电流维持单元2，所述第一电流镜1用于输出一固定电流。本实施例中所述第一电流镜1中包括一第五晶体管MN1、一第六晶体管MN2和一第七晶体管MN3。所述第五晶体管MN1、第六晶体管MN2和第七晶体管MN3均为NMOS管。

其中所述第五晶体管MN1的源极和一第二参考电势端子V2连接，本实施例中由于所述第二参考电势端子接地，所以第二参考电势端子V2上的电势为零。本实施例中所述第五晶体管MN1的漏极与一电流输入端IN电连接，其中所述第五晶体管MN1栅极和漏极电连接。

所述第六晶体管MN2的源极连接于第一电流镜1的一第一电流输出端A，所述第六晶体管MN2的漏极与所述第二参考电势端子V2连接。所述第七晶体管MN3的源极连接于第一电流镜1的一第二电流输出端B，所述第七晶体管MN3的漏极与所述第二参考电势端子V2连接。所述第六晶体管MN2的栅极和第七晶体管MN3的栅极均与所述第五晶体管MN1的栅极电连接。

本实施例中所述第五晶体管MN1、第六晶体管MN2和第七晶体管MN3的长宽比均相同，而且由于第五晶体管MN1、第六晶体管MN2和第七晶体管MN3均工作与饱和区，所以根据饱和区电流公式和电流镜原理，所述第一电流输出端A和第二电流输出端B输出的电流与电流输入端IN接收的参考电流的大小相同。

本实施例中可以通过调节所述第五晶体管MN1、第六晶体管MN2和第七晶体管MN3的长宽比之间的比例，从而调节所述第一电流输出端A和第二电流输出端B输出的电流与电流输入端接收的参考电流之间的比例关系。此外本实施例中所述第一电流镜1还可以采用其他种类的电流镜结构来实现。

本实施例中所述电流维持单元2包括一第一晶体管MP1、一第二晶体管MP2、一第三晶体管MP3和一第四晶体管MP4。所述第一晶体管MP1、第二晶体管MP2、第三晶体管MP3和第四晶体管MP4均为PMOS管。

本实施例中所述第一参考电势端子V1和第一晶体管MP1的源极连接，本实施例中所述第一参考电势端子V1与具有正向恒压的一电源连接，所以所述第一参考电势端子V1上具有一恒定正电压。所述第一晶体管MP1的漏极和所述第三晶体管MP3的源极连接，所述第三晶体管MP3的漏极和所述第一电流镜1的第一电流输出端A电连接；即当所述第一晶体管MP1和所述第三晶体管MP3导通时，在所述第一参考电势端子V1和所述第一电流输出端A构成一导通的导电通路。

所述第一参考电势端子V1还与第二晶体管MP2的源极连接，所述第二晶体管MP2的漏极和所述第四晶体管MP4的源极连接，所述第四晶体管MP4的漏极和所述第一电流镜1的第二电流输出端B电连接；即当所述第二晶体管MP2和所述第四晶体管MP4导通时，在所述第一参考电势端子V1和所述第二电流输出端B构成一导通的导电通路。

所述第一晶体管MP1的栅极和第二晶体管MP2的栅极与所述第一电流输出端A电连接，所述第三晶体管MP3的栅极和第四晶体管MP4的栅极与所述第二电流输出端B电连接；所述第二晶体管MP2的漏极还与一外部负载电连接，从而为外部负载提供一固定的电流。

其中本实施例中所述第三晶体管MP3和第四晶体管MP4的长宽比相同，同样所述第一晶体管MP1的长宽比与第二晶体管MP2的长宽比的比值为N，其中N≥1。其中所述第三晶体管MP3和第四晶体管MP4，以及所述第一晶体管MP1和第二晶体管MP2分别构成的电流镜电路。

本实施例的恒定电流源的工作原理如下：

所述第一电流镜1通过电流输入端IN接收参考电流Iref，所述第一电流镜1根据饱和区电流公式和电流镜原理，分别在所述第一电流镜1的第一电流输出端A和第二电流输出端B输出电流值与所述参考电流Iref相同的电流Ib1和Ib2。

由于本实施例中所述第三晶体管MP3和第四晶体管MP4的长宽比相同，而且分别流经所述第三晶体管MP3和第四晶体管MP4的电流Ib1和Ib2的大小相等，所以根据饱和区电流公式，此时第三晶体管MP3的栅极和漏极之间的电压差Vgs3与第四晶体管MP4的栅极和漏极之间的电压差Vgs4的大小相等。而且所述第三晶体管MP3和第四晶体管MP4的栅极电压相同，所以此时所述第三晶体管MP3和第四晶体管MP4的源极上的电压必然相等。

此时所述第一晶体管MP1和第二晶体管MP2的漏极上的电压相同，所以此时所述第一晶体管MP1和第二晶体管MP2构成了一简单电流镜，而且所述第一晶体管MP1的长宽比与第二晶体管MP2的长宽比的比值为N，所以根据电流镜原理，此时流经第二晶体管MP2的电流值为流经第一晶体管MP1的电流值的N倍。

由于此时流经所述第一晶体管MP1的电流为Ib1，所以流经第二晶体管MP2的电流Io的值为N×Ib1，又由于流经第四晶体管MP4的电流为Ib2，而且所述第四晶体管MP4和第二晶体管MP2串接，所述电流Ib2和电流Ib1额的大小相同，此外所述第二晶体管MP2的漏极还连接有一外部负载，所以此时流向外部负载的电流IL为(N-1)Ib1。

又由于本实施例中所述电流Ib1和参考电流Iref的大小相等，所以所述电流IL为(N-1)Iref。

所以实施例中通过维持所述第二晶体管MP2的漏极的电压，从而维持输出电流为一固定的电流，因而克服了传统电流镜输出电流容易受到负载的阻抗的影响。

第二实施例：

如图3所示，本实施例的恒定电流源包括一第一电流镜1和一电流维持单元2，所述第一电流镜1用于输出一固定电流。本实施例中所述第一电流镜1包括一第五晶体管MN1和一第六晶体管MN2。所述第五晶体管MN1和第六晶体管MN2均为NMOS管。

其中所述第五晶体管MN1的源极和一第四参考电势端子V4连接，本实施例中由于所述第四参考电势端子接地，所以第四参考电势端子V4上的电势为零。本实施例中所述第五晶体管MN1的漏极与一电流输入端IN电连接，其中所述第五晶体管MN1栅极和漏极电连接。

所述第六晶体管MN2的源极连接于第一电流镜1的一电流输出端OUT，所述第六晶体管MN2的漏极与所述第四参考电势端子V4连接。而且所述第六晶体管MN2的栅极与所述第五晶体管MN1的栅极电连接。

本实施例中所述第五晶体管MN1和第六晶体管MN2的长宽比均相同，而且由于第五晶体管MN1和第六晶体管MN2均工作与饱和区，所以根据饱和区电流公式和电流镜原理，所述电流输出端OUT输出的电流与电流输入端IN接收的参考电流的大小相同。

本实施例中还可以通过调节所述第五晶体管MN1和第六晶体管MN2的长宽比之间的比例来调节所述电流输出端输出的电流与电流输入端IN接收的参考电流之间的比例关系。此外本实施例中所述第一电流镜1还可以采用其他种类的电流镜结构来实现。

本实施例中所述电流维持单元2包括一第一晶体管MP1、一第二晶体管MP2、一第三晶体管MP3和一第四晶体管MP4。所述第一晶体管MP1、第二晶体管MP2、第三晶体管MP3和第四晶体管MP4均为PMOS管。

本实施例中所述第一参考电势端子V1和第一晶体管MP1的源极连接，本实施例中所述第一参考电势端子V1与具有正向恒压的一电源连接，所以所述第一参考电势端子V1上具有一恒定正电压。所述第一晶体管MP1的漏极和所述第三晶体管MP3的源极连接，所述第三晶体管MP3的漏极和所述第一电流镜1的电流输出端OUT电连接；即当所述第一晶体管MP1和所述第三晶体管MP3导通时，在所述第一参考电势端子V1和所述电流输出端OUT构成一导通的导电通路。

所述第一参考电势端子V1还与第二晶体管MP2的源极连接，所述第二晶体管MP2的漏极和所述第四晶体管MP4的源极连接，所述第四晶体管MP4的漏极和一外部负载电连接；即当所述第二晶体管MP2和所述第四晶体管MP4导通时，在所述第一参考电势端子V1和所述外部负载之间构成一导通的导电通路。

所述第一晶体管MP1的栅极和第二晶体管MP2的栅极与一第二参考电势端子V2电连接，所述第三晶体管MP3的栅极和第四晶体管MP4的栅极与一第三参考电势端子V3电连接。本实施例中所述第二参考电势端子V2和所述第三参考电势端子V3分别与具有正向恒压的电源等电连接，所以所述第二参考电势端子V2和所述第三参考电势端子V3分别具有一恒定正电压。其中本实施例中所述第一参考电势端子V1、所述第二参考电势端子V2和所述第三参考电势端子V3上的恒定正电压是不相同。

而且本实施例中所述第一参考电势端子V1、所述第二参考电势端子V2和所述第三参考电势端子V3共同使得所述第一晶体管MP1、第二晶体管MP2、第三晶体管MP3和第四晶体管MP4均工作与饱和区。

其中本实施例中所述第三晶体管MP3的长宽比和第四晶体管MP4的长宽比的比值与所述第一晶体管MP1的长宽比与第二晶体管MP2的长宽比的比值相同，所述比值均为N，其中N≥1。其中所述第三晶体管MP3和第四晶体管MP4，以及所述第一晶体管MP1和第二晶体管MP2分别构成的电流镜电路。

本实施例的恒定电流源的工作原理如下：

所述第一电流镜1通过电流输入端IN接收参考电流Iref，所述第一电流镜1根据饱和区电流公式和电流镜原理，在所述第一电流镜1的电流输出端OUT输出电流值与所述参考电流Iref相同的电流Ib。

本实施例中所述第一参考电势端子V1、所述第二参考电势端子V2和所述第三参考电势端子V3使得所述第一晶体管MP1、第二晶体管MP2、第三晶体管MP3和第四晶体管MP4均工作于饱和区，由于第一晶体管MP1和第二晶体管MP2构成电流镜结构，所述第三晶体管MP3和第四晶体管MP4也构成电流镜结构，而且所述第一晶体管MP1和第三晶体管MP3上的电流均为Ib，所以所述第一晶体管MP1的漏极电压和第二晶体管MP2的漏极电压只能相同，由于基于电流镜原理，在所述第一晶体管MP1和第三晶体管MP3上的电流相同的情况下，当且仅当所述第一晶体管MP1的漏极电压和第二晶体管MP2的漏极电压相同，此时流经第二晶体管MP2的电流与第四晶体管MP4的电流才相等。

并且所述第三晶体管MP3的长宽比和第四晶体管MP4的长宽比的比值与所述第一晶体管MP1的长宽比与第二晶体管MP2的长宽比的比值均为N，所以此时流经第二晶体管MP2的电流值为流经第一晶体管MP1的电流值的N倍。即此时流经所述第二晶体管MP2和第四晶体管MP4的电流IL为N×Ib。

又由于所述电流Ib和参考电流Iref的电流值相同，所以所述IL为N×Iref。所以从所述第四晶体管MP4的漏极流入外部负载的电流IL为N×Iref。

所以本实施例的恒定电压源中在维持输出不受外部负载阻抗影响的一固定电流的同时，使得所述输出电流与参考电流的比例与晶体管的长宽比之间的比值保持一致，从而提高了电流匹配度。

虽然以上描述了本实用新型的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本实用新型的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本实用新型的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本实用新型的保护范围。

Claims (18)

1.一种恒定电流源，包括一第一电流镜，其中所述第一电流镜包括一电流输入端、一第一电流输出端和一第二电流输出端；

其特征在于，所述恒定电流源还包括一电流维持单元，其中所述电流维持单元包括一第一晶体管、一第二晶体管、一第三晶体管和一第四晶体管；

其中所述第一晶体管和第三晶体管的导电通路依次串接于所述第一电流输出端和一第一参考电势端子之间，所述第二晶体管和第四晶体管的导电通路依次串接于所述第二电流输出端和所述第一参考电势端子之间；

所述第一晶体管的栅极和第二晶体管的栅极与所述第一电流输出端电连接，所述第三晶体管的栅极和第四晶体管的栅极与所述第二电流输出端电连接；所述第二晶体管的漏极还与一外部负载电连接。

2.如权利要求1所述的恒定电流源，其特征在于，所述第一电流镜包括一第五晶体管、一第六晶体管和一第七晶体管，其中所述第五晶体管的导电通路串接于所述电流输入端和一第二参考电势端子之间，所述第五晶体管的栅极和漏极电连接，所述第六晶体管的导电通路串接于所述第一电流输出端和所述第二参考电势端子之间，所述第七晶体管的导电通路串接于所述第二电流输出端和所述第二参考电势端子之间，所述第六晶体管的栅极和第七晶体管的栅极与所述第五晶体管的栅极电连接。

3.如权利要求2所述的恒定电流源，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和第七晶体管均为MOSFET管。

4.如权利要求3所述的恒定电流源，其特征在于，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为PMOS管，所述第五晶体管、第六晶体管和第七晶体管均为NMOS管。

5.如权利要求1-4中任一项所述的恒定电流源，其特征在于，所述第一参考电势端子具有一恒定电压。

6.如权利要求2-4中任一项所述的恒定电流源，其特征在于，所述第二参考电势端子接地。

7.如权利要求2-4中任一项所述的恒定电流源，其特征在于，所述第五晶体管、第六晶体管和第七晶体管的长宽比均相同。

8.如权利要求1-4中任一项所述的恒定电流源，其特征在于，第三晶体管和第四晶体管的长宽比相同。

9.如权利要求1-4中任一项所述的恒定电流源，其特征在于，所述第一晶体管的长宽比与第二晶体管的长宽比的比值大于等于1。

10.一种恒定电流源，包括一第一电流镜，其中所述第一电流镜包括一电流输入端和一电流输出端；

其特征在于，所述恒定电流源还包括一电流维持单元，其中所述电流维持单元包括一第一晶体管、一第二晶体管、一第三晶体管和一第四晶体管；

其中所述第一晶体管和第三晶体管的导电通路依次串接于所述电流输出端和一第一参考电势端子之间，所述第二晶体管和第四晶体管的导电通路依次串接于一外部负载和所述第一参考电势端子之间；

所述第一晶体管的栅极和第二晶体管的栅极与一第二参考电势端子电连接，所述第三晶体管的栅极和第四晶体管的栅极与一第三参考电势端子电连接。

11.如权利要求10所述的恒定电流源，其特征在于，所述第一电流镜包括一第五晶体管和一第六晶体管，其中所述第五晶体管的导电通路串接于所述电流输入端和一第四参考电势端子之间，所述第五晶体管的栅极和漏极电连接，所述第六晶体管的导电通路串接于所述电流输出端和所述第四参考电势端子之间，所述第六晶体管的栅极与所述第五晶体管的栅极电连接。

12.如权利要求11所述的恒定电流源，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管均为MOSFET管。

13.如权利要求12所述的恒定电流源，其特征在于，所述第一晶体管、第二晶体管、第三晶体管和第四晶体管均为PMOS管，所述第五晶体管和第六晶体管均为NMOS管。

14.如权利要求10-13中任一项所述的恒定电流源，其特征在于，所述第一参考电势端子、第二参考电势端子和第三参考电势端子分别具有一恒定电压。

15.如权利要求11-13中任一项所述的恒定电流源，其特征在于，所述第四参考电势端子接地。

16.如权利要求11-13中任一项所述的恒定电流源，其特征在于，所述第五晶体管和第六晶体管的长宽比相同。

17.如权利要求11-13中任一项所述的恒定电流源，其特征在于，第三晶体管长宽比和第四晶体管的长宽比的比值与所述第一晶体管的长宽比与第二晶体管的长宽比的比值相同。

18.如权利要求17所述的恒定电流源，其特征在于，所述第一晶体管的长宽比和第二晶体管的长宽比的比值大于等于1。

Images