DE112004002930T5

DE112004002930T5 - Halbleiterbauelement und Verfahren zum Erzeugen eines Fühlersignals

Info

Publication number: DE112004002930T5
Application number: DE112004002930T
Authority: DE
Inventors: Nakai Tsutomu; Akaogi Takao; Kurosaki Kazuhide
Original assignee: Spansion Japan Ltd; Spansion LLC
Current assignee: Spansion Japan Ltd; Spansion LLC
Priority date: 2004-07-30
Filing date: 2004-07-30
Publication date: 2007-08-30
Anticipated expiration: 2024-07-31
Also published as: US7221595B2; KR101176219B1; CN100555463C; KR20070042539A; JP4618688B2; GB0703342D0; GB2432024B; US20060023539A1; GB2432024A; WO2006011223A1; CN101027730A; JPWO2006011223A1; DE112004002930B4

Abstract

Halbleiterbauelement mit:
einer ersten Cascode-Schaltung mit einem ersten Stromspiegel zum Verstärken eines Referenzstroms, der durch eine Datenleitung einer Referenzzelle fließt, und mit einem zweiten Stromspiegel zum Erzeugen eines ersten Potenzials aus einem verstärkten Referenzstrom; und
einer zweiten Cascode-Schaltung mit einem dritten Stromspiegel zum Verstärken eines Kernstroms, der durch eine Datenleitung einer Kernzelle fließt, und einem Transistor, der eine Gate-Spannung entsprechend dem verstärkten Referenzstrom empfängt und ein zweites Potenzial auf der Grundlage einer Differenz zwischen einem verstärkten Kernzellenstrom und dem verstärkten Referenzstrom erzeugt.

Description

TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zur Erzeugung eines Fühlersignals und betrifft insbesondere ein Halbleiterbauelement mit einer hochgenauen Cascode-Verbindung und ein Verfahren zum Erzeugen eines Fühlersignals.
HINTERGRUND DER ERFINDUNG
Halbleiterspeicher werden in flüchtige Speicher, in denen die Information bei Abschalten der Versorgungsspannung verloren ist, und in nichtflüchtige Speicher eingeteilt, in denen die Informationen sogar beim Ausschalten erhalten bleibt. Die zuletzt genannte Art an Halbleiterspeichern repräsentiert typischerweise einen Flash-Speicher, in welchem Daten auf Grundlage eines vorgegebenen Flächenbereichs mit einer reduzierten Wiederbeschreibzeit gelöscht werden können. Eine Cascode-Schaltung wird eingesetzt, um die Strom/Spannungswandlung in den Flash-Speichern auszuführen.
1 eine Ansicht einer konventionellen Cascode-Schaltung. Gemäß 1 umfasst die konventionelle Cascode-Schaltung 1 ein Paar aus Transistoren 2 und 3, einen Widerstand 4 zur Verstärkung und einen Transistor 5. Die als Paar angeordneten Transistoren 2 und 3, die als Cascode verbunden sind, und der Widerstand 4, der ein Hochzieh- bzw. Klemm-Cascode-Element ist, definieren eine Datenleitungsspannung DATAB, die die Drain-Spannung der Zelle während des Auslesens ist. Die Cascode-Schaltung 1 erzeugt eine Fühlerverstärker-Eingangsspannung Sain, die von dem Stromfluss durch die Zelle, die durch die ausgewählte aktivierte Wortleitung ausgewählt ist, fließt.
2 zeigt das Verstärken der Fühlerverstärker-Eingangsspannung in der konventionellen Cascode-Schaltung. Teil (a) aus 2 zeigt eine Verbindung der in 1 gezeigten Cascode-Schaltung und eine Speicherzelle, aus der Daten ausgelesen werden, und der Teil (b) ist eine vereinfachte Version des Teils (a). In 2(a) bezeichnen die Bezugszeichen 6 und 7 Transistoren und das Bezugszeichen 8 kennzeichnet eine Speicherzelle.

Patentschrift 1: Japanische Offenlegungsschrift Nr. 9-171697
Patentschrift 2: Japanische Offenlegungsschrift Nr. 11-120777
Patentschrift 3: Japanische Offenlegungsschrift Nr. 2001-250391

ÜBERBLICK ÜBER DIE ERFINDUNG
PROBLEME, DIE VON DER ERFINDUNG ZU LÖSEN SIND
In der konventionellen Cascode-Schaltung 2 ist die Fühlerverstärker-Eingangsspannung Sain qualitativ durch (VCC-I·RL) definiert, wie in 2 gezeigt ist. Somit ist die Amplitude der Fühlerverstärker-Eingangsspannung Sain auf den Bereich der Datenleitungsspannung DATAB und die Versorgungsspannung VCC, d. h. (VCC-DATAB), beschränkt. Zwei Mittel sind vorstellbar, um die Fühlerverstärker-Eingangsspannung Sain mit der Cascode-Schaltung 1 mit einer großen Amplitude zu erhalten. Das erste Mittel besteht dann, die Versorgungsspannung VCC anzuheben, und das zweite Mittel besteht darin, die Datenleitungsspannung DATAB zu verringern.
Jedoch wird die Versorgungsspannung VCC typischerweise im Hinblick auf eine Reduzierung der Leistungsaufnahme kleiner gemacht. Somit ist es schwierig, die Versorgungsspannung VCC anzuheben. Andererseits macht eine Verringerung der Datenleitungsspannung DATAB zuverlässig die Amplitude der Fühlerverstärker-Eingangsspannung Sain höher. Jedoch wird die Spannung der Bit-Leitung, die mit der Zelle verbunden ist, ebenso verringert. Daher gibt es eine Begrenzung für das Reduzieren der Datenleitungsspannung DATAB auf einen Bereich, in welchem ein ausreichend hoher Antwortstrom während der Fühlperiode sichergestellt ist.
Aus dem Bestreben heraus nach größerer Kapazität der nicht flüchtigen Speicherbauelemente wird eine Mehrbit-Zelle eingesetzt. Mehrbit-Daten werden in einer Mehrbit-Kernzelle gespeichert, die Informationen speichern kann, die durch mehrere Bits beschrieben ist. Somit können die Kosten pro Bit verringert werden. Die mehreren Pegel, die durch die mehreren Bits gekennzeichnet sind, werden mittels eines reduzierten Strombereichs erreicht, der den Unterschied zwischen dem Lesestrom der Kernzelle und einem Referenzstrom repräsentiert, der durch eine Referenzzelle fließt, im Vergleich zu der konventionellen SLC (Einzelpegelzelle). Künftig wird der verfügbare Strombereich mit ansteigender Zahl der Pegel geringer werden. Obwohl dies häufig beschrieben ist, soll doch erwähnt werden, dass der verfügbare Strombereich umso kleiner ist, je geringer die Versorgungsspannung ist.

Patentschrift 1 beschreibt ein Verfahren zum Versorgen der Referenzzelle mittels der Gate-Spannung des Transistors der Kernzelle. Jedoch wird die Referenzspannung von dem Gate des Kernzellentransistors und den Verbindungsleitungen beeinflusst. Es ist daher schwierig, die Referenzschaltung mit der Kernzellenschaltung in Übereinstimmung zu bringen.
Patentschrift 2 beschreibt einen Vorschlag hinsichtlich einer Komparatorschaltung, die für Mehrbit-Kernzellen verwendet wird. In diesem Vorschlag wird jedoch nicht in effizienter Weise der Amplitudenbereich der Versorgungsspannung ausgenutzt, und somit kann keine Schaltung verwirklicht werden, in der mit einer geringen Versorgungsspannung operiert wird.
Patentschrift 3 zeigt eine Referenzspannung, die als Gate-Spannung des Kerns in dem Transistor bereitgestellt wird. Jedoch sind die Referenzspannung, die einem Differenzverstärker zugeführt wird, und eine Gate-Spannung kurzgeschlossen, und es besteht die Wahrscheinlichkeit einer Beeinflussung durch das Gate des Kernzellentransistors und der Verbindungsleitung. Dies macht es schwierig, die Referenzseite und die Kernseite in Übereinstimmung zu bringen.

Die vorliegende Erfindung macht es sich zur Aufgabe, die oben genannten Probleme im Stand der Technik zu lösen und ein Halbleiterbauelement mit einer hochgenauen Cascode-Schaltung bereitzustellen, die in der Lage ist, eine einfache Schaltungsanpassung zu ermöglichen, und die bei einer geringen Versorgungsspannung arbeitet.
MITTEL ZUM LÖSEN DER PROBLEME
Die vorhergenannte Aufgabe wird durch ein Halbleiterbauelement gelöst mit: einer ersten Cascode-Schaltung mit einem ersten Stromspiegel zum Verstärken eines Referenzstromes, der durch eine Datenleitung einer Referenzzelle fließt, und mit einem zweiten Stromspiegel, der ein erstes Potenzial aus einem verstärkten Referenzstrom erzeugt; und einer zweiten Cascode-Schaltung mit einem dritten Stromspiegel, der einen Kernstrom verstärkt, der durch eine Datenleitung einer Kernzelle fließt; und einem Transistor, der eine Gate-Spannung entsprechend dem verstärkten Referenzstrom empfängt und ein zweites Potenzial auf der Grundlage einer Differenz zwischen einem verstärkten Kernzellenstrom und dem verstärkten Referenzstrom erzeugt.
Erfindungsgemäß ermöglicht es das zweite Potenzial, das durch den Unterschied zwischen dem Kernzellenstrom und dem Referenzstrom erzeugt wird, eine Spannung zu handhaben, die über den vollen Bereich der Versorgungsspannung und des Massepotenzials variiert, um der Amplitudenbereich der Versorgungsspannung effizient auszunutzen. Es ist daher möglich, die effektive Fühlgenauigkeit zu verbessern. Das heißt, das Fühlen wird für einen feinen Strombereich ermöglicht. Des Weiteren wird das erste Potenzial erzeugt, ohne dass die zweite Cascode-Schaltung beeinflusst wird, und die erste und die zweite Cascode-Schaltung können in einfacher Weise angepasst werden. Die vorliegende Erfindung stellt ein Halbleiterbauelement bereit, das mit den sehr genauen Cascode-Schaltungen ausgestattet ist, in der das Anpassen zwischen den Cascode-Schaltungen in einfacher Weise durchgeführt werden kann.
Das Halbleiterbauelement kann so ausgebildet sein, dass die erste oder die zweite Cascode-Schaltung eine Vorlade- bzw. Vorspannungsschaltung aufweist, die in einem anderen Leitungsweg als in einem Leitungsweg, der einen Transistor des ersten oder des dritten Stromspiegels beinhaltet, vorgesehen ist, der die Datenleitung vorspannt. Das Vorspannen der Datenleitung bewirkt in rascher Weise, dass die Datenleitung an einem stabilen Punkt ist und ermöglicht es, die Beeinträchtigung der Fühlerbetriebsgrenze aufgrund des durch das Vorspannen der Datenleitung verbrauchten Stromes zu unterdrücken.
Das Halbleiterbauelement kann ferner so ausgebildet sein, dass die Vorspannungsschaltung in Reaktion auf ein gegebenes Signal die Datenleitung während einer Vorspannungsperiode vorspannt, an die sich eine Fühlperiode anschließt, oder die eine Anfangsphase der Fühlperiode ist. Mit diesem Aufbau ist es möglich, dass der zum Laden der Datenleitung benötigte Strom, der durch die Datenleitung fließt, vermieden wird, oder dass dieser Strom reduziert wird.
Das Halbleiterbauelement kann ferner einen Speicher aufweisen, der Information über die Fühlperiode oder die Vorspannungsperiode speichert. Dies ermöglicht es, die Fühlperiode oder die Vorspannungsperiode in dem Speicher nach dem Einbringen in ein Gehäuse erneut zu beschreiben und somit diese Zeitdauer nach dem Einbringen in ein Gehäuse einzustellen.
Das Halbleiterbauelement kann ferner einen Fühlerverstärker aufweisen, der ein Signal auf der Grundlage des ersten Potenzials und des zweiten Potenzials ausgibt. Es kann das Größenverhältnis eines feinen Stromwertes für mehrere Strompegel erkannt werden. Im Gegensatz zum Stand der Technik sind erfindungsgemäß das erste Potenzial (Saref) und die Gate-Spannung(NG) nicht verbunden bzw. kurzgeschlossen. Somit wird das erste Potenzial (Saref), das das Referenzpotenzial sein kann, lediglich von der Gate-Eingangsspannung der Fühlerverstärkerschaltung beeinflusst. Dies ermöglicht es, eine Referenzschaltung mit der gleichen Konfiguration wie die Kernschaltung anzuwenden und das Anpassen zu erleichtern.
Das Halbleiterbauelement kann ferner umfassen: einen Fühlerverstärker, der ein Signal auf der Grundlage des ersten Potenzials und des zweiten Potenzials ausgibt; und eine Wandlerschaltung, die das Signal auf der Grundlage des ersten Potenzials und des zweiten Potenzials in Information auf der Grundlage einer Anzahl an Bits, die die Kernstelle speichern kann, umwandelt. Somit können IO- bzw. EIN/AUS-Daten erzeugt werden.
Das Halbleiterbauelement kann so ausgebildet sein, dass die erste oder zweite Cascode-Schaltung ein Transistorpaar aufweist, das mit der Datenleitung eine Cascode-Verbindung bildet. Das Halbleiterbauelement kann so ausgebildet sein, dass die Kernzelle mehrere Schwellwert- bzw. Einsetzspannungswerte aufweist. Es wird eine Referenzspannung auf der Grundlage des Strompegels der Referenzzelle erzeugt. Es ist daher möglich, das Auslesen von Mehrbit-Daten zu handhaben, das zum Fühlen eines kleinen Strombetriebsbereichs bei unterschiedlichen Strompegeln erforderlich ist.
Das Halbleiterbauelement kann ferner so ausgebildet sein, dass die Kernzelle eine vorgegebene Anzahl an Schwellwerten aufweist, und die zweite Cascode-Schaltung besitzt eine Anzahl aus Transistoren, entsprechend der gegebenen Anzahl an Schwellwerten, wobei jeder der Transistoren das zweite Potenzial erzeugt. Der Unterschied zwischen dem Kernzellenstrom und dem Referenzzellenstrom kann verstärkt werden, so dass die zweiten Potenziale zum Lesen der Mehrbit-Daten verwendet werden.
Das Halbleiterbauelement kann ferner ausgebildet sein, dass eine Anzahl an Transistoren, die den dritten Stromspiegel bilden, gleich der Anzahl an Transistoren ist, die den ersten Stromspiegel bilden. Dies vereinfacht das Anpassen der Schaltungen und ergibt die Gate-Spannung der Transistoren in kurzer Zeit, um damit das zweite Potenzial zu definieren.
Die vorliegenden Erfindung umfasst ein Halbleiterbauelement mit: einem Stromspiegel, der einen Zellenstrom verstärkt, der durch eine Datenleitung einer Zelle fließt; einer Erzeugungsschaltung, die ein erstes Potenzial aus dem Zellenstrom erzeugt; und einer Vorlade- bzw. Vorspannungsschaltung, die in einem anderen Leitungsweg als einem Leitungsweg vorgesehen ist, der einen Transistor des Stromspiegels enthält, und die die Datenleitung vorspannt. Das Vorspannen der Datenleitung bewirkt, dass die Datenleitung rasch auf einem stabilen Arbeitspunkt ist und ermöglicht es, die Beeinträchtigung des Fühlerbereichs aufgrund des durch das Vorspannen der Datenleitung verbrauchten Stroms zu unterdrücken. Das Halbleiterbauelement kann ein nicht flüchtiges Halbleiterspeicherbauelement sein.
Die vorliegende Erfindung umfasst ein Verfahren zum Erzeugen von Signalen, die zu erfassen bzw. zu erfühlen sind, mit den Schritten: Erzeugen eines ersten Potenzials durch einen gespiegelten Strom eines Referenzstromes, der durch eine Datenleitung einer Referenzzelle fließt; und Erzeugen eines zweiten Potenzials durch einen gespiegelten Strom eines Kernstromes, der durch eine Kernzelle fließt, wobei der gespiegelte Strom des Kernstromes von dem gespiegelten Storm des Referenzstromes gesteuert ist. Dies ermöglicht es, die Spannung, die sich über den vollen Bereich einer Versorgungsspannung des Massepotenzials ändert, zu handhaben und in effizienter Weise den Amplitudenbereich der Versorgungsspannung auszunutzen. Es ist damit möglich, die effektive Fühlgenauigkeit zu verbessern. Das heißt, das Fühlen wird für einen feinen Betriebsstrombereich ermöglicht. Des Weiteren wird das erste Potenzial erzeugt, ohne dass es von der zweiten Cascode-Schaltung beeinflusst wird, und die erste und die zweite Cascode-Schaltung können in einfacher Weise angepasst werden. Die vorliegende Erfindung stellt das Halbleiterbauelement bereit, wobei dieses mit den hochgenauen Cascode-Schaltungen ausgestattet ist, weil das Anpassen der Cascode-Schaltungen einfach vorgenommen werden kann.
Die vorliegende Erfindung umfasst ein Halbleiterbauelement mit: einer ersten Schaltung, die ein erstes Potenzial durch einen gespiegelten Strom eines Referenzstromes erzeugt, der durch eine Datenleitung eine Referenzzelle fließt; und einer zweiten Schaltung, die ein zweites Potenzial durch einen gespiegelten Strom eines Kernstromes erzeugt, der durch eine Kernzelle fließt, wobei ein gespiegelter Strom des Kernstromes von einem gespiegelten Strom des Referenzstromes gesteuert wird.
Erfindungsgemäß wird ein Halbleiterbauelement mit einer hochgenauen Cascode-Schaltung bereitgestellt, die eine Schaltungsanpassung vereinfacht und die eine geringer Versorgungsspannung betrieben werden kann.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Ansicht einer konventionellen Cascode-Schaltung;
2 ist eine Ansicht, die die Amplitude einer Fühlerverstärker-Eingangsspannung in der konventionellen Cascode-Schaltung zeigt;
3 ist eine Ansicht eines Halbleiterbauelementes gemäß einer Ausführungsform;
4 ist eine Ansicht des Prinzips einer Cascode-Schaltung gemäß der ersten Ausführungsform;
5 ist eine Ansicht einer Fühlerverstärkerschaltung;
6 zeigt die Beziehung zwischen dem Kernzellenstrom einer MLC und dem Referenzstrom zum Zeitpunkt des Auslesens;
7 ist eine Ansicht eines Halbleiterbauelementes gemäß einer zweiten Ausführungsform;
8 ist ein Ansicht des Schemas einer Cascode-Schaltung gemäß der zweiten Ausführungsform;
9 ist eine Ansicht einer Cascode-Schaltung für eine Kernzelle gemäß einer dritten Ausführungsform; und
10 ist ein Zeitablaufdiagramm einer Zellenfunktion beim Datenauslesen.
BESTE ART ZUM AUSFÜHREN DER ERFINDUNG
Mit Bezug zu den begleitenden Zeichnungen werden nunmehr Ausführungsformen der vorliegenden Erfindung beschrieben.
Erste Ausführungsform
3 zeigt ein Halbleiterbauelement gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Ein Halbleiterbauelement 10 enthält eine Cascode-Schaltung (SAR) 20 für eine Referenzzelle, mehrere Cascode-Schaltungen (CAS) 30 für Kernzellen und mehrere Fühlerverstärker (S/A) 40. Das Halbleiterbauelement 10 kann ein Halbleiterspeicherbauelement sein, das alleine in einem Gehäuse vorliegt, etwa ein Flash-Speicher, oder kann in einem Halbleiterbauelement als Teil davon integriert sein, etwa einem System-LSI.
3 zeigt eine Schaltungskonfiguration zum Auslesen einer SLC (Einzelpegelzelle). In der SLC werden die Zellendaten mittels der einzelnen Referenzzelle ausgelesen. Somit wird die Cascode-Schaltung 20 für die Referenzzelle bereitgestellt. Die Referenzzelle ist mit dem Drain-Anschluss der Referenzzelle über eine Datenleitung DATABref verbunden. Die Cascode-Schaltung 20 für die Referenzzelle erzeugt eine Referenzspannung Saref und eine NMOS-Gate-Spannung NG.
Ferner sind sechzehn Cascode-Schaltungen 30 für Kernzellen vorgesehen und über Datenleitungen DATAB (15:0) mit den Drain-Bereichen der sechzehn Kernzellen verbunden, die durch die gleiche Wortleitung angesteuert werden. Die Cascode-Schaltungen 30 für die Kernzellen erhalten die NMOS-Gate-Spannung NG, die von der Cascode-Schaltung 20 für die Referenzzelle geliefert wird, und erzeugen Fühlerverstärker-Eingangsspannungen Sain (15:0), die durch Verstärken der Differenzen erzeugt werden, die durch das Subtrahieren der Leseströme der Kernzellen von dem Lesestrom der Referenzzelle erhalten werden. Die sechzehn Fühlerverstärkerschaltungen 40 erhalten die Referenzspannung Saref und die entsprechenden Fühlerverstärker-Eingangsspannungen Sain(n) (n = 0 – 15), und geben eine "0" oder eine "1" entsprechend den Differenzen zwischen den DSI(n) (n = 0 – 15) aus.
Es wird nun jede der Cascode-Schaltungen detailliert beschrieben. 4 ist eine Ansicht des Gesamtaufbaues der Cascode-Schaltungen, die in der ersten Ausführungsform verwendet werden. Es sind die Cascode-Schaltung 20 für die Differenzzelle, eine Cas code-Schaltung 30 für eine gewisse Kernzelle und eine Fühlerverstärkerschaltung 40 gezeigt. Die Cascode-Schaltung 20 für die Referenzzelle umfasst Transistoren 21 und 22, einen PMOS-Stromspiegel, einen NMOS-Stromspiegel und einen Widerstand 29. Die Transistoren 21 und 22 sind mit einer Datenleitung 28, mit der die Referenzzelle 12 verbunden ist, als Cascodeschaltung verbunden. Der PMOS-Stromspiegel ist aus PMOS-Transistoren 23 bis 25 aufgebaut. Der NMOS-Stromspiegel erzeugt das Referenzpotenzial (erstes Potenzial) Saref aus einem Referenzstrom Iref und ist aus NMOS-Transistoren 26 und 27 aufgebaut.
Die Cascode-Schaltung 20 für die Referenz liefert den Referenzstrom iref, der von dem PMOS-Stromspiegel verstärkt wird, an den NMOS-Transistor 27 des NMOS-Stromspiegels, um damit das Potenzial für den Knoten NG zu erzeugen, das als die Gate-Spannung NG der Cascode-Schaltung 30 für die Kernzelle bereit gestellt wird. Die Cascode-Schaltung 20 führt den verstärkten Referenzstrom iref dem NMOS-Transistor 26 zu und erzeugt damit die Referenzspannung Saref. Das Potenzial des Knotenpunktes NG wird von dem Transistor 25 separat zum Transistor 24, der zum Erzeugen der Referenzspannung Saref verwendet wird, erzeugt.
Die Cascode-Schaltung 30 für die Kernzelle enthält Transistoren 31 und 32, einen PMOS-Stromspiegel, einen NMOS-Transistor 35 und einen Widerstand 37. Die Transistoren 31 und 32 sind mit einer Datenleitung 36 der Kernzelle 11 Cascode-verbunden. Der PMOS-Stromspiegel ist aus PMOS-Transistoren 33 und 34 aufgebaut. Der NMOS-Transistor 35 erhält die NMOS-Gate-Spannung NG von der Cascode-Schaltung 20 für die Referenzzelle. Die Cascode-Schaltung 30 für die Kernzelle erzeugt eine Fühlerverstärker-Eingangsspannung (zweites Potenzial) Sain, das durch Verstärken der Differenz zwischen dem Kernzellenstrom Icore und dem Referenzstrom iref durch einen NMOS-Transistor 35, der die NMOS-Gate-Spannungen HG empfängt, und durch den PMOS-Stromspiegel, der den Kernzellenstrom verstärkt, verstärkt wird.
Zu beachten ist, dass die konventionelle Cascode-Schaltung die Amplitude der Fühlerverstärker-Eingangsspannung aufweist, die auf (VCC-DATAB) beschränkt ist. Im Gegensatz dazu besitzt die Cascode-Schaltung 30 für die Kernzelle, die in der vorliegenden Ausführungsform eingesetzt wird, eine Anordnung, in der ein Knoten b als die Fühlerverstärker-Eingangsspannung verwendet wird, die aber mit dem Gate des PMOS-Stromspiegels verbunden ist. Das heißt, die Ausgangsstufe der Cascode-Schaltung 30 wird durch den PMOS-Stromspiegel gebildet, der aus den Transistoren 33 und 34 aufgebaut ist. Somit kann der Zellenstrom Icore verstärkt und in unveränderter Weise übertragen werden.
Es wird nun der Fühlerverstärker 40 beschrieben. 5 zeigt den Fühlerverstärker 40. Gemäß 5 umfasst der Fühlerverstärker 40 PMOS-Transistoren 41 bis 49, NMOS-Transistoren 50 bis 55 und Inverter 56 bis 58. Der Fühlerverstärker 40 besitzt zwei Stufen aus Differenzpaaren aus PMOS-Transistoren für das Fühlerverstärker-Eingangspotenzial Sain und das Referenzpotenzial Saref, und besitzt ferner eine Verstärkerstufe zum Verstärken der Differenz. Das Gate des Transistors 53 wird mit einem Steuersignal EQ beaufschlagt, und ein Inverter 56, der mit dem Gate des PMOS-Transistor 49 und dem Gate-NMOS-Transistor 54 verbunden ist, erhält ein Steuersignal LT.
Ein Latch- bzw. Signalspeicher DSI, der durch die Inverter 57 und 58 gebildet ist, speichert das Ergebnis einer Entscheidung, die mittels der beiden Eingangsspannungen getroffen wird. Eine analoge Referenzspannung Vr1 wird den Gates der PMOS-Transistoren 41 bis 43 zugeführt. Bezugszeichen 300 bezeichnet einen CAM (Inhaltsadressierbaren Speicher in nicht flüchtiger Bauart). Es können Daten in den CAM 300 mittels einer Steuerschaltung (nicht gezeigt) geschrieben oder daraus ausgelesen werden. Der CAM 300 speichert Informationen über einen Taktpuls EQC und den Puls EQ, der die Fühlerperiode definiert.
Der Fühlerverstärker 40 vergleicht die Referenzspannung Saref und die Fühlerverstärker-Eingangsspannung Sain miteinander und gibt DSI von "0" oder "1" in Abhängigkeit von dem Ergebnis des Vergleichs aus. Beispielsweise gibt der Fühlerverstärker 40 DSI = "0" aus, wenn die Fühlerverstärker-Eingangsspannung Sain größer ist als die Referenzspannung Saref (Sain > Saref), und gibt DSI = "1" aus, wenn Sain < Saref. Wenn (Icore – Iref) > 0, dann wird "0" ausgegeben. Somit wird "0" für Icore > Iref ausgegeben, und "1" wird für Icore < Iref ausgegeben. Auf diese Weise kann bestätigt werden, dass der Vergleich des Zellenstroms korrekt ausgeführt werden kann.
Die Spannungen Sain und Saref sind die Eingangsspannungen des Fühlerverstärkers 40 und die verstärkten Ströme werden den Eingangs-Gates des Fühlerverstärkers zugeführt. Somit besitzt der Fühlerverstärker den vollen Bereich von VSS bis VCC. Das heißt, die Cascode-Schaltung 30 der vorliegenden Erfindung weist nicht das Problem der konventionellen Cascode-Schaltung auf, in der der Fühlerverstärker mit einem begrenzten Bereich, der definiert ist durch die Fühlerverstärker-Eingangsspannung (VCC – DATAB), versorgt wird, wobei dieser Bereich durch die Datenleitungsspannung DATAB beschränkt ist. Wiederum sollte beachtet werden, dass die Fühlerverstärker-Eingangsspannung mit dem vollen Bereich von (VCC – VSS) zugeführt werden kann. In dieser Weise nützt die Fühlerverstärker-Eingangsspannung in effizienter Weise den Amplitudenbereich der Versorgungsspannung aus. Es ist daher möglich, die wirksame Genauigkeit beim Fühlen zu verbessern. Das heißt, das Fühlen kann selbst für einen geringen Betriebsstrombereich durchgeführt werden. Vorzugsweise sind die Lasten, die von den Cascode-Schaltungen 20 und 30, die in 4 gezeigt sind, über die Knoten b angesteuert werden, zueinander gleich. Dies kann erreicht werden, indem die Anzahl und die Größe der Transistoren 23 und 25 in der Cascode-Schaltung 20 gleich ist zu den Transistoren 34 in der Cascode-Schaltung 30, so dass die Schaltungen 20 und 30 angepasst sind. In ähnlicher Weise kann die Anzahl und die Größe der Transistoren 26 und 27 gleich den Transistoren 35 gemacht werden.
Gemäß der zuvor dargestellten ersten Ausführungsform ist es möglich, die Zellendaten mit der geringen Versorgungsspannung zu lesen und ist möglich, den feinen Strombetriebsbereich beim Auslesen der SLC zu erfassen bzw. zu fühlen.
Zweite Ausführungsform
Es wird nun eine zweite Ausführungsform beschrieben. 6 zeigt eine Abhängigkeit zwischen dem Kernzellenstrom und dem Referenzstrom beim Lesen einer MLC (zwei Bits/Zelle). Die MLC ist so ausgebildet, dass die Speicherzelle unterschiedliche Schwellwertspannungen aufweist. In 6 bezeichnet die horizontale Achse die Gate-Spannung (Grenze für die Verteilungsfunktion der Schwellwerte), und die vertikale Achse bezeichnet den Drain-Strom (die Größe der Verteilung bei der Schwellwertspannungsverteilung). Die Schwellwerte der Zelle definieren zwei Bits und liegen in einem der Zustände "0", "1", "2" und "3".
Als Beispiel wird ein Fall betrachtet, in welchem eine Kernzelle mit einem Schwellwert entsprechend Pegel 1 ausgewählt ist und gelesen wird. Es wird eine Spannung einer Wortleitung WL zum Zeitpunkt des Auslesens an die Gate-Elektroden von drei Referenzzellen ref (2:0) und die ausgewählte Kernzelle angelegt. Die Wortleitungsspannung wird auf einen Pegel gesetzt, bei welchem ein geringer Strom durch eine Kernzelle mit einem Schwellwert des Pegels 3 fließt. Dabei sind die Zellenströme der Referenzzellen ref (2:0) und der ausgewählten Kernzellen Iref (2:0) bzw. Icore.
Da die ausgewählte Kernzelle den Schwellwert Pegel 1 aufweist, gilt die folgende Beziehung: Icore ≤ Iref0, Icore ≥ Iref1 und Icore ≥ Iref2. Es ist möglich, zu erkennen, in welchem der vier Zustände der Schwellwert der Kernzelle ist, indem die Größe des Kernzellenstroms mit den Referenzzellenströmen verglichen wird. Auf diese Weise kann eine Zwei-Bit-Information aus der Kernzelle gewonnen werden.
7 zeigt ein Halbleiterbauelement 100 gemäß einer zweiten Ausführungsform. Gemäß 7 umfasst das Halbleiterbauelement 100 mehrere Cascode-Schaltungen (SAR) 120 für Referenzzellen, mehrere Cascode-Schaltungen (CAS) 140 für Kernzellen, mehrerer Fühlerverstärker (S/A) 40 und mehrere Wandler 160. In der ersten und der zweiten Ausführungsform bezeichnen gleiche Bezugszeichen die gleichen Elemente.
Die Cascode-Schaltungen 120 sind mit den Drain-Anschlüssen der drei Referenzzellen über die Datenleitungen DATABref (2:0) verbunden und erzeugen die Referenzspannungen Saref (2:0) und die NMOS-Gate-Spannungen NG (2:0). Die acht Cascode-Schaltungen 140 für Kernzellen sind mit den Drain-Anschlüssen von acht gleichzeitig auswählbaren Kernzellen über Datenleitungen DATAB (7:0) verbunden und erhalten die NMOS-Gate-spannungen NG (2:0). Jede der acht Cascode-Schaltungen 140 erzeugt die drei Fühlerverstärker-Eingangsspannungen Sain (2:0) entsprechend dem Lesestrom der entsprechenden Kernzelle.
Die Lesedaten, die aus drei Bits bestehen, werden einem 3-Bit-zu-2-Bit-Wandler 160 zugeführt, der die Drei-Bit-Daten in Zwei-Bit-Daten (zwei IO-Bits) auf der Grundlage des Zustands der Kernzelle umwandelt. Die Zwei/Vier-Pegel MLC (Mehrpegelzelle) besitzt vier Zustände. Daher werden die drei Referenzzellen mit der Kernzelle verglichen, um zu bestimmen, in welchem der vier Zustände die Kernzelle sich befindet.
Es wird nun die Cascode-Schaltung beschrieben, die in der zweiten Ausführungsform eingesetzt wird. 8 zeigt schematisch die Cascode-Schaltungen, die in der zweiten Ausführungsform verwendet sind, wobei eine Cascode-Schaltung 120 für eine einzelne Referenzzelle und eine Cascode-Schaltung 140 für eine einzelne Kernzelle gezeigt sind.
Die Cascode-Schaltung 120 für die Referenzzelle umfasst Transistoren 121 und 122, einen PMOS-Stromspiegel, einen NMOS-Stromspiegel und einen Widerstand 130. Die Transistoren 121 und 122 sind mit der Datenleitung 131, mit der die Referenzzelle 112 verbunden ist, Cascode-verbunden. Der PMOS-Stromspiegel ist aus PMOS-Transistoren 123 bis 126 aufgebaut. Der NMOS-Stromspiegel erzeugt das Referenzpotenzial Saref(n) aus dem Referenzstrom iref und ist aus NMOS-Transistoren 127 bis 129 aufgebaut.
Der Referenzstrom ief, der von dem PMOS-Stromspiegel verstärkt wird, wird den NMOS-Transistoren 128 und 129 des NMOS-Stromspiegels zugeführt, so dass das Potenzial des Knotenpunkts NG(n) definiert und als die Gate-Spannung NG(n) jedes der NMOS-Transistoren 147 bis 149 zugeführt werden kann. Der verstärkte Referenzstrom iref wird dem NMOS-Transistor 127 zugeführt, so dass die Referenzspannung Saref(n) definiert werden kann. Das Potenzial des Knotens NG(n) wird von den Transistoren 125 und 126 erzeugt, die den Transistor 127 zum Erzeugen der Referenzspannung Saref(n) getrennt sind. Somit können die Knoten NG(n) und Saref(n) schnell unterschiedlich aufgeladen werden. Die Cascode-Schaltung 140 für die Kernzelle enthält Transistoren 141 und 142, einen PMOS-Stromspiegel, NMOS-Transistoren 147 bis 149 und einen Widerstand 150. Die Transistoren 141 und 142 sind mit einer Datenleitung 151, mit der die Kernzelle 111 verbunden ist, Cascode-verbunden. Der PMOS-Stromspiegel ist aus PMOS-Transistoren 143 bis 146 aufgebaut. Die NMOS-Transistoren 147 bis 149 halten entsprechend die NMOS-Gate-Spannungen NG(2:0), die von den Cascode-Schaltungen 120 für die Referenzzellen ausgegeben werden.
Obwohl die in 8 gezeigten Cascode-Schaltungen prinzipiell äquivalent zu jenen sind, die in 4 gezeigt sind, gibt es einige Unterschiede. Erstens, die Cascode-Schaltung 140 für die Kernzelle erhält die NMOS-Gate-Spannungen NG(2:0) von den Cascode-Schaltungen 120 für die drei Referenzzellen. Somit sind drei Transistoren 147 bis 149 vorgesehen, um die Spannungen Sain zu erzeugen, die mit den drei Datenwerten verglichen werden, die durch die Referenzzellen definiert sind. Die Unterschiede zwischen dem Kernzellenstrom und den Referenzzellenströmen kann verstärkt und als Eingangsspannungen Sain(2:0) der drei Fühlerverstärker bereitgestellt werden.
Da die drei Stromspiegel verwendet werden, ist lediglich eine einzelne Cascode-Schaltung in der Cascode-Schaltung 140 für die Kernzelle vorgesehen. Die drei Cascode-Schaltungen 120 werden für die drei Referenzzellen vorgesehen.
Die Cascode-Schaltung 120 für die Referenzzelle, die in der zweiten Ausführungsform verwendet ist, unterscheidet sich von der Cascode-Schaltung 20 für die Referenzzelle, die in der ersten Ausführungsform vorgesehen ist, dahingehend, dass die Anzahl der Gates der PMOS-Transistoren 123 bis 126 für den Stromspiegel der Cascode-Schaltung 120, wenn in Bezug auf den Knotenpunkt b gesehen, gleich der Anzahl der Gates der PMOS-Transistoren 143 bis 146 für den Stromspiegel der Cascode-Schaltung 140 in Bezug auf den Knoten b ist. Somit ist die Last der Referenzzellen-Cascode-Schaltung 120 bezüglich des Knotens b nahe einem Wert der Last der Kernzellen-Cascode-Schaltung 140, so dass die Schaltungen 120 und 140 leicht angepasst werden können. Des Weiteren ist die Anzahl der PMOS-Transistoren 143 bis 146 zum Ansteuern der Gate-Spannung NG(n) zweimal so groß wie die Anzahl der PMOS-Transistoren, die in der ersten Ausführungsform verwendet werden. Dies ergibt eine sekundäre Wirkung bei Hochgeschwindigkeitsansteuerung der NMOS-Gate-Spannung NG(n).
Gemäß der zuvor dargestellten ersten Ausführungsform ist es möglich, die Zellendaten mit der geringen Versorgungsspannung auszulesen und den feinen Betriebsstrombereich beim Auslesen der MLC zu erfassen.
Dritte Ausführungsform
Es wird nun die dritte Ausführungsform der vorliegenden Erfindung beschrieben. Wenn es eine lange Zeitdauer erfordert, um die Datenleitung DATAB vorzuspannen, fließt ein Strom zum Aufladen der Datenleitung durch die PMOS-Transistoren des PMOS-Stromspiegels zusätzlich zu dem Strom der Zelle, die während der Fühlerperiode ausgewählt ist. Dies reduziert den verfügbaren Bereich zum Fühlen der Zellen, durch die Strom nicht fließt. Die Cascode-Schaltung, die in der in 9 gezeigten dritten Ausführungsform verwendet ist, ist so gestaltet, dass das obige Problem vermieden wird.
9 zeigt die Cascode-Schaltung für die Kernzelle, die in der dritten Ausführungsform eingesetzt wird. Eine Kernzellen-Cascode-Schaltung 230 enthält Transistoren 233 und 234, einen PMOS-Stromspiegel, Widerstände 237 bis 239, einen PMOS-Transistor 240, einen NMOS-Transistor 241 und einen Inverter 242. Die Transistoren 233 und 234 sind mit einer Datenleitung 231 der Kernzellen Cascode-verbunden. Der PMOS-Stromspiegel ist aus PMOS-Transistoren 235 und 236 aufgebaut. Der PMOS-Transistor 240, der NMOS-Transistor 241 und der Inverter 242 bilden eine Vorladeschaltung zum Vorspannen der Datenleitung DATAB. Der Inverter 242 empfängt das Signal EQC und treibt den PMOS-Transistor 240, der mit der Datenleitung DATAB über den NMOS-Transistor 241 verbunden ist. Das Gate des NMOS-Transistors 241 ist mit einem Knoten aa zwischen dem Widerstand 239 und dem NMOS-Transistor 233 verbunden.
Die Vorlade- bzw. Vorspannungsschaltung ist in einem Leitungsweg, der nicht der Leitungsweg der PMOS-Transistoren 235 und 236 des Stromspiegels ist, vorgesehen, und treibt die Datenleitung DATAB während einer gegebenen Dauer (EQC) unmittelbar vor der Fühlperiode (EQ). Der Taktimpuls EQC, der zu Beginn der Fühlperiode oder davor auf "HIGH bzw. hohen Pegel" schaltet, treibt den PMOS-Transistor 240, so dass die Datenleitung DATAB vorgespannt werden kann. Dies ermöglich es, einen Stromfluss durch die Datenleitung DATAB während der Fühlperiode zu verhindern oder zumindest diesen Strom zu reduzieren. Es ist daher möglich, die Beeinträchtigung des Fühlerbetriebsbereichs, der durch den durch die Datenleitung fließenden Vorspannungsstrom hervorgerufen wird, zu unterdrücken. Diese Schaltungskonfiguration kann auf die Cascode-Schaltung für die Referenzzelle und der ersten und der zweiten Ausführungsform angewendet werden.
10 ist ein Zeitablaufdiagramm einer Funktionsweise, in der die Zellendaten ausgelesen werden. Der Lesevorgang wird nunmehr beschrieben, indem zusätzlich auf die Fühlerverstärkerschaltung 40 hingewiesen wird, die in 5 gezeigt ist. Das Auslesen der Zellendaten beginnt bei einem Puls ATD, der von einer Schaltung erzeugt wird, die eine Änderung der Adresse erkennt. Zu dem Zeitpunkt, wenn die Wortleitungsspannung an das Gate der ausgewählten Zelle angelegt wird, geht der Puls ATD auf "LOW" oder tiefen Pegel über und die Signale EQ und EQC schalten auf "HIGH" bzw. hohen Pegel um. Der Taktimpuls EQC und der Impuls EQ, der die Fühlperiode definiert, schaltet auf "HIGH" bzw. hohen Pegel in der Anfangsphase der Fühlperiode oder vor der Fühlperiode um. Wenn das Signal EQC auf hohem Pegel ist, werden die Datenleitungsspannungen DATAB der Kernzelle und der Referenzzelle vorgespannt.
Danach geht das Signal EQ auf "LOW" bzw. tiefen Pegel über, und die Fühlerverstärkerschaltung 40 verstärkt das Ergebnis des Vergleichs der Fühlerverstärker-Eingangsspannung Saref mit der Fühlerverstärker-Eingangsspannung Sain, und gleichzeitig geht das Signal LT auf "LOW" bzw. auf tiefen Pegel. Das Vergleichsergebnis wird in einen Zwischenspeicher, der aus den Invertern 57 und 58 aufgebaut ist, bei der an steigenden Flanke des Signals LT gespeichert, und die Lesedaten werden somit ausgegeben.
Die optimale Taktsignalbreite und die Fühlperiode können auf Basis der einzelnen Chips festgelegt werden, indem im CAM 300 die Pulsbreite Ta des Taktsignalimpulses EQC und die Breite Tb der abfallenden Flanke des Impulses EQC auf die abfallende Flanke des Impulses EQ eingestellt werden. Der CAM 300 speichert die Breite Tb als Information über die Fühlperiode (EQ) und die Breite Ta als Information hinsichtlich der Vorspannperiode (EQC) in einer wiederbeschreibbaren Form.
Gemäß der dritten Ausführungsform werden bereit gestellt: der Stromspiegel, der den Zellenstrom verstärkt, der durch die mit der Zelle verbundenen Datenleitung fließt, die Schaltung, die das erste Potenzial auf der Grundlage des Zellenstroms erzeugt, und die Vorlade- bzw. Vorspannungsschaltung, die in einem Leitungsweg vorgesehen ist, der nicht Leitungsweg der PMOS-Transistoren ist, die den Stromspiegel bilden, und wobei die Schaltung die Datenleitung DATAB für die vorgegebene Dauer unmittelbar vor der Fühlperiode ansteuert. Es ist damit möglich, die Datenleitung DATAB vorzuspannen und einen Lesevorgang mit hoher Geschwindigkeit auszuführen. Ferner wird der Einstellmechanismus bereitgestellt, der in der Lage ist, die Fühlperiode (EQ) und die Vorladeperiode (EQC) getrennt einzustellen, so dass die optimale Vorladedauer und die Fühldauer auf Grundlage einzelner Chips nach dem Einbringen in ein Gehäuse eingestellt werden können.
Die Cascode-Schaltung für die Referenzzelle und die Cascode-Schaltung für die Kernzelle können entsprechend als erste und zweite Cascode-Schaltung bezeichnet werden. Die Spannungen Saref und Sain können als erste und zweite Potenziale bezeichnet werden. Der CAM 300 und der Wandler 160 können als ein Speicher und eine Wandlerschaltung bezeichnet werden. Der Taktsignalimpuls EQC kann als ein gegebenes Signal bezeichnet werden.
Die vorliegende Erfindung ist nicht auf die speziell beschriebenen bevorzugten Ausführungsformen eingeschränkt, sondern es können diverse Variationen und Modifizierungen innerhalb des Schutzbereichs der beanspruchten Erfindung durchgeführt werden.
ZUSAMMENFASSUNG
HALBLEITERBAUELEMENT UND VERFAHREN ZUM ERZEUGEN EINES FÜHLERSIGNALS
Ein Halbleiterbauelement umfasst: eine erste Cascode-Schaltung mit einem ersten Stromspiegel zum Verstärken eines Referenzstroms, der durch eine Datenleitung einer Referenzzelle fließt, und einem zweiten Stromspiegel zum Erzeugen eines ersten Potenzials aus einem verstärkten Referenzstrom; eine zweite Cascode-Schaltung mit einem dritten Stromspiegel zum Verstärken eines Kernstroms, der durch eine Datenleitung einer Kernzelle fließt, und einen Transistor, der eine Gate-Spannung entsprechend dem verstärkten Referenzstrom empfängt und ein zweites Potenzial auf der Grundlage einer Differenz zwischen einem verstärkten Kernzellenstrom und dem verstärkten Referenzstrom erzeugt. Da das zweite Potenzial durch die Differenz zwischen dem Kernzellenstrom und dem Referenzzellenstrom erzeugt wird, kann das zweite Potenzial im gesamten Bereich von Masse bis zur Versorgungsspannung variieren, und der Bereich der Amplitude der Versorgungsspannung kann in effizienter Weise ausgenutzt werden. Somit ist das Erfassen eines feinen Betriebsstrombereichs möglich.

Claims

Halbleiterbauelement mit: einer ersten Cascode-Schaltung mit einem ersten Stromspiegel zum Verstärken eines Referenzstroms, der durch eine Datenleitung einer Referenzzelle fließt, und mit einem zweiten Stromspiegel zum Erzeugen eines ersten Potenzials aus einem verstärkten Referenzstrom; und einer zweiten Cascode-Schaltung mit einem dritten Stromspiegel zum Verstärken eines Kernstroms, der durch eine Datenleitung einer Kernzelle fließt, und einem Transistor, der eine Gate-Spannung entsprechend dem verstärkten Referenzstrom empfängt und ein zweites Potenzial auf der Grundlage einer Differenz zwischen einem verstärkten Kernzellenstrom und dem verstärkten Referenzstrom erzeugt.
Halbleiterbauelement nach Anspruch 1, wobei die erste oder die zweite Cascode-Schaltung eine Vorladeschaltung aufweist, die in einem Leitungsweg vorgesehen ist, der nicht in einem Leitungsweg mit einem Transistor des ersten oder des zweiten Stromspiegels enthalten ist, und wobei die Vorladeschaltung die Datenleitung vorspannt.
Halbleiterbauelement nach Anspruch 2, wobei die Vorladeschaltung in Reaktion auf ein gegebenes Signal die Datenleitung während einer Vorspannperiode vorspannt, an die sich eine Fühlperiode anschließt, oder wobei die Vorspannperiode eine Anfangsphase der Fühlperiode ist.
Halbleiterbauelement nach Anspruch 3, das ferner einen Speicher aufweist, der Information über die Fühlperiode oder die Vorspannungsperiode speichert.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, das ferner einen Fühlerverstärker aufweist, der ein Signal auf der Grundlage des ersten Potenzials und des zweiten Potenzials ausgibt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 4, das ferner umfasst: einen Fühlerverstärker, der ein Signal auf der Grundlage des ersten Potenzials und des zweiten Potenzials ausgibt; und eine Wandlerschaltung, die ein Signal auf der Grundlage des ersten Potenzials und des zweiten Potenzials in eine Information entsprechend einer Anzahl an Bits, die die Kernzelle speichern kann, umwandelt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei die erste oder die zweite Cascode-Schaltung ein Transistorpaar aufweist, das mit der Datenleitung Cascode-verbunden ist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei die Kernzelle mehrere Schwellwertspannungswerte aufweist.
Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei die Kernzelle eine vorgegebene Anzahl an Schwellwerten aufweist, und wobei die zweite Cascode-Schaltung eine Anzahl an Transistoren entsprechend der vorgegebenen Anzahl an Schwellwertspannungswerten aufweist, wobei jeder der Transistoren das zweite Potenzial erzeugt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei eine Anzahl der Transistoren, die den dritten Stromspiegel bildet, gleich der Anzahl an Transistoren ist, die den ersten Stromspiegel bilden.
Halbleiterbauelement mit: einem Stromspiegel zum Verstärken eines Zellenstroms, der durch eine Datenleitung einer Zelle fließt; einer Erzeugungsschaltung zum Erzeugen eines ersten Potenzials aus dem Zellenstrom; und einer Vorladeschaltung, die in einem Leitungsweg vorgesehen ist, der nicht einem Leitungsweg mit einem Transistor des Stromspiegels entspricht, und die die Datenleitung vorspannt.
Halbleiterbauelement nach einem der Ansprüche 1 bis 11, wobei das Halbleiterbauelement ein nicht flüchtiges Halbleiterspeicherbauelement ist.
Verfahren zum Erzeugen von Signalen, die zu erfassen sind, mit den Schritten: Erzeugen eines ersten Potenzials durch einen gespiegelten Strom eines Referenzstroms, der durch eine Datenleitung einer Referenzzelle fließt; und Erzeugen eines zweiten Potenzials durch einen gespiegelten Strom eines Kernstroms, der durch eine Kernzelle fließt, wobei der gespiegelte Strom des Kernstroms durch den gespiegelten Strom des Referenzstroms gesteuert ist.
Halbleiterbauelement mit: einer ersten Schaltung, die ein erstes Potenzial durch einen gespiegelten Strom eines Referenzstroms erzeugt, der durch eine Datenleitung in einer Referenzzelle fließt; und einer zweiten Schaltung, die ein zweites Potenzial durch einen gespiegelten Strom eines Kernstroms erzeugt, der durch eine Kernzelle fließt, wobei ein gespiegelter Strom des Kernstroms durch einen gespiegelten Strom des Referenzstroms gesteuert ist.