CN104979009B - 存储器及其读取电路 - Google Patents

Abstract

本发明涉及一种存储器及其读取电路。所述读取电路包括：预加载单元，适于根据读取操作的信号、对被选中的位线加载预置电压；检测节点，适于产生检测电压，所述检测电压与读取电流和参考电流的差值相关，所述读取电流来自被加载预置电压的位线；比较单元，适于比较所述检测电压和参考电压以输出读取结果，所述参考电压小于所述预置电压且大于所述预置电压的二分之一。本发明能够提高存储器读取电路的读取速率。

Description

存储器及其读取电路

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其读取电路。

背景技术

存储器是数字集成电路中重要的组成部分，它更是构建基于微处理器的应用系统不可缺少的一部分。近年来，人们将各种存储器嵌入在处理器内部以提高处理器的集成度与工作效率，因此，存储器阵列及其外围电路的性能在很大程度上决定了整个系统的工作效率。

读取电路是存储器的外围电路的重要组成部分，读取电路通常被用来在对存储器的存储单元进行读操作时对存储单元位线(BL，Bit Line)上的微小信号进行采样变换并进行放大，从而确定存储单元内的存储信息。

读取电路的工作机制是通过将存储器的存储单元位线上的电流/电压与基准电流/电压比较而读取存储单元中的数据。更具体地说，读取电路在存储器中的作用主要体现在以下方面：

首先是放大作用，它将位线电流/电压与基准电流/电压的微小信号差放大为标准的逻辑“0”和“1”，然后输出；

其次，读取电路能够通过加快位线状态转换，补偿存储单元的扇出驱动能力，从而改善性能、提高速度；

读取电路还能够有效减小位线上的电压幅值，进而减小位线充放电功耗。

读取电路的工作分为两个阶段，一是预充电阶段，即对选中的存储单元的位线预充电，二是比较阶段，即将选中的存储单元的位线电流/电压与基准电流/电压比较。在预充电阶段中，将位线的电位提升至能够在存储单元中产生足够大小的位线电流的水平；而在比较阶段中，将位线电流/电压与基准电流/电压进行比较并输出标准逻辑电平，从而起到放大位线信号的作用，便于读取数据。

但现有技术的读取电路至少存在如下缺陷：

读取过程包括预充电阶段，预充电阶段需要一定的充电时间，影响存储器的读取速率；并且，预充电阶段需要能耗。

发明内容

本发明技术方案所解决的技术问题是，如何提高存储器读取电路的读取速率。

为了解决上述技术问题，本发明技术方案提供了一种存储器的读取电路，包括：

预加载单元，适于根据读取操作的信号、对被选中的位线加载预置电压；

检测节点，适于产生检测电压，所述检测电压与读取电流和参考电流的差值相关，所述读取电流来自被加载预置电压的位线；

比较单元，适于比较所述检测电压和参考电压以输出读取结果，所述参考电压小于所述预置电压且大于所述预置电压的二分之一。

可选的，所述预加载单元包括：第一P型场效应晶体管；

所述第一P型场效应晶体管的源极连接至所述预置电压，栅极适于连接至所述读取操作的信号，漏极适于连接至所述检测节点。

可选的，所述比较单元包括：比较放大器；

所述比较放大器的正端连接至所述参考电压，负端连接至所述检测节点。

可选的，所述比较单元还包括：压降单元；所述压降单元包括：

第一节点，连接至所述预置电压；

第二节点，连接至地；

第三节点，适于对所述预置电压进行压降以输出所述参考电压。

可选的，所述压降单元还包括：所述压降单元还包括：第一N型场效应晶体管及补偿电容；

所述第一N型场效应晶体管栅漏相连，且其漏极连接至所述第一节点，源极连接至所述第三节点；

所述补偿电容的一端连接至所述第三节点，另一端连接至所述第二节点。

可选的，所述读取电路还包括：电流镜单元；

所述电流镜单元包括成电流镜结构的第二P型场效应晶体管及第三P型场效应晶体管，所述第二P型场效应晶体管和第三P型场效应晶体管的源极分别连接至电源电压，第三P型场效应晶体管适于在读取操作期间产生源极至漏极的预置电流，所述第二P型场效应晶体管适于镜像所述预置电流并产生源极至漏极的所述参考电流；所述第二P型场效应晶体管的漏极连接至所述检测节点。

可选的，所述电流镜单元还包括：控制单元；

所述控制单元包括第三N型场效应晶体管，所述第三N型场效应晶体管的漏极连接至所述第三P型场效应晶体管的漏极，源极连接至地，栅极适于连接至所述读取操作的信号。

可选的，所述电流镜单元还包括：控制单元；

所述控制单元包括源漏相连的第三N型场效应晶体管和第四N型场效应晶体管，其中，第三N型场效应晶体管的漏极连接至所述第三P型场效应晶体管的漏极，第四N型场效应晶体管的源极连接至地，所述第三N型场效应晶体管的栅极适于连接至所述读取操作的信号，第四N型场效应晶体管的栅极适于连接至所述控制单元的使能信号。

可选的，所述参考电压与所述预置电压的差值范围为0.3V～0.4V。

为了解决上述技术问题，本发明技术方案还提供了一种存储器，包括：

存储阵列；

行译码单元，适于在读取操作期间将字线电压加载到选中的字线上；

列译码单元，适于在读取操作期间选择目标存储单元使用的位线，所述目标存储单元使用被选中的字线；以及，

如上所述的读取电路；

所述检测节点适于通过所述列译码单元获取所述读取电流。

可选的，所述列译码单元包括：第一连接节点及第二连接节点；

所述第一连接节点连接至所述目标存储单元的位线，所述第二连接节点连接至所述检测节点。

本发明技术方案的有益效果至少包括：

本发明技术方案能够通过预加载单元直接快速地对选中的位线加载预置电压，而免去了现有技术中预充电的阶段，这使得读取电路能够直接对被选中的位线电流进行读取，并直接进行读取电路的比较阶段，从而提高了存储器的读取速率。

本发明技术方案使用预加载单元对被选中位线预加载电压，替代了现有技术对被选中位线的预充电过程，由于预加载电压的瞬间性，可近似只考虑读取过程中比较阶段的耗时，从而大大减少读取时间；另外，所述参考电压与预置电压的关系可使得读取电路比较阶段的比较速率更快，并节省能耗。本发明技术方案还能够适应于低压源应用坏境。

在本发明技术方案的可选方案中，所述参考电压是由所述压降单元对所述预置电压进行压降后实现的；所述压降单元还包括补偿电容，所述补偿电容用于提高输出参考电压的稳定性。

在本发明技术方案的可选方案中，所述控制单元基于所述读取操作的信号还可以对读取电路的比较时段进行控制，从而建立位线预加载电压的周期性。

附图说明

图1为本发明技术方案提供的一种存储器的读取电路的结构示意图；

图2为本发明技术方案所提供读取电路的一种具体结构示意图；

图3为本发明技术方案所提供读取电路的波形分析图；

图4为本发明技术方案所提供读取电路的另一种具体结构示意图；

图5为本发明技术方案所提供读取电路的又一种具体结构示意图；

图6为本发明技术方案所提供读取电路的再一种具体结构示意图；

图7为本发明技术方案所提供读取电路的再一种具体结构示意图。

具体实施方式

为了使本发明的目的、特征和效果能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的方式来实施，因此本发明不受下面公开的具体实施例的限制。

对于常规存储器来说，其包括如图1所示的存储阵列10。

图1中示意了仅部分存储阵列：

存储单元100、101、…、10n；

字线WL0、WL1、…、WLn；

位线BL0、BL1、…、BLn；以及，

源线SL0、SL1、…、SLn。

同行的存储单元共用字线，同列的存储单元共用一条位线。

图1中，存储单元100、101、…、10n为同列的存储单元，其字线WL0、WL1、…、WLn分别独立，位线BL0、BL1、…、BLn相连且共用一条外接线，源线SL0、SL1、…、SLn接地。

继续参考图1，本申请提供了一种存储器的读取电路1，包括：预加载单元20、检测节点30及比较单元40。

在读取操作期间，存储器中的行译码单元(图1中未示出)根据读取操作的数据，将字线电压加载到其选中的字线上，而列译码单元50则根据读取操作的数据，将位线电压加载到被选中字线的存储单元的位线上。

假设对于图1所示存储阵列，所述行译码单元将字线电压加载到字线WL1上，而列译码单元50通过加载字线电压选中存储单元100、101、…、10n所在存储列，则此时的目标存储单元为101。

在读取操作期间，预加载单元20适于根据读取操作的信号、对被选中的位线加载预置电压V1。

不同于现有技术的预充电过程，本申请直接通过预加载单元20对选中的位线加载预置电压V1，而免去了现有技术中预充电的阶段。基于加载至被选中位线的预置电压V1，本申请提供的读取电路能够直接对被选中的位线电流进行读取。

检测节点30适于接收位线电流I_B。位线电流I_B是对目标存储单元的位线加载预置电压V1，从而被读取的目标存储单元的内部存储信息的表征。

本申请中，检测节点30是与所述目标存储单元101的位线相连的。对应于所述列译码单元50，在所述位线被列译码单元50选中并加载所述预置电压V1时，所述检测节点30和被选中位线之间的链路被导通，此时，检测节点30上具备所述位线电流I_B。

检测节点30还接收外部设备提供的参考电流I_R，参考电流I_R及位线电流I_B分别对检测节点30进行充电。参考电流I_R的设置是使设置所述位线电流I_B的基准电流，检测节点30根据所述参考电流I_R及位线电流I_B的差值积累电荷，从而形成检测节点30上的检测电压V_E。

比较单元40适于比较检测电压V_E及参考电压V_R以输出读取结果Vo。

不同于现有技术，本申请中，参考电压V_R的电压值设置是比较特殊的：参考电压V_R小于所述预置电压V1且大于所述预置电压V1的二分之一，一般的，可以对预置电压V1设置0.3V至0.4V左右的压降，形成所述参考电压V_R。

综上所述，本申请通过预置电压V1及参考电压V_R的设置，具有如下优点：

由于读取期间，读取电路对存储器存储单元是循环选中并读取的，在现有技术中，在对目标存储单元进行一次读取后，需要对读取电路进行初始化，并对下一个目标存储单元的位线重新进行预充电(初始化)，这对整个读取过程来说，耗费时间；但在本申请中，由于预加载单元20输出的预置电压V1直接加载在存储列的共用位线上的检测节点30，对检测节点30的电压进行读取时，位线电流影响检测节点30的电压是使该电压泄放或保持，相对于所述参考电压V_R，检测节点30的电压受位线电流的变化的检测方向是电压减小趋势而非电压的积累趋势；在对存储器的存储单元进行循环选择中，检测节点30的电压重置是非常迅速的，在结束完毕一次读取之后，重新对该检测节点30进行预置电压即可，从而免去对位线预充电而形成检测节点的电压，可快速进入位线电流的比较阶段。

另外，通过参考电压V_R与预置电压V1之间的设置关系，可以大大提高比较单元的比较速率：在检测电压V_E为高电平(为预置电压V1的电压水平)时，此时因参考电压V_R只与预置电压V1相差一个压降，因此，能够快速被读取数据，输出比较结果Vo；而若检测电压V_E为低电平，因该低电平是预置电压V1被参考电流及位线电流之差值不断拉低造成的，在拉低预置电压V1的过程中，当检测电压V_E小于参考电压V_R，则可迅速被读取数据，因而参考电压与预置电压的关系可使得读取电路比较阶段的比较速率更快；另外，由于上述拉低电平或充电过程相对现有技术来说，电流值及读取较短，还能节省电路功耗。

继续参考图1可知，所述比较单元由比较放大器实现，其中，所述比较放大器的正端连接至所述参考电压V_R，负端连接至所述检测节点30。

基于所述读取电路1，图2所示的读取电路2包括：

预加载单元21、检测节点30及比较单元40。

不同于读取电路1，读取电路2中，预加载单元21包括：P型场效应晶体管P1。

P型场效应晶体管P1的源极连接至电源电压VCC，所述预置电压V1满足：V1=VCC；漏极连接至所述检测节点30，P型场效应晶体管P1的漏极适于连接至被选中的位线。P型场效应晶体管P1的栅极连接至所述读取操作的信号RDEN，在读取操作期间，信号RDEN为低电平时，加载预置电压V1至被选中的位线，在信号RDEN为高电平时，实现所述检测电压V_E及参考电压V_R的比较过程。

基于读取电路2，其波形分析图可参考图3：

在读取操作期间，列译码单元50根据读取操作数据，列译码单元50的控制端YA和YB加载选择信号进行时序选择；地址控制信号ATD(Address Transition Detection)使能(高电平脉冲)时，列译码单元50可选中目标存储单元的位线。

在进行读取操作期间，在ATD使能前，信号RDEN为低电平，预加载单元21对检测节点30加载至预置电压V1；在列译码单元50进行时序操作且ATD使能后，列译码单元50选中目标存储单元的位线，并根据所述参考电流I_R输出位线电流I_B；所述位线电流I_B及参考电流I_R影响检测节点30输出的检测电平V_E，并进入比较阶段。

继续参考图3可知，信号ENLAT是一个锁存信号，在其使能时可以对前序时段的比较结果Vo作锁存以输出该比较结果Vo。信号RDEN为高电平时，实现所述检测电压V_E及参考电压V_R的比较过程：若位线电流I_B及参考电流I_R影响检测节点30，并使检测节点30的电压从VCC下降至低电平LOW(该低电平LOW小于参考电压V_R)，则比较放大器输出的比较结果为1；若位线电流I_B及参考电流I_R影响检测节点30，但检测节点30的电压并未低于参考电压V_R，则此时检测节点30为高电平HIGH,比较放大器输出的比较结果为0。从图3看到，本申请的读取过程非常快，在对一个目标存储单元进行比较并输出读取结果后，基于预置电压V1，检测节点30的电压能够迅速被预置电压并上升其电压水平到VCC，从而能够立刻进行下一次读取过程。

参考电压V_R可由外部设备提供，但基于读取电路2，图4给出了一种读取电路3，其包括：

预加载单元21、检测节点30、比较单元40及压降单元41。其中，压降单元41能够对电源电压VCC进行压降，建立参考电压V_R和预置电压V1之间的压降关系，以形成所述参考电压V_R。

所述压降单元41包括：第一连接端410、第二连接端411及输出端412。

第一连接端410连接至所述预置电压V1，在本申请中，由于预置电压V1等同于电源电压VCC，因此，第一连接端410在实现时连接至电源电压VCC。所述第二连接端411连接至地。

继续参考图4，所述第一连接端410及第二连接端411之间具有N型场效应晶体管N1及补偿电容C。所述N型场效应晶体管N1栅漏相连，且其漏极连接至所述第一连接端410，源极连接至所述输出端412。所述补偿电容C的一端连接至所述输出端412，另一端连接至所述第二连接端411。

需要说明的是，本申请利用N型场效应晶体管N1作为压降管对电源电压VCC进行压降，以在输出端412输出压降形成的参考电压V_R。

由于本申请的压降值较小(0.3V～0.4V)，可使用低压N型晶体管(Low VoltageNMOS)实现所述N型场效应晶体管N1。

为了简便起见，所述补偿电容C使用N型场效应晶体管N2实现；从图4中可知，N型场效应晶体管N2源漏相连，且其源极连接至所述第二连接端411，栅极连接至所述输出端412。

参考电流I_R可由外部设备提供，但基于读取电路3，图5给出了一种读取电路4，包括：

预加载单元21、检测节点30、比较单元40、压降单元41及电流镜单元60。其中，电流镜单元60为检测节点30提供所述参考电流I_R。

电流镜单元60包括：

呈电流镜结构的P型场效应晶体管P2及P型场效应晶体管P3，所述P型场效应晶体管P2和P型场效应晶体管P3的源极分别连接至电源电压VCC，P型场效应晶体管P3适于在读取操作期间产生源极至漏极的预置电流I_r，P型场效应晶体管P2适于镜像所述预置电流I_r并产生源极至漏极的所述参考电流I_R；所述P型场效应晶体管P2的漏极连接至所述检测节点30。

为了控制所述预置电流I_r的产生时序，所述电流镜单元60还包括控制单元61。所述控制单元61能够控制所述预置电流I_r在读取操作期间的产生与关断，有利于节省功耗。预置电流I_r的形成关系可以和读取操作的信号RDEN相关，也可以由多种读取操作的数据触发形成。

基于读取电路4，图6给出了另一种读取电路5，包括：预加载单元21、检测节点30、比较单元40、压降单元41及电流镜单元60’；

电流镜单元60’的控制单元61’包括：N型场效应晶体管N3；

N型场效应晶体管N3的漏极连接至所述P型场效应晶体管P3的漏极，源极连接至地，栅极适于连接至所述读取操作的信号RDEN。

基于读取电路4，图7给出了又一种读取电路6，包括：预加载单元21、检测节点30、比较单元40、压降单元41及电流镜单元60’’；

电流镜单元60’’的控制单元61’’包括：N型场效应晶体管N3’和N型场效应晶体管N4；

N型场效应晶体管N3’和N型场效应晶体管N4的源漏相连，N型场效应晶体管N3’的漏极连接至P型场效应晶体管P3的漏极，N型场效应晶体管N4的源极连接至地，N型场效应晶体管N3’的栅极适于连接至所述读取操作的信号RDEN，N型场效应晶体管N4的栅极适于连接至所述控制单元60’’的使能信号CURRENTEN。

基于上述读取电路1至6，本申请还给出了一种存储器，包括：

存储阵列；

行译码单元，适于在读取操作期间将字线电压加载到选中的字线上；

列译码单元，适于在读取操作期间选择目标存储单元使用的位线，所述目标存储单元使用被选中的字线；以及，

本申请所述的任一种读取电路。

对应不同读取电路，图1、2、3至7也示意了列译码单元50与存储阵列10、读取电路(1至6)的连接关系。

在对目标存储单元进行读取时，检测节点30是通过所述列译码单元50获取所述读取电流I_B的。

以图1所示的结构为例，列译码单元50包括：第一连接节点51及第二连接节点52。其中，所述第一连接节点51连接至所述目标存储单元的位线(假设为BL1)，所述第二连接节点52连接至所述检测节点30。可结合图3的分析图作说明，由于列译码单元50的输入信号为YA和YB，在ATD信号使能时，YA和YB的地址编码选中对应地址的位线BL1。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种存储器的读取电路，其特征在于，包括：

预加载单元，适于根据读取操作的信号、对被选中的位线加载预置电压；

检测节点，适于产生检测电压，所述检测电压是根据读取电流和参考电流的差值积累电荷形成的，所述读取电流来自被加载预置电压的位线；

比较单元，适于比较所述检测电压和参考电压以输出读取结果，所述参考电压小于所述预置电压且大于所述预置电压的二分之一。

2.如权利要求1所述的读取电路，其特征在于，所述预加载单元包括：第一P型场效应晶体管；

所述第一P型场效应晶体管的源极连接至所述预置电压，栅极适于连接至所述读取操作的信号，漏极适于连接至所述检测节点。

3.如权利要求1所述的读取电路，其特征在于，所述比较单元包括：比较放大器；

所述比较放大器的正端连接至所述参考电压，负端连接至所述检测节点。

4.如权利要求3所述的读取电路，其特征在于，所述比较单元还包括：压降单元；所述压降单元包括：

第一节点，连接至所述预置电压；

第二节点，连接至地；

第三节点，适于对所述预置电压进行压降以输出所述参考电压。

5.如权利要求4所述的读取电路，其特征在于，所述压降单元还包括：第一N型场效应晶体管及补偿电容；

所述第一N型场效应晶体管栅漏相连，且其漏极连接至所述第一节点，源极连接至所述第三节点；

所述补偿电容的一端连接至所述第三节点，另一端连接至所述第二节点。

6.如权利要求5所述的读取电路，其特征在于，所述补偿电容使用第二N型场效应晶体管实现；

所述第二N型场效应晶体管源漏相连，且其源极连接至所述第二节点，栅极连接至所述第三节点。

7.如权利要求1所述的读取电路，其特征在于，还包括：电流镜单元；

所述电流镜单元包括成电流镜结构的第二P型场效应晶体管及第三P型场效应晶体管，所述第二P型场效应晶体管和第三P型场效应晶体管的源极分别连接至电源电压，第三P型场效应晶体管适于在读取操作期间产生源极至漏极的预置电流，所述第二P型场效应晶体管适于镜像所述预置电流并产生源极至漏极的所述参考电流；所述第二P型场效应晶体管的漏极连接至所述检测节点。

8.如权利要求7所述的读取电路，其特征在于，所述电源电压兼做所述预置电压。

9.如权利要求7所述的读取电路，其特征在于，所述电流镜单元还包括：控制单元；

所述控制单元包括第三N型场效应晶体管，所述第三N型场效应晶体管的漏极连接至所述第三P型场效应晶体管的漏极，源极连接至地，栅极适于连接至所述读取操作的信号。

10.如权利要求7所述的读取电路，其特征在于，所述电流镜单元还包括：控制单元；

所述控制单元包括源漏相连的第三N型场效应晶体管和第四N型场效应晶体管，其中，第三N型场效应晶体管的漏极连接至所述第三P型场效应晶体管的漏极，第四N型场效应晶体管的源极连接至地，所述第三N型场效应晶体管的栅极适于连接至所述读取操作的信号，第四N型场效应晶体管的栅极适于连接至所述控制单元的使能信号。

11.如权利要求1至10任一项所述的读取电路，其特征在于，所述参考电压与所述预置电压的差值范围为0.3V～0.4V。

12.一种存储器，其特征在于，包括：

存储阵列；

行译码单元，适于在读取操作期间将字线电压加载到选中的字线上；

列译码单元，适于在读取操作期间选择目标存储单元使用的位线，所述目标存储单元使用被选中的字线；以及，

如权利要求1至11任一项所述的读取电路；

所述检测节点适于通过所述列译码单元获取所述读取电流。

13.如权利要求12所述的存储器，其特征在于，所述列译码单元包括：第一连接节点及第二连接节点；

所述第一连接节点连接至所述目标存储单元的位线，所述第二连接节点连接至所述检测节点。