JP4922932B2 - 半導体装置およびその制御方法 - Google Patents
半導体装置およびその制御方法 Download PDFInfo
- Publication number
- JP4922932B2 JP4922932B2 JP2007523258A JP2007523258A JP4922932B2 JP 4922932 B2 JP4922932 B2 JP 4922932B2 JP 2007523258 A JP2007523258 A JP 2007523258A JP 2007523258 A JP2007523258 A JP 2007523258A JP 4922932 B2 JP4922932 B2 JP 4922932B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- conversion circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 161
- 230000015654 memory Effects 0.000 claims description 53
- 238000001514 detection method Methods 0.000 claims description 19
- 238000012935 Averaging Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- -1 Silicon Oxide Nitride Chemical class 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
前記第2の電流電圧変換回路は、検出指示信号に応答して活性化されて、前記データ参照電圧と前記レファレンスデータラインの電圧とを比較し、該比較結果に従って検出信号および基準電圧を生成して該基準電圧を前記出力信号として前記差動回路へ与えるカレントミラー型検出回路を備える。
前記センスアンプは、前記第1の電流電圧変換回路の前記変換出力ノードからの出力信号と前記第2の電流電圧変換回路からのセンス参照電圧とを比較するカレントミラー型センス回路と、前記カレントミラー型センス回路の出力信号をさらに増幅して前記コアセルの記憶データを示すセンス出力信号を生成するセンス増幅回路とを備える。
前記比較回路は、前記検出指示信号に応答して活性化され、前記カレントミラー型検出回路の出力する検出信号が前記レファレンスデータラインの電圧が前記参照電圧よりも低い所定電圧レベルよりも低いことを示す間プリチャージ信号を活性状態に維持し、該検出信号が前記レファレンスデータラインの電圧が前記所定電圧レベルに到達したことを示すと前記プリチャージ信号を非活性化する回路を備える。
前記チャージ回路は、前記プリチャージ信号の活性化時前記レファレンスセルデータラインをチャージし前記プリチャージ信号の非活性化時前記レファレンスデータラインのプリチャージを停止する。
本発明によれば、レファレンスセルデータラインをプリチャージする際に、第2の電流変換回路に加え、チャージ回路がレファレンスセルデータラインをチャージすることにより、高速にレファレンスセルデータラインをプリチャージすることができる。よって、データの読み出し時間を短縮することが可能な半導体装置を提供することができる。また、前記所定電圧レベルは、前記レファレンスセルデータラインをプリチャージする際の目標電圧値より低くされており、レファレンスセルデータラインの電圧値が目標電圧値より低く、チャージ回路によるチャージが必要なときに、適切にチャージ回路を動作させることができる。
前記センスコントロール回路は、前記第3のFETと前記第1の電位を供給する電源との間に接続された第5のFETを含む。本発明によれば、センスアンプで最終的な増幅動作を行う前に、コアセル側のデータとレファレンスセル側のデータの差を増幅できるため、より確実にコアセルのデータの読み出しを行うことができる。また、センスコントロール回路を簡単に構成することができる。
Claims (13)
- 不揮発性メモリセルアレイ内に設けられたコアセルに接続された第1の電流電圧変換回路と、
レファレンスセルにレファレンスセルデータラインで接続された第2の電流電圧変換回路と、
前記第1の電流電圧変換回路の出力と前記第2の電流電圧変換回路の出力とをセンシングするセンスアンプと、
前記レファレンスセルデータラインの電圧値と所定電圧値と比較する比較回路と、
前記レファレンスセルデータラインのプリチャージをするチャージ回路とを備え、
前記第1の電流電圧変換回路は、前記コアセルに接続されるデータラインの電圧とデータ参照電圧とを比較し該比較結果を示すセンス結果指示信号を生成するカレントミラー型比較器と、前記カレントミラー型比較器の出力する前記センス結果指示信号と前記第2の電流電圧変換回路の出力信号とに従って変換出力ノードを第1の電位方向および前記第1の電位と異なる第2の電位方向にそれぞれ駆動する差動回路とを備え、
前記第2の電流電圧変換回路は、検出指示信号に応答して活性化されて、前記データ参照電圧と前記レファレンスデータラインの電圧とを比較し、該比較結果に従って検出信号と基準電圧とを生成して該基準電圧を前記出力信号として前記差動回路へ与えるカレントミラー型検出回路を備え、
前記センスアンプは、前記第1の電流電圧変換回路の前記変換出力ノードからの出力信号と前記第2の電流電圧変換回路からのセンス参照電圧とを比較するカレントミラー型センス回路と、前記カレントミラー型センス回路の出力信号をさらに増幅して前記コアセルの記憶データを示すセンス出力信号を生成するセンス増幅回路とを備え、
前記比較回路は、前記検出指示信号に応答して活性化され、前記カレントミラー型検出回路の出力する前記検出信号が前記レファレンスデータラインの電圧が前記データ参照電圧よりも低い前記所定電圧値レベルよりも低いことを示す間プリチャージ信号を活性状態に維持し、該検出信号が前記レファレンスデータラインの電圧が前記所定電圧値レベルに到達したことを示すと前記プリチャージ信号を非活性化する回路を備え、
前記チャージ回路は、前記プリチャージ信号の活性化時前記レファレンスセルデータラインをチャージし前記プリチャージ信号の非活性化時前記レファレンスデータラインのプリチャージを停止する、半導体装置。 - 前記チャージ回路は、前記比較回路の出力するプリチャージ信号を受けるゲートと、電源および前記レファレンスセルデータラインがソースおよびドレインそれぞれに接続したFETを含む請求項1記載の半導体装置。
- 前記比較回路は、前記カレントミラー型検出回路の出力が接続されたゲートと、電源および出力ノードがそれぞれ接続されたソースおよびドレインとを有する第1のFETと、前記カレントミラー型検出回路の電流源FETのゲート入力が接続されたゲートと、前記出力ノードおよびグランドがそれぞれ接続されたドレインおよびソースを有する第2のFETとを有し、
前記比較回路の前記プリチャージ信号を出力する出力端子は、前記出力ノードに接続される請求項1または2記載の半導体装置。 - 前記第2の電流電圧変換回路は、複数のレファレンスセルの出力を平均する平均回路を有し、前記第2の電流電圧変換回路は前記平均回路の出力を前記基準電圧および前記センス参照電圧として出力する請求項1から3のいずれか一項記載の半導体装置。
- 前記平均回路は、前記第1の電流電圧変換回路に前記基準電圧を出力するための第1の平均回路と、前記センスアンプに前記センス参照電圧を出力するための第2の平均回路を有する請求項4記載の半導体装置。
- 前記レファレンスセルデータラインのプリチャージが終了した後、前記センスアンプのセンシングを開始させるセンスコントロール回路を具備する請求項1から5のいずれか一項記載の半導体装置。
- 前記センスコントロール回路は、前記第1の電流電圧変換回路の出力をオンすることにより前記センスアンプのセンシングを開始させる請求項6記載の半導体装置。
- 前記差動回路は、前記カレントミラー型比較器からのセンス結果指示信号をゲートに受けて前記変換出力ノードを前記第1の電位方向に駆動する第3のFETと、前記第2の電流電圧変換回路の出力信号である前記基準電圧をゲートに受けて前記変換出力ノードを前記第2の電位方向に駆動する第4のFETとを備え、
前記センスコントロール回路は、前記第3のFETと前記第1の電位を供給する電源との間に接続された第5のFETを含む請求項7記載の半導体装置。 - 前記不揮発性メモリセルアレイはSONOS型セルを有する請求項1から8のいずれか一項記載の半導体装置。
- 前記コアセルは複数のビットを記憶できるセルである請求項1から9のいずれか一項記載の半導体装置。
- 不揮発性メモリセルアレイ内に設けられたコアセルに接続された第1の電流電圧変換回路と、レファレンスセルにレファレンスセルデータラインで接続された第2の電流電圧変換回路と、前記第1の電流電圧変換回路の出力と、前記第2の電流電圧変換回路の出力とをセンシングするセンスアンプと、を具備する半導体装置の制御方法において、
前記第1の電流電圧変換回路において、前記コアセルが接続されるデータラインの電圧とデータ参照電圧とを差動的に増幅してセンス結果指示信号を生成するステップと、
前記第1の電流電圧変換回路において、前記センス結果指示信号と前記第2の電流電圧変換回路の出力信号それぞれに従って変換出力ノードを反対方向に駆動することにより前記センス結果指示信号と前記第2の電流電圧変換回路の出力信号を差動的に増幅して前記変換出力ノードから出力するステップと、
前記第2の電流電圧変換回路において、前記レファレンスセルデータラインの電圧と前記データ参照電圧とを差動的に増幅することにより前記レファレンスデータラインの電圧と前記データ参照電圧とを比較し該比較結果に従って検出信号および基準電圧を生成して前記基準電圧を前記第1の電流変換回路に前記出力信号として出力するステップと、
前記検出信号に従って、前記レファレンスデータラインの電圧が前記データ参照電圧よりも低い所定電圧値に到達するまではプリチャージ信号を活性状態に維持し、前記レファレンスラインの電圧が前記所定電圧値に到達すると前記プリチャージ信号を非活性化するステップと、
前記センシングの前の前記レファレンスセルデータラインのプリチャージの際、前記プリチャージ信号の活性化時前記レファレンスセルデータラインをチャージするとともに前記プリチャージ信号の非活性化時前記レファレンスデータラインのチャージを停止するステップと、を有する半導体装置の制御方法。 - 複数のレファレンスセルの出力を平均するステップをさらに有し、前記第2の電流電圧変換回路から前記第1の電流電圧変換回路へ与えられる基準電圧は、前記平均された出力である請求項11記載の半導体装置の制御方法。
- 前記レファレンスセルデータラインの電圧値が安定した後、前記センスアンプによるセンシングを開始するステップをさらに有する請求項11記載の半導体装置の制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/011815 WO2007000809A1 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007000809A1 JPWO2007000809A1 (ja) | 2009-01-22 |
JP4922932B2 true JP4922932B2 (ja) | 2012-04-25 |
Family
ID=37589296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523258A Active JP4922932B2 (ja) | 2005-06-28 | 2005-06-28 | 半導体装置およびその制御方法 |
Country Status (6)
Country | Link |
---|---|
US (10) | US7596032B2 (ja) |
EP (1) | EP1909289A1 (ja) |
JP (1) | JP4922932B2 (ja) |
KR (1) | KR100935949B1 (ja) |
CN (1) | CN101208754B (ja) |
WO (1) | WO2007000809A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009129470A (ja) * | 2007-11-20 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
JP4768770B2 (ja) * | 2008-03-06 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
JP2011002945A (ja) * | 2009-06-17 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
JP5088387B2 (ja) * | 2010-02-01 | 2012-12-05 | 日本精工株式会社 | 十字軸式自在継手 |
US8570823B2 (en) * | 2010-02-18 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sense amplifier with low sensing margin and high device variation tolerance |
CA2832672A1 (en) | 2010-04-16 | 2011-10-20 | Nuevolution A/S | Bi-functional complexes and methods for making and using such complexes |
KR20120011642A (ko) * | 2010-07-29 | 2012-02-08 | 삼성전자주식회사 | 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법 |
WO2013082618A2 (en) * | 2011-12-02 | 2013-06-06 | Cypress Semiconductor Corporation | Systems and methods for sensing in memory devices |
US8773913B1 (en) | 2011-12-02 | 2014-07-08 | Cypress Semiconductor Corporation | Systems and methods for sensing in memory devices |
JP5651627B2 (ja) | 2012-03-22 | 2015-01-14 | 株式会社東芝 | Da変換器および無線通信装置 |
JP5949591B2 (ja) * | 2013-02-13 | 2016-07-06 | ソニー株式会社 | 撮像装置、制御方法、及び、プログラム |
US8902636B2 (en) * | 2013-03-22 | 2014-12-02 | Akira Katayama | Resistance change memory |
US9318190B1 (en) * | 2014-09-30 | 2016-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device |
US9552864B1 (en) | 2016-03-11 | 2017-01-24 | Micron Technology, Inc. | Offset compensation for ferroelectric memory cell sensing |
JP2019169209A (ja) * | 2018-03-22 | 2019-10-03 | 東芝メモリ株式会社 | メモリデバイス |
TWI707335B (zh) * | 2018-11-19 | 2020-10-11 | 友達光電股份有限公司 | 顯示裝置及其驅動方法 |
CN111462802B (zh) * | 2019-01-22 | 2022-05-13 | 上海汉容微电子有限公司 | 一种nor闪存的读取电路 |
CN112242172A (zh) * | 2019-07-19 | 2021-01-19 | 四川省豆萁科技股份有限公司 | 一种nor闪存及其参考电流比较电路 |
US11710519B2 (en) * | 2021-07-06 | 2023-07-25 | Macronix International Co., Ltd. | High density memory with reference memory using grouped cells and corresponding operations |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258495A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | 半導体記憶装置 |
JP2000021188A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2001250391A (ja) * | 2000-03-02 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 電流センスアンプ |
JP2002025286A (ja) * | 2000-07-06 | 2002-01-25 | Toshiba Corp | 半導体メモリ集積回路 |
JP2002237193A (ja) * | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
WO2003088261A1 (en) * | 2002-04-12 | 2003-10-23 | Advance Micro Devices, Int. | System and method for generating a reference voltage based on averaging the voltages of two complementary programmed dual bit reference cells |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2647527B2 (ja) * | 1990-02-21 | 1997-08-27 | シャープ株式会社 | センス増幅回路 |
IT1295910B1 (it) * | 1997-10-31 | 1999-05-28 | Sgs Thomson Microelectronics | Circuito di lettura per memorie non volatili |
JP4004179B2 (ja) | 1998-03-23 | 2007-11-07 | ヤマハ発動機株式会社 | 筒内噴射エンジン |
CA2277717C (en) * | 1999-07-12 | 2006-12-05 | Mosaid Technologies Incorporated | Circuit and method for multiple match detection in content addressable memories |
JP3525824B2 (ja) | 1999-09-17 | 2004-05-10 | 日立化成工業株式会社 | Cmp研磨液 |
IT1314042B1 (it) * | 1999-10-11 | 2002-12-03 | St Microelectronics Srl | Circuito amplificatore di lettura per memorie, ad elevata capacita'di discriminazione di livelli di corrente. |
US6259633B1 (en) * | 1999-10-19 | 2001-07-10 | Advanced Micro Devices, Inc. | Sense amplifier architecture for sliding banks for a simultaneous operation flash memory device |
FR2801419B1 (fr) * | 1999-11-18 | 2003-07-25 | St Microelectronics Sa | Procede et dispositif de lecture pour memoire en circuit integre |
FR2801719B1 (fr) * | 1999-11-30 | 2002-03-01 | St Microelectronics Sa | Dispositif de lecture pour memoire en circuit integre |
JP3943790B2 (ja) * | 2000-02-24 | 2007-07-11 | 株式会社東芝 | 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置 |
CA2310295C (en) * | 2000-05-31 | 2010-10-05 | Mosaid Technologies Incorporated | Multiple match detection circuit and method |
US6395632B1 (en) | 2000-08-31 | 2002-05-28 | Micron Technology, Inc. | Etch stop in damascene interconnect structure and method of making |
US6424571B1 (en) * | 2001-05-01 | 2002-07-23 | Micron Technology, Inc. | Sense amplifier with data line precharge through a self-bias circuit and a precharge circuit |
TW559814B (en) * | 2001-05-31 | 2003-11-01 | Semiconductor Energy Lab | Nonvolatile memory and method of driving the same |
JP2003242898A (ja) | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | マグネトロン |
US6747893B2 (en) * | 2002-03-14 | 2004-06-08 | Intel Corporation | Storing data in non-volatile memory devices |
TW583677B (en) * | 2002-07-25 | 2004-04-11 | Ememory Technology Inc | Flash memory with sensing amplifier using load transistors driven by coupled gate voltages |
KR100515053B1 (ko) * | 2002-10-02 | 2005-09-14 | 삼성전자주식회사 | 비트라인 클램핑 전압 레벨에 대해 안정적인 독출 동작이가능한 마그네틱 메모리 장치 |
JP3692109B2 (ja) | 2002-10-24 | 2005-09-07 | 株式会社東芝 | 半導体装置の製造方法 |
US6999345B1 (en) * | 2002-11-06 | 2006-02-14 | Halo Lsi, Inc. | Method of sense and program verify without a reference cell for non-volatile semiconductor memory |
US7251178B2 (en) * | 2004-09-07 | 2007-07-31 | Infineon Technologies Ag | Current sense amplifier |
JP2004228519A (ja) | 2003-01-27 | 2004-08-12 | Elpida Memory Inc | 半導体装置、及びその製造方法 |
US6912160B2 (en) | 2003-03-11 | 2005-06-28 | Fujitsu Limited | Nonvolatile semiconductor memory device |
JP4104151B2 (ja) * | 2003-04-28 | 2008-06-18 | スパンション エルエルシー | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置のプログラム方法 |
JP2004348803A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 不揮発性メモリ素子のプログラム検証方法および半導体記憶装置とそれを備えた携帯電子機器 |
US7324374B2 (en) * | 2003-06-20 | 2008-01-29 | Spansion Llc | Memory with a core-based virtual ground and dynamic reference sensing scheme |
EP1624462A1 (en) * | 2004-08-02 | 2006-02-08 | STMicroelectronics S.r.l. | An improved sensing circuit for a semiconductor memory |
KR100631923B1 (ko) * | 2004-10-12 | 2006-10-04 | 삼성전자주식회사 | 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법 |
JP4522217B2 (ja) * | 2004-10-15 | 2010-08-11 | パナソニック株式会社 | 不揮発性半導体メモリ |
JP2006134536A (ja) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置およびその読み出し方法 |
US7061804B2 (en) * | 2004-11-18 | 2006-06-13 | Qualcomm Incorporated | Robust and high-speed memory access with adaptive interface timing |
JP4763689B2 (ja) * | 2005-03-31 | 2011-08-31 | スパンション エルエルシー | 半導体装置及び基準電圧生成方法 |
-
2005
- 2005-06-28 WO PCT/JP2005/011815 patent/WO2007000809A1/ja active Application Filing
- 2005-06-28 CN CN200580050283XA patent/CN101208754B/zh active Active
- 2005-06-28 EP EP05765396A patent/EP1909289A1/en not_active Withdrawn
- 2005-06-28 KR KR1020077030629A patent/KR100935949B1/ko not_active IP Right Cessation
- 2005-06-28 JP JP2007523258A patent/JP4922932B2/ja active Active
-
2006
- 2006-06-28 US US11/478,554 patent/US7596032B2/en active Active
-
2009
- 2009-07-30 US US12/512,638 patent/US7969787B2/en active Active
- 2009-07-30 US US12/512,741 patent/US7978523B2/en active Active
-
2010
- 2010-06-18 US US12/819,071 patent/US8045388B2/en active Active
- 2010-10-11 US US12/901,990 patent/US8264901B2/en active Active
- 2010-10-15 US US12/905,716 patent/US8130584B2/en active Active
-
2011
- 2011-10-05 US US13/253,634 patent/US8351268B2/en active Active
-
2012
- 2012-03-06 US US13/413,527 patent/US8705303B2/en active Active
- 2012-09-11 US US13/610,368 patent/US8611167B2/en active Active
-
2013
- 2013-11-15 US US14/081,987 patent/US8995215B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258495A (ja) * | 1985-09-09 | 1987-03-14 | Toshiba Corp | 半導体記憶装置 |
JP2000021188A (ja) * | 1998-06-30 | 2000-01-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2001250391A (ja) * | 2000-03-02 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 電流センスアンプ |
JP2002025286A (ja) * | 2000-07-06 | 2002-01-25 | Toshiba Corp | 半導体メモリ集積回路 |
JP2002237193A (ja) * | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
WO2003088261A1 (en) * | 2002-04-12 | 2003-10-23 | Advance Micro Devices, Int. | System and method for generating a reference voltage based on averaging the voltages of two complementary programmed dual bit reference cells |
Also Published As
Publication number | Publication date |
---|---|
US7978523B2 (en) | 2011-07-12 |
US20110032764A1 (en) | 2011-02-10 |
US20070002639A1 (en) | 2007-01-04 |
US20090290425A1 (en) | 2009-11-26 |
US20130064016A1 (en) | 2013-03-14 |
US8130584B2 (en) | 2012-03-06 |
US7596032B2 (en) | 2009-09-29 |
US20130155774A1 (en) | 2013-06-20 |
US8995215B2 (en) | 2015-03-31 |
KR20080021712A (ko) | 2008-03-07 |
CN101208754A (zh) | 2008-06-25 |
US20110182116A1 (en) | 2011-07-28 |
US8705303B2 (en) | 2014-04-22 |
KR100935949B1 (ko) | 2010-01-12 |
US8264901B2 (en) | 2012-09-11 |
US20090285019A1 (en) | 2009-11-19 |
US8045388B2 (en) | 2011-10-25 |
EP1909289A1 (en) | 2008-04-09 |
US8611167B2 (en) | 2013-12-17 |
WO2007000809A1 (ja) | 2007-01-04 |
US7969787B2 (en) | 2011-06-28 |
CN101208754B (zh) | 2011-02-02 |
JPWO2007000809A1 (ja) | 2009-01-22 |
US8351268B2 (en) | 2013-01-08 |
US20120069676A1 (en) | 2012-03-22 |
US20140208554A1 (en) | 2014-07-31 |
US20100290291A1 (en) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922932B2 (ja) | 半導体装置およびその制御方法 | |
US6999365B2 (en) | Semiconductor memory device and current mirror circuit | |
JP4855773B2 (ja) | 半導体記憶装置及びそのデータ読み出し方法 | |
US7599221B2 (en) | Floating gate memory device with improved reference current generation | |
KR100349433B1 (ko) | 반도체 기억장치 | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
US8325536B2 (en) | Current sink system for source-side sensing | |
JPH08321195A (ja) | 不揮発性半導体メモリのデータ読出回路 | |
JP3906545B2 (ja) | 不揮発性半導体記憶装置 | |
TWI640002B (zh) | 低電壓互補式金氧半電路和相關記憶體 | |
JP2007087512A (ja) | 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法 | |
JP4186119B2 (ja) | 強誘電体メモリ装置 | |
KR101317874B1 (ko) | 불휘발성 기억장치 및 그 판독방법 | |
KR0140175B1 (ko) | 반도체 메모리 장치의 센스앰프 회로 | |
JP2007073121A (ja) | 半導体メモリ回路 | |
JP2001014866A (ja) | 不揮発性メモリ回路 | |
EP1226586B1 (en) | Flash memory wordline tracking across whole chip | |
KR19980064537A (ko) | 반도체 기억장치 | |
KR100861190B1 (ko) | 1-트랜지스터형 디램 | |
JP3583052B2 (ja) | 半導体記憶装置 | |
JPWO2007125590A1 (ja) | 半導体装置およびその制御方法 | |
KR100861191B1 (ko) | 1-트랜지스터형 디램 | |
KR100861187B1 (ko) | 1-트랜지스터형 디램 | |
JPH04252497A (ja) | 不揮発性半導体記憶装置 | |
KR20230056198A (ko) | 메모리 셀 독출 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100208 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100805 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4922932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |